JPH03255968A - 回路素子の特性評価測定用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体集積回路装置に関し、特に、集積回路を
構成する回路素子と同等に形成されたサンプル回路素子
の電気的特性評価測定手段を含む半導体集積回路装置に
関するものである。

［従来の技術］ 半導体集積回路において、その動作速度や消費電力など
の性能は、その集積回路に用いられているスイッチング
素子、抵抗素子、容量素子などの回路素子の電気的な特
性に依存する。たとえば、絶縁ゲート型電界効果トラン
ジスタ（以下、ＭＯＳＦＥＴと称す）を多数用いた集積
回路では、ＭＯＳＦＥＴのしきい値電圧ＶＴＨ’Ｐ電流
伝達係数βに依存して、その集積回路の電気的特性がか
なり大きく変化する。

したがって、実際の半導体集積回路の製造工程において
は、回路素子の電気的特性を表わすパラメータが所定の
範囲内に収まるように管理されるよう意図されている。

具体的には、集積回路を構成する回路素子と同等に形成
された評価用のサンプル回路素子としてのＭＯＳＦＥＴ
、抵抗素子。

容量素子などが、同一の半導体チップ上でその集積回路
と分離された箇所に設けられている。それらのサンプル
回路素子の各々には専用の電極パッドが設けられており
、これらの電極パッドに測定針を接触させてサンプル回
路素子の電気的パラメータを測定している。

これらの測定は、各サンプル回路素子の電極パッドに測
定針を接触させる必要性から、多数の集積回路が形成さ
れたウェハの状態で行なわれるか、または、各集積回路
チップに分割された状態で行なわれる。しかし、生産性
の観点から、これらの測定はすべてのチップに対して行
なわれるのではなくて、抜取り検査として行なわれるの
が一般的である。これらのチップは、外部端子へ電気的
に接続された後に、モールド樹脂によって封止されて半
導体集積回路装置として完成する。完成された半導体集
積回路装置は、電気的検査、外観検査。

信頼性検査などの最終的な検査を受けて、これらの検査
に合格したものが使用者に向けて出荷される。

［発明が解決しようとする課題］ このような最終的な電気的検査は、通常はサンプル回路
素子について測定されるのではなくて、集積回路自体の
動作特性について検査される。ところが、半導体チップ
をモールド樹脂で封止した場合、その樹脂による半導体
チップへの機械的な応力や静電容量の付加などによって
、回路素子自体の電気的特性が変化することがある。し
たがって、たとえチップ段階でサンプル回路素子の電気
的特性を測定したとしても、樹脂封止されて完成された
集積回路自体の動作に不良が生じた場合に、それが回路
素子自体の不良によるものか他の原因によるものかの判
断が困難となる。

このような場合に、サンプル回路素子の電極パッドに対
応して外部端子を設け、半導体チップの樹脂封止後にも
サンプル回路素子の電気的特性を測定できるようにする
ことが可能である。しかし、そのためには、サンプル回
路素子専用の電極パッドの数に対応した数だけの外部端
子を追加しなければならず、サンプル回路素子の種類や
数が多いときには、実際上そのように多くの外部端子を
追加することは困難である。

このような先行技術における課題に鑑み、本発明の目的
は、外部端子数をあまり増大させることなく、集積回路
装置の完成後にもサンプル回路素子の電気的特性の測定
可能な集積回路装置を提供することである。

［課題を解決するための手段］ 本発明によれば、集積回路を構成する回路素子と同等に
形成されたサンプル回路素子の特性評価測定用回路は、
集積回路自体に必要な１対の外部端子と、その１対の外
部端子間で直列に接続されたサンプル回路素子および特
性評価測定を能動化するためのスイッチング素子とを含
み、スイッチング素子は特性評価測定用回路のために設
けられたテスト端子を介して活性化され得ることを特徴
としている。

［作用コ 本発明においては、集積回路を構成する回路素子と同等
に形成された各サンプル回路素子の内部電極はもともと
集積回路に必要な外部端子に接続され、特性評価測定を
能動化するためのスイッチング素子は１つのテスト端子
を介して活性化され得るので、外部端子数をあまり増大
させることなく、集積回路装置の完成後にも種々のサン
プル回路素子の電気的特性を測定し得る集積回路装置を
提供することができる。

［実施例コ 第１図は本発明の好ましい一実施例によるサンプル回路
素子の特性評価測定用回路を備えた半導体集積回路装置
の主要部を示す回路図である。外部接地端子１．第１の
外部入力端子２ａおよび第２の外部入力端子２ｂは、も
ともと本来の集積回路５の動作のために必要なものであ
る。外部接地端子１は、内部接地線９を介して集積回路
５に接続されている。第１の外部入力端子２ａは、第１
の保護抵抗３ａと第１の内部人力信号線４ａを介して、
集積回路５中の第１の入力回路５ａに接続されている。

同様に、第２の外部入力端子２ｂは、第２の保護抵抗３
ｂと第２の内部入力信号線４ｂを介して、集積回路５中
の第２の入力回路５ｂに接続されている。第１と第２の
保護抵抗３ａ、３ｂは、それぞれ第１と第２の外部入力
端子２ａ。

２ｂへ過大の静電ノイズが不測的に加わっても、集積回
路５の内部回路の破損を防止し得るように設けられてい
る。

第１の内部入力信号線４ａと内部接地線９との間に、ｎ
チャンネル型ＭＯＳＦＥＴからなるスイッチング素子６
ａと、集積回路に組込まれているｎチャンネル型ＭＯＳ
ＦＥＴと同等に形成されたサンプルＭＯＳＦＥＴ７ａと
が直列に接続されている。スイッチング素子６ａのゲー
ト電極は外部テスト端子１０に接続されており、サンプ
ルＭＯＳＦＥＴのゲート電極は第２の内部入力信号線４
ｂに接続されている。したがって、高レベルである信号
“１”をテスト信号として外部テスト端子１０に与えれ
ば、スイッチング素子６ａが導通状態となり、もともと
集積回路５に必要な外部接地端子１と第１および第２の
外部入力端子２ａ、２ｂとを介して、サンプルＭＯ８Ｆ
ＥＴの非飽和領域と飽和領域におけるしきい値電圧ｖＴ
Ｈや電流伝達係数βなどの電気的特性を表わす種々のパ
ラメータを測定することが可能となる。なお、スイッチ
ング素子６ａは、サンプルＭＯ５ＦＥＴ７ａの測定に影
響を与えないようにするために、たとえばそのサンプル
ＭＯ５ＦＥ７７ａのゲート幅の約１０倍以上のゲート幅
を有するような比較的大きなトランジスタサイズで形成
されなければならない。

ところで、先行技術によれば、サンプルＭＯ８ＦＥＴの
電気的特性を測定するためには、そのサンプルＭＯ８Ｆ
ＥＴのソース電極か外部接地端子を集積回路と共用する
としても、ドレイン電極とゲート電極のための付加的な
２つの外部端子を必要とする。これに対して、第１図の
実施例では、サンプルＭＯＳＦＥ７７ａのソース電極が
外部接地端子１を集積回路５と共用するのみならず、ド
レイン電極は第１の外部入力端子２ａを集積回路５と共
用し、かつゲート電極は第２の外部入力端子２ｂを集積
回路５と共用している。したがって、第１図の実施例で
は１つの外部テスト端子１０を追加するだけでよく、先
行技術より少ない外部端子数でサンプルＭＯＳＦＥＴの
特性評価測定が可能となっている。

サンプルＭＯＳＦＥＴ７ａの特性評価測定の終了後は、
外部テスト端子１０に与えられる信号が低レベルの“○
”になるので、スイッチング素子６ａが非導通状態とな
る。したがって、サンプルＭＯＳＦＥ７７ａは集積回路
５から電気的に分離され、集積回路５は本来の通常動作
が可能となる。

なお、第１図の実施例において、スイッチング素子６ａ
とサンプルＭＯ３ＦＥ７７ａの位置を入替えても同様の
効果が得られることが明らかであろう。また、第１図の
実施例ではｎチャンネル型のＭＯＳＦＥＴについて説明
されたが、ｐチャンネル型ＭＯ３ＦＥＴやバイポーラト
ランジスタについても同様に本発明が適用され得ること
が当業者にとって明らかであろう。

第２図は、本発明のもう１つの実施例を示しており、第
１図と同一の参照符号は同一内容または相当部分を表わ
している。この実施例においては、サンプルＭＯ８ＦＥ
Ｔ７ｂのゲート電極は第２の外部入力端子２ｂではなく
て第３の外部入力端子２ｃに接続されている。また、外
部接地端子１と第２の外部入力端子２ｂとの間には、第
２のスイッチング素子６ｂとサンプル抵抗素子７ｃが直
列に接続されている。第１と第２のスイッチング素子６
ａ、６ｂのゲート電極は単一の外部テスト端子１０へ共
通に接続されている。外部テスト端子１０ヘテスト信号
を印加すれば、第１と第２のスイッチング素子６ａ、６
ｂの双方が導通状態となる。したがって、サンプルＭＯ
３ＦＥＴ７ｂの特性評価測定は、外部接地端子１．第１
の外部入力端子２ａおよび第３の外部入力端子２Ｃを介
して可能となると同時に、サンプル抵抗素子７Ｃの特性
評価測定は外部接地端子１と第２の外部入力端子２ｂを
介して可能となる。

ところで、先行技術によれば、サンプルＭＯ８ＦＥＴと
サンプル抵抗素子の両者の特性評価測定を行なうために
は、それら２つのサンプル素子のそれぞれの１つの内部
電極が外部接地端子を集積回路と共用するとしても、３
つの付加的な外部端子を必要とする。これに対して、第
２図の実施例では、単一の外部テスト端子１０を付加す
るだけでよい。たとえ第３の外部入力端子２Ｃが集積回
路５との共用ではなくてサンプルＭＯ８ＦＥＴ７ｂのゲ
ート電極のために専用に設けられたとしても、追加する
外部端子は２つで済むことになる。

第３図は本発明のさらにもう１つの実施例を示している
。この実施例においてはサンプルＭＯ５ＦＥＴ７ｄのド
レインがそのゲートに接続されており、外部接地端子１
と第１の外部入力端子２ａを介して飽和領域におけるし
きい値電圧ｖＴｏや電流伝達係数βなどを測定すること
ができる。また、外部接地端子１と第２の外部入力端子
２ｂとの間には第２のスイッチング素子６ｂとサンプル
容量素子７ｄが直列に接続されている。したがって、外
部接地端子１と第２の外部入力端子２ｂを介して、サン
プル容量素子７ｄの特性評価測定をすることができる。

以上の実施例では、外部入力端子と外部接地端子との間
にスイッチング素子とサンプル回路素子を直列に接続す
る例について説明したが、２つの外部入力端子の間、外
部電源端子と外部入力端子との間、さらには外部出力端
子と外部接地端子との間などのように、いかなる外部端
子間においても設は得ることが当業者にてとって容易に
理解されよう。

また、テスト端子１０は外部端子として説明されたが、
外部端子の増設が許されない場合には、たとえば成る特
定の外部入力端子に集積回路が通常使用する範囲外の電
圧を印加したときにテスト信号を発生する回路を設け、
そのテスト信号を内部テスト端子に与えるようにするこ
とによって外部テスト端子をも省き得ることが当業者に
とって理解されよう。また、そのテスト信号を発生する
回路は、集積回路が通常使用するタイミング以外のタイ
ミング条件の信号を与えたときにテスト信号を発生する
ようにしてもよい。

［発明の効果コ 以上のように、本発明によれば、集積回路を構成する回
路素子と同等に形成された各サンプル回路素子の内部電
極はもともと集積回路に必要な外部端子に接続され、特
性評価測定を能動化するためのスイッチング素子は１つ
のテスト端子を介して活性化され得るので、外部端子数
をあまり増大させることなく、集積回路装置の完成後に
も種々のサンプル回路素子の電気的特性を測定し得る集
積回路装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例による回路素子の特性評価
測定用回路を含む集積回路の主要部を示す回路図である
。 第２図は、本発明のもう１つの実施例の主要部を示す回
路図である。 第３図は、本発明のさらにもう１つの実施例の主要部を
示す回路図である。 図において、１は外部接地端子、２ａ〜２Ｃは外部入力
端子、：３ａ、３ｂは保護抵抗器、４ａ。 ４ｂは内部入力信号線、５は集積回路、５ａ、５ｂは集
積回路５内の入力回路、６ａ、６ｂはスイッチング素子
、７ａ〜７ｄはサンプル回路素子、９は内部接地線、そ
して１０はテスト端子を表わしている。 なお、各図において、同一符号は同一内容または相当部
分を示す。 も 図 集穆回路 テスト端子 ち３回

Claims (1)

1. 【特許請求の範囲】 　集積回路を構成する回路素子と同等に形成されたサン
   プル回路素子の特性評価測定用回路であって、 前記集積回路自体に必要な１対の外部端子と、前記１対
   の外部端子の間で直列に接続されたサンプル回路素子お
   よび前記特性評価測定を能動化するためのスイッチング
   素子とを含み、 前記スイッチング素子は前記特性評価測定用回路のため
   に設けられたテスト端子を介して活性化され得ることを
   特徴とする回路素子の特性評価測定用回路。