KR0147453B1 - 반도체 집적회로 - Google Patents

Abstract

본 발명은 게이트 누설시험용 도구를 필요로 하지 않고서 LSI의 입력버퍼회로의 게이트 누설전류를 단시간에 측정할 수 있는 LSI를 제공한다.

본 발명은, 복수개의 신호입력단자(111∼11n, 411, 412)와, 이 복수개의 신호입력단자에 대응해서 각 입력노드가 접속되고, 상기 각 입력노드에 게이트가 접속된 MOS트랜지스터를 갖춘 복수개의 입력버퍼회로(121∼12n), 이 복수개의 입력버퍼회로에 각 입력노드간을 단락할 수 있도록 삽입된 복수개의 스위치회로(14) 및, 이 복수개의 스위치회로를 스위치제어하기 위한 테스트모드 절환신호가 부여되고, 이 테스트 모드 절환신호를 기초로 상기 복수개의 스위치회로를 각각 오프상태 또는 온상태로 제어하는 제어회로(161, 162)를 구비하여 구성된 것을 특징으로 한다.

Description

반도체 집적회로

제1도는 본 발명의 제1실시예에 따른 LSI의 입력회로부를 나타낸 회로도.

제2도는 본 발명의 제2실시예에 따른 LSI의 입력회로부를 나타낸 회로도.

제3도는 제2도의 LSI의 입력회로부의 변형예를 나타낸 회로도.

제4도는 본 발명의 제3실시예에 따른 LSI의 입력회로부를 나타낸 회로도.

제5도는 본 발명의 제4실시예에 따른 LSI의 입력회로부를 나타낸 회로도.

제6도는 종래의 LSI의 입력회로부를 나타낸 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

111∼11n : 신호입력핀 121∼12n : 입력버퍼회로

13,23,31,34 : CMOS인버터회로 14 : 스위치회로(CMOS전송게이트회로)

15 : 제어핀 161 : 제어회로용 버퍼회로

162 : 제어회로용 인버터회로 17 : 게이트 누설전류 시험회로

411,412 : 신호 입/출력핀 421.422 : 출력버퍼회로

21,32,TP : PMOS트랜지스터 22,33,TN : NMOS트랜지스터

R : 저항소자

[산업상의 이용분야]

본 발명은 반도체 집적회로에 관한 것으로, 특히 대규모집접회로(LSI)에 있어서 입력버퍼회로의 게이트 누설 시험기능을 수행하기 위한 테스트회로에 관한 것이다.

[종래의 기술 및 그 문제점]

LSI의 DC시험의 하나로서 LSI의 입력버퍼회로의 MOS트랜지스터의 게이트 누설 전류량의 측정을 수행하고 있다.

이 게이트 누설시험을 수행하는 방법의 하나로서 LSI의 각 입력핀 마다에 LSI테스터 보다 H레벨 또는 L로 설정하고, 이 상태에서의 입력버퍼회로 마다의 게이트 누설전류를 측정하고 있다.

그러나, 이 방법은 각 입력핀 마다 측정조건을 설정해서 측정을 수행하므로 LSI의 핀수의 증대에 수반하여 측정시간이 증가한다. 또한, 최근의 LSI의 입/출력핀에 접속되어 있는 쌍방향 버퍼회로의 입/출력제어를 수행하기 위해 방대한 테스트 패턴이 필요로 되어 이것도 측정시간의 증가를 초래하고 있다.

상기 게이트 누설시험을 수행하는 방법의 다른 예로서 LSI의 각 입력핀을 LSI 외부에서 단락상태로 설정할 수 있는 게이트 누설 시험용 도구를 이용해서 각 핀을 단락한 상태에서 LSI의 전체 입력핀에 LSI 테스터 보다 H레벨 또는 L레벨을 인가해서 전체 입력버퍼회로의 게이트 누설전류를 한번으로 측정하는 자이언트 누설 테스트가 수행된다.

그러나, 이 방법은 LSI의 품종 마다 게이트 누설 시험용 도구를 준비할 필요가 있어 LSI의 검사 비용이나 개발기간의 증대를 초래한다. 또한, LSI의 입력핀으로서 입력부하저항이 접속되어 있는 것과 그렇지 않은 것이 혼재하는 경우에는 상기한 바와 같은 게이트 누설 시험용 도구의 수정이 필요로 되어 LSI의 전체 입력핀에 대해 한번으로 측정할 수 없어 복수회로 나누어서 측정할 필요가 생기는 바, 이것도 개발기간의 증대를 초래하고 있다.

한편, DRAM등의 LSI의 있어서는 기능시험을 수행하기 위한 테스트회로를 LSI에 내장시킴으로써 LSI 테스터의 간소화를 도모하는 기술이 알려져 있고, 이것에 준하여 LSI의 게이트 누설 시험을 수행하기 위한 테스트회로를 LSI에 내장하는 것이 고려되고 있지만, LSI의 입력회로에 고유의 각종 문제점을 해결하여 적절한 회로구성을 연구할 필요가 있다.

상기한 바와 같이 종래의 반도체 집적회로는 LSI의 복수의 입력버퍼회로의 게이트 누설전류를 동시에 측정하는 경우에 LSI의 품종마다 게이트 누설 시험용 도구를 준비할 필요가 있어 LSI의 검사 비용이나 개발기간의 증대를 초래한다는 문제가 있었다.

[발명의 목적]

본 발명은 상기한 점을 감안하여 발명된 것으로, 게이트 누설 시험용 도구를 필요로 하지 않고서 LSI의 입력버퍼회로의 게이트 누설 전류를 단시간에 용이하게 측정할 수 있는 반도체 집적회로를 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위한 본 발명은, 복수개의 신호입력단자와, 이 복수개의 신호입력단자에 대응해서 각 입력노드가 접속되고, 상기 각 입력노드에 게이트가 접속된 MOS트랜지스터를 갖춘 복수개의 입력버퍼회로, 이 복수개의 입력버퍼회로에 각 입력노드간을 단락할 수 있도록 삽입된 복수개의 스위치회로 및, 이 복수개의 스위치회로를 스위치제어하기 위한 테스트모드 절환신호가 부여되고, 이 테스트모드 절환신호를 기초로 상기 복수개의 스위치회로를 각각 오프상태 또는 온상태로 제어하는 제어회로를 구비하여 구성된 것을 특징으로 한다.

[작용]

상기와 같이 구성된 본 발명은, 통상동작시에는 테스트모드 절환신호를 기초로 각 스위치회로를 각각 오프상태로 제어함으로써 각 입력버퍼회로의 동작이 가능하게 된다.

게이트 누설 전류시험시에는 테스트모드 절환신호를 기초로 각 스위치회로를 각각 온상태로 제어함으로써 복수의 입력버퍼회로의 각 입력노드 상호가 단락상태로 됨으로써 LSI의 입력버퍼회로의 게이트 누설전류를 단시간에 측정할 수 있게 된다.

[실시예]

이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.

제1도는 본 발명의 LSI에 있어서 입력회로부의 제1실시예를 나타내고 있다.

본 LSI에 있어서, 111∼11n은 복수개의 신호입력핀, 121∼12n은 상기 복수개의 신호입력핀에 대응해서 접속되어 있는 복수개의 입력버퍼회로로서, 각각 예컨대 CMOS인버터회로(13)가 2단 접속되어 있고, 그 출력노드는 LSI 내부회로에 접속되어 있다.

14---는 상기 복수개의 입력버퍼회로(121∼12n)의 각 입력노드간을 단락할 수 있도록 삽입한 복수개의 스위치회로이다. 본 예에서는 임의의 1개의 입력버퍼회로의 입력노드와 별도의 1개의 입력버퍼회로의 입력노드 사이에 1개씩 예컨대 CMOS전송게이트회로가 접속되고, 입력버퍼회로(121∼12n)의 각 입력노드간을 순차 접속(전체로서 링상으로 접속함)하도록 구성되어 있다.

15는 테스트모드 절환신호가 외부로부터 입력되는 1개의 제어핀으로서, 이 제어핀(15)으로부터 테스트모드 절환신호가 부여되고, 이 테스트모드 절환신호를 기초로 상기 복수개의 CMOS전송게이트회로(14---)를 각각 오프상태 또는 각각 온상태로 제어하는 제어회로가 설치되어 있다.

이 제어회로는 상기 제어핀(15)으로부터의 테스트모드 절환신호 입력을 받고, 그 출력신호를 상기 각 CMOS전송게이트회로(14---)의 NMOS트랜지스터(TN)의 게이트에 공급하는 버퍼회로(161)와, 상기 각 CMOS전송게이트회로(14---)에 대응해서 설치되고, 각각 상기 버퍼회로(161)의 출력신호를 받아서 반전하며, 각각의 출력신호를 대응해서 상기 각 CMOS전송게이트회로(14---)의 PMOS트랜지스터(TP)의 게이트에 공급하는 복수개의 인버터회로(162---) 및, 상기 제어핀(15)과 접지전위(GND) 노드와의 사이에 접속된 풀다운용 저항소자(R)를 갖춘다.

상기 제어핀(15)과 제어회로 및 복수개의 CMOS전송게이트회로(14---)는 게이트 누설전류 시험회로(17)를 형성하고 있다.

상기 실시예의 LSI에 있어서, 통상동작시에는 LSI내의 회로에 전원전압(VDD) 및 접지전위(GND)가 인가된 상태에서 테스트모드 절환신호가 L레벨로 설정되고, 버퍼회로(161)의 출력레벨 L 및 인버터회로(162---)의 출력H를 기초로 각 CMOS전송게이트회로(14---)가 각각 오프상태로 제어된다. 이에 의해 각 입력버퍼회로(121∼12n)가 동작가능상태로 된다.

이에 대해 게이트 누설전류 시험시에는 LSI에의 회로에 전원전압(VDD) 및 접지전위(GND)가 인가된 상태에서 테스트모드 절환신호가 H레벨로 설정되고, 버퍼회로(161)의 출력레벨 H 및 인버터회로(162---)의 출력레벨 L을 기초로 각 CMOS전송게이트회로(14---)가 각각 온상태로 제어된다.

이에 의해 각 입력버퍼회로(121∼12n)의 각 입력노드 상호가 단락상태로 되기 때문에, LSI의 입력핀(111∼11n)의 어느 하나에 외부 LSI 테스터의 단자를 접속하는 것에 의해 LSI의 전체 입력핀(111∼11n)에 대해 동시에 DC입력을 인가해서 게이트 누설전류를 한번에 측정할 수 있게 된다.

이 경우, 정상인 LSI(양품)에서는 각 입력버퍼회로(121∼12n)의 각 게이트 누설전류가 0A이고, 만약 게이트 누설전류가 흐르는 LSI가 있다면, 그것은 불량품이다.

따라서, LSI의 각 입력핀 마다 입력버퍼회로 마다의 게이트 누설전류를 측정하는 경우와 같이 각 입력핀 마다 측정조건을 설정할 필요가 없게 되어 LSI의 핀수가 증대하여도 측정시간은 1핀분의 측정시간으로 된다.

그런데, LSI의 각 신호입력단자중 적어도 1개 또는 각 입력버퍼회로의 각 입력노드중 적어도 하나에 게이트 누설전류시험을 수행하는 경우에 지장을 주는 것이 있는 다른 회로가 접속되어 있는 경우가 있다. 이 경우도 본 발명을 적용할 수 있도록 게이트 누설전류 시험을 수행할 경우 다른 회로가 게이트 누설전류 시험에 지장을 주지 않도록 할 필요가 있다.

종래, 게이트 누설전류시험을 수행하는 경우에 지장으로 되는 다른 회로가 접속되어 있는 예로서, 대표적으로 신호입력핀에 풀업용 또는 풀다운용 저항소자가 접속되어 있는 경우, 신호입력핀에 쌍방향 버퍼회로의 출력버퍼회로의 출력노드가 접속되어 있는 경우를 들 수 있다.

더욱이, 입력버퍼회로의 입력노드·출력노드간에 귀환회로가 접속되어 있는 경우에도 이들의 회로가 게이트 누설전류시험을 수행하는 경우에 지장으로 되는 것이 있다.

제2도는 본 발명의 LSI에 있어서 입력회로부의 제2실시예를 나타내고 있다.

이 LSI에 있어서는 제1도에 나타낸 LSI와 비교해서 어느 일부의 입력버퍼회로(121)의 입력노드와 전원전위(VDD) 노드와의 사이에 PMOS트랜지스터(21)로 이루어진 부하저항소자가 접속되고, 다른 일부의 입력버퍼회로(122)의 입력노드와 GND노드 사이에 NMOS트랜지스터(22)로 이루어진 부하저항소자가 접속되어 있는 점과, 게이트 누설전류시험회로(17)의 버퍼회로(161)의 출력신호가 상기 PMOS트랜지스터(21)의 게이트에 공급되고, 상기 버퍼회로(161)의 출력신호를 인버터회로(23)에 의해 반전시킨 신호가 상기 NMOS트랜지스터(22)의 게이트에 공급되고 있는 점이 다르고, 그외는 동일하기 때문에 제1도와 동일한 참조부호를 붙이고 있다.

이 LSI에 있어서의 동작은 기본적으로는 제1도에 나타낸 LSI와 동일하지만, 입력버퍼회로의 입력노드에 접속되어 있는 부하저항소자용 PMOS트랜지스터(21) 및 NMOS트랜지스터(22)의 동작상태가 게이트 누설전류 시험회로의 각 CMOS전송게이트회로(14---)의 온/오프상태에 역대응하여 동기해서 제어된다.

즉, 통상동작시(테스트모드 절환신호가 L레벨)에는 버퍼회로(161)의 출력레벨 L을 기초로 PMOS트랜지스터(21)가 온상태로 제어되고, 인버터회로(23)의 출력레벨 H를 기초로 NMOS트랜지스터(22)가 온상태로 제어되어 각 입력버퍼회로의 동작이 가능하게 된다.

또한, 게이트 누설전류 시험시(테스트모드 절환신호가 H레벨)에는 버퍼회로(161)의 출력레벨 H을 기초로 PMOS트랜지스터(21)가 오프상태로 제어되고, 인버터회로(23)의 출력레벨 L을 기초로 NMOS트랜지스터(22)가 오프상태로 제어되어 게이트 누설전류시험이 가능하게 된다.

따라서, 제2도에 나타낸 LSI에 있어서는 LSI의 각 입력핀으로서 입력부하저항이 접속되어 있는 것과 그렇지 않은 것이 혼재하고 있는 경우에도 LSI의 전체 입력핀(111∼11n)에 대해 게이트 누설전류를 한번에 측정하는 것이 가능하게 된다.

또한, 종래에는 LSI의 각 입력핀을 LSI 외부에서 단락상태로 설정할 수 있는 게이트 누설시험용 도구를 이용하는 경우에 LSI의 품종마다 게이트 누설시험용 도구를 준비할 필요가 있었던 것에 비해, 그 필요가 없게 되어 LSI의 검사비용의 삭감, LSI의 개발기간의 단축을 도모할 수 있게 된다.

제3도는 제2도에 나타낸 LSI의 입력버퍼회로의 변형예로서, 예컨대 수정진동자가 외부에 부착되는 입력핀(113)에 접속된 CMOS인버터회로를 이용한 발진회로의 귀환회로를 제어하는 예를 나타내고 있다.

이 경우, 초단의 CMOS인버터회로(31)의 입력노드와 출력노드 사이에는 귀환회로용 PMOS트랜지스터(32)와 NMOS트랜지스터(33)가 병렬로 삽입되어 있고, 통상동작시(테스트모드 절환신호가 L레벨)에는 버퍼회로(161)의 출력레벨 L을 기초로 PMOS트랜지스터(32)가 온상태로 제어되고, 인버터회로(34)의 출력레벨 H를 기초로 NMOS트랜지스터(33)가 온상태로 제어되는 것으로 한다. 그리고, 게이트 누설전류 시험시에는 버퍼회로(611)의 출력레벨 H를 기초로 PMOS트랜지스터(32)가 오프상태로 제어되고, 인버터회로(34)의 출력레벨 L를 기초로 NMOS트랜지스터(33)가 오프상태로 제어됨으로써 발진회로의 초단의 CMOS인버터회로(31)에 대한 게이트 누설전류 시험이 가능하게 된다.

제4도는 본 발명의 LSI에 있어서 입력회로부의 제3실시예를 나타내고 있다.

이 LSI에 있어서는 제1도에 나타낸 LSI에 비해 입력버퍼회로(121,122)에 대응해서 출력버퍼회로(421,422)가 접속된 쌍방향 버퍼회로가 이용되고, 이 쌍방향 버퍼회로가 신호 입/출력핀(411,412)에 접속되어 있는 점과, 게이트 누설 전류시험회로에 있어서 CMOS전송게이트회로(14)의 PMOS트랜지스터 제어용 인버터회로(162)의 출력신호가 상기 쌍방향 버퍼회로의 출력버퍼회로(421,422)의 동작(활성/비활성) 제어노드에 공급되어 있는 점이 다르고, 그 외는 동일하므로 제1도와 동일한 참조부호를 붙이고 있다.

이 LSI에 있어서의 동작은 기본적으로는 제1도에 나타낸 LSI와 동일하지만, 쌍방향 버퍼회로의 출력버퍼회로(421,422)의 활성/비활성상태가 게이트 누설전류 시험회로의 각 CMOS전송게이트회로(14---)의 오프/온상태에 대응하여 동기해서 제외된다.

즉, 통상동작시(테스트모드 절환신호가 L레벨)에는 인버터회로(162)의 출력레벨 H을 기초로 출력버퍼회로(421, 422)가 활성상태로 제어되어 각 쌍방향 버퍼회로의 쌍방향동작이 가능하게 된다.

또한, 게이트 누설전류 시험시(테스트모드 절환신호가 H레벨)에는 인버터회로(162)의 출력레벨 L를 기초로 출력버퍼회로(421, 422)가 비활성상태로 제어되므로 각 쌍방향 버퍼회로는 강제적으로 입력버퍼회로(121, 122)만 동작이 가능하게 되어 게이트 누설전류시험이 가능하게 된다.

따라서, 제4도에 나타낸 LSI에 있어서는 종래에는 쌍방향 버퍼회로의 입/출력제어를 수행하기 위해 방대한 테스트패턴이 필요하였던 것에 비해 측정시간의 단축, LSI의 검사비용의 삭감, LSI의 개발기간의 단축을 도모할 수 있게 된다.

또한 상기 각 실시예에서는 복수개의 스위치회로를 스위치제어하기 위한 테스트모드 절환신호가 외부로부터 제어핀을 매개로 입력되었지만, 이에 한정되지 않고, 적어도 1개의 외부핀으로부터의 입력에 기초해서 LSI내부에서 테스트모드 절환신호를 생성하도록 변경해도 된다.

또한, 본 발명에 따른 게이트 누설전류시험회로의 구체적 구성은 상기 각 실시예에 한정되지 않고, 다양하게 변형하여 실시할 수 있다.

또한, 본 발명은 상기 각 실시예를 임의로 시키도록 실시하여도 되고, 신호입력단자군을 복수의 블록으로 나누고, 각 블록단위로 상기 각 실시예와 같이 실시하여도 된다.

또한, 상기 각 실시예에서는 MOS형 LSI를 나타냈지만, 본 발명은 아날로그·디지탈 혼재형 LSI에 있어서 MOS형 입력버퍼회로부의 게이트 누설전류 시험을 수행하는 경우에도 적용할 수 있다.

또한, 상기 각 실시예에서는 패키징 종료후의 LSI를 고려하여 외부단자로서의 외부핀을 나타냈지만, 본 발명은 이에 한정되지 않고, 외부단자로서 도전성 범프를 사용하는 것과 같은 LSI나 외부단자로서 신호입력패드가 상당하는 웨이퍼 프로세스 종료후의 LSI칩영역에 대해 게이트 누설전류 시험을 수행하는 경우에도 적용할 수 있다.

웨이퍼상태에서 LSI칩영역의 게이트 누설전류시험을 수행하는 경우에는 제5도에 나타낸 바와 같이 각 입력버퍼회로의 입력측에 접속되어 있는 입력게이트를 보호(입력핀으로부터의 정전입력을 전원전위 또는 접지전위로 하여 입력게이트를 정전파괴로부터 방지함)하기 위한 다이오드를 게이트 누설전류시험에서 겸용하도록 해도 되고, 이에 의해 상기 각 실시예와 같은 게이트 누설전류시험용 스위치회로나 제어회로의 부가를 생략할 수 있게 된다.

즉, 제1패드(51)와 각 입력버퍼회로의 입력노드와의 사이에 각각 입력게이트 보호용으로서 드레인·게이트·기판 상호가 접속된 PMOS트랜지스터(53)를 접속해서 입력버퍼회로의 입력노드와 제2패드(52)와의 사이에 각각 입력게이트 보호용으로서 드레인·게이트·기판 상호가 접속된 NMOS트랜지스터(54)를 접속한다. 이 경우, 상기 PMOS트랜지스터(53)의 드레인·기판영역을 다른 내부회로의 기판영역과는 전기적으로 분리해서 형성하여 두고, 상기 NMOS트랜지스터(54)의 드레인·기판영역을 다른 내부회로의 기판영역과는 전기적으로 분리해서 형성하여 두는 것으로 한다.

그리고, 웨이퍼상태에서 게이트 누설전류시험을 수행하는 경우에는 제1패드(51)를 개방상태(부유)로 하고, 제2패드(52)에 원하는 DC전압을 인가함으로써 각 입력버퍼회로의 입력측에 각각 접속되어 있는 입력게이트 보호용 NMOS트랜지스터(54)의 PN접합 및 입력경로에 직렬로 삽입되어 있는 입력보호저항(도시되지 않았음)을 매개로 각 입력버퍼회로의 입력노드에 일제히 DC입력을 인가할 수 있게 된다.

상기 게이트 누설 전류시험 이외의 경우에는 제1패드(51)에 전원전위(VDD), 제2패드(52)에 접지전위(GND)를 인가함으로써 PMOS트랜지스터(53) 및 NMOS트랜지스터(54)에 의한 게이트 보호동작이 가능하게 된다.

또한, 상기 각 패드(51,52)에 원하는 전위를 인가하는 방법으로서는 웨이퍼상태에서는 LSI 테스터의 프로버의 프로브카드의 침으로부터 인가하고, 어셈블리시에는 예컨대 본딩와이어에 의해 상기 각 패드를 전원용 또는 접지용의 외부단자에 접속하면 된다.

한편, 본원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 게이트 누설시험용 도구를 필요로 하지 않고서 LSI의 입력버퍼회로의 게이트 누설전류를 단시간에 용이하게 측정할 수 있는 반도체 집적회로를 실현할 수 있게 된다.

Claims (2)

1. 복수개의 신호입력단자(111∼11n, 411, 412)와, 이 복수개의 신호입력단자(111∼11n, 411, 412)에 대응해서 각 입력노드가 접속되고, 상기 각 입력노드에 게이트가 접속된 MOS트랜지스터를 갖춘 복수개의 입력버퍼회로(121∼12n),

   이 복수개의 입력버퍼회로(121∼12n)에 각 입력노드간을 단락할 수 있도록 삽입된 복수개의 스위치회로(14) 및, 이 복수개의 스위치회로(14)를 스위치제어하기 위한 테스트모드 절환신호가 부여되고, 이 테스트모드 절환신호를 기초로 상기 복수개의 스위치회로(14)를 각각 오프상태 또는 온상태로 제어하는 제어회로(161, 162)를 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
2. 제1항에 있어서, 상기 복수개의 신호입력단자(111∼11n, 411, 412)중 적어도 1개 또는 상기 복수개의 입력버퍼회로(121∼12n)의 각 입력노드중 적어도 하나에 접속된 소정의 회로(21, 22)를 더 구비하고, 상기 입력버퍼회로(121∼12n)의 게이트 누설전류 시험을 수행하는 경우, 상기 제어회로(161, 162)는 상기 테스트모드 절환신호를 기초로 상기 복수개의 스위치회로를 각각 온상태로 제어함과 더불어 상기 소정의 회로가 상기 게이트 누설전류 시험에 지장을 주지 않는 상태에서 제어하는 것을 특징으로 하는 반도체 집적회로.