JPH09326473A - 電圧モニター回路 - Google Patents

電圧モニター回路

Info

Publication number
JPH09326473A
JPH09326473A JP8143100A JP14310096A JPH09326473A JP H09326473 A JPH09326473 A JP H09326473A JP 8143100 A JP8143100 A JP 8143100A JP 14310096 A JP14310096 A JP 14310096A JP H09326473 A JPH09326473 A JP H09326473A
Authority
JP
Japan
Prior art keywords
voltage
pad
nmos transistor
monitor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8143100A
Other languages
English (en)
Inventor
Jun Setogawa
潤 瀬戸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP8143100A priority Critical patent/JPH09326473A/ja
Publication of JPH09326473A publication Critical patent/JPH09326473A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】IC内部の被測定回路ブロックの被測定信号の
モニター時には、IC外部の要因による影響を排除して
正確な測定を行うことができ、通常動作時には、周辺I
Cからの雑音信号の影響を受け難い電圧モニター回路を
提供する。 【解決手段】ICチップ10の内部に形成された被測定
回路ブロック11のモニター信号出力線12にゲートが
接続され、ソースが接地電位ノードに接続されたNMO
Sトランジスタ13と、NMOSトランジスタのドレイ
ンに接続された電圧モニター用パッド14と、モニター
信号出力線に接続された外部電圧印加用パッド15とを
具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC(半導体集積
回路)に形成された電圧モニター回路に係り、特にMO
S型ICに形成された電圧モニター回路に関する。
【0002】
【従来の技術】ICの内部に形成された被測定回路ブロ
ックで発生された出力信号(被測定信号)の電圧レベル
をIC外部でモニターするために、IC内部に電圧モニ
ター回路が形成される場合がある。
【0003】図4は、従来のMOS型ICの一部を示し
ている。図4のMOS型ICにおいては、ICチップ4
0の内部に形成された被測定回路ブロック41のモニタ
ー信号出力線42に電圧モニター専用のパッド43が電
圧モニター回路として接続されている。
【0004】図4のMOS型ICによれば、IC外部か
ら電圧モニター専用パッドに直接に測定器の測定端子を
接触させて被測定信号の電圧レベルをモニターすること
が可能である。
【0005】図5は、別の従来のMOS型ICの一部を
示している。図5のMOS型ICにおいては、ICチッ
プ50の内部に形成された被測定回路ブロック51のモ
ニター信号出力線52がICチップの周辺部に形成され
た電圧モニター専用あるいは電圧モニター兼用のパッド
53まで引き出されており、さらに、前記モニター信号
出力線52の被測定回路ブロック付近に直列にスイッチ
回路54が挿入されている。
【0006】図5のMOS型ICによれば、図4のMO
S型ICと同様に被測定信号の電圧レベルをモニターす
ることが可能であるほか、スイッチ回路54により被測
定回路ブロック51をモニター用パッド53から切り離
すことが可能である点が異なる。
【0007】図6は、さらに別の従来のMOS型ICの
一部を示している。図6のMOS型ICにおいては、被
測定回路ブロック61と同等の擬似回路ブロック61a
がICチップ60の周辺部に形成され、この擬似回路ブ
ロック61aの擬似モニター信号出力線62に電圧モニ
ター専用あるいは電圧モニター兼用のパッド63が接続
されている。
【0008】図6のMOS型ICによれば、図4のMO
S型ICと同様に被測定信号の電圧レベルをモニターす
ることが可能であるほか、被測定回路ブロック61にモ
ニター信号出力線を接続しなくて済み、モニター出力信
号線の配線容量分だけ被測定回路ブロック61の出力側
の負荷を軽減することが可能である。
【0009】しかし、上記したような図4乃至図6に示
した従来のMOS型ICにおいては、IC外部から電圧
モニター用パッドに直接に測定器の測定端子を接触させ
て被測定信号の電圧レベルをモニターする時、IC外部
の測定器からIC内部の回路ブロックに電流が流入す
る、あるいは、IC内部の回路ブロック測定器からIC
外部の測定器に電流が流出する。これにより、測定電圧
は前記流入電流あるいは流出電流に電圧上昇分あるいは
電圧降下分を含んだ値になっており、正確な値ではな
い。
【0010】さらに、被測定回路ブロックあるいは擬似
回路ブロックが発生電圧を入力側に帰還させている場合
には、IC外部から電圧モニター用パッドを介してモニ
ター信号出力線に入力する不要信号を増幅して前記発生
電圧に影響を及ぼすので、測定電圧と実際の発生電圧と
の間に大きなずれが生じる。
【0011】また、図5に示すMOS型ICのように、
被測定回路ブロック51からモニター信号出力線52を
電圧モニター用パッド53まで引き伸ばすと、通常動作
時に周辺ICからの雑音信号がモニター信号出力線52
を介して被測定回路ブロック51に影響を及ぼし、被測
定回路ブロック51の誤動作を誘起する原因となる。
【0012】また、電圧モニター用パッド53として電
圧モニター兼用のパッドを使用すると、通常動作時にI
C外部から電圧モニター兼用パッドに雑音信号が重畳す
る。この場合、モニター信号出力線52に直列に挿入さ
れているスイッチ回路54により被測定回路ブロック5
1をモニター用パッド53から切り離すことが可能であ
るが、雑音信号の種類によっては切り離し効果を全く期
待できない。
【0013】また、図6に示すMOS型ICのように、
被測定回路ブロック61と擬似回路ブロック61aと
は、その位置がICチップ60の内部と周辺部という大
きな違いがあり、擬似回路ブロック61aを被測定回路
ブロック61と全く同等に形成することを保証し難く、
測定電圧は必ずしも正確な値にはならない。
【0014】
【発明が解決しようとする課題】上記したように従来の
電圧モニター回路は、被測定信号のモニター時にIC外
部の測定器からの影響があり、正確な測定ができないと
いう問題とか、通常動作時に周辺ICからの雑音信号の
影響を受け易く、被測定回路ブロックの誤動作を誘起す
る原因となるという問題があった。
【0015】本発明は上記の問題点を解決すべくなされ
たもので、被測定信号のモニター時におけるIC外部の
要因による影響を排除して正確な測定を行うことがで
き、通常動作時における周辺ICからの雑音信号の影響
を受け難い電圧モニター回路を提供することを目的とす
る。
【0016】
【課題を解決するための手段】第1の発明の電圧モニタ
ー回路は、IC内部に形成された被測定回路ブロックの
モニター信号出力線にゲートが接続され、ソースが接地
電位ノードに接続されたNMOSトランジスタと、前記
NMOSトランジスタのドレインに接続された電圧モニ
ター用パッドと、前記モニター信号出力線に接続された
外部電圧印加用パッドとを具備することを特徴とする。
【0017】第2の発明の電圧モニター回路は、IC内
部に形成された被測定回路ブロックのモニター信号出力
線にゲートが接続され、ソースが接地電位ノードに接続
された第1のNMOSトランジスタと、前記第1のNM
OSトランジスタのドレインに接続された第1の電圧モ
ニター用パッドと、ソースが前記接地電位ノードに接続
され、第1のNMOSトランジスタと揃った特性を有す
る第2のNMOSトランジスタと、前記第2のNMOS
トランジスタのドレインに接続された第2の電圧モニタ
ー用パッドと、前記第2のNMOSトランジスタのゲー
トに接続された外部電圧印加用パッドとを具備すること
を特徴とする。
【0018】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は、本発明の第1の実
施の形態に係る電圧モニター回路を有するMOS型IC
の一部を示している。
【0019】図1のMOS型ICにおいて、ICチップ
10の内部の例えば中央部に形成された被測定回路ブロ
ック11のモニター信号出力線12にNMOSトランジ
スタ13のゲートが接続され、上記NMOSトランジス
タ13のバックゲート・ソースが接地電位(Vss)ノー
ドに接続されている。
【0020】そして、例えば前記NMOSトランジスタ
13の近傍には、電圧モニター用パッド14および外部
電圧印加用パッド15が形成されており、電圧モニター
用パッド14は前記NMOSトランジスタ13のドレイ
ンに接続されており、前記外部電圧印加用パッド15は
モニター信号出力線12に接続されている。
【0021】図1のMOS型ICにおいては、モニター
信号出力線12の電圧によりNMOSトランジスタ13
の特性が変化し、ドレイン電流が変化するので、IC外
部から電圧モニター用パッド14に直接に測定器(図示
せず)の測定端子を接触させてNMOSトランジスタ1
3のドレイン電流を測定することにより、被測定信号の
電圧レベルを間接的にモニターすることが可能である。
【0022】そこで、被測定信号のモニター時に、電圧
モニター用パッド14に測定端子を接触させ、まず、被
測定信号電圧により変化するNMOSトランジスタ13
のドレイン電流を測定する。この後、外部電圧印加用パ
ッド15に電圧を印加し、上記ドレイン電流の測定値と
等しいドレイン電流が得られるように印加電圧を設定す
ると、この印加電圧の設定値が前記被測定信号の電圧レ
ベルに相当するので、この印加電圧から被測定信号の電
圧レベルを測定することができる。
【0023】図1のMOS型ICによれば、従来例の電
圧モニター回路のように被測定信号の電圧レベルを直接
にモニターするのではなく、被測定信号電圧がNMOS
トランジスタ13のゲート絶縁膜を介してドレイン側に
与える影響を測定するものであり、被測定信号とIC外
部とを完全に分離した状態で測定することができる。
【0024】つまり、IC外部とモニター信号出力線1
2との間での電流の流入あるいは流出が生じないので、
流入電流あるいは流出電流による電圧上昇分あるいは電
圧降下分が測定電圧に含まれることはない。
【0025】従って、被測定信号のモニター時における
IC外部(測定器)から被測定信号に及ぼす影響を排除
して正確な測定を行うことができ、しかも、通常動作時
における周辺ICからの雑音信号が被測定信号に及ぼす
影響を受け難くなる。
【0026】図2は、本発明の第2の実施の形態に係る
電圧モニター回路を有するMOS型ICの一部を示して
いる。図2のMOS型ICは、特性が揃った2個のNM
OSトランジスタ(第1のNMOSトランジスタ13
1、第2のNMOSトランジスタ132)が使用されて
いる。
【0027】上記第1のNMOSトランジスタ131の
ゲートは、ICチップ20の内部の例えば中央部に形成
された被測定回路ブロック11のモニター信号出力線1
2に接続され、そのバックゲート・ソースは接地電位ノ
ードに接続され、そのドレインは例えば前記NMOSト
ランジスタ131の近傍に形成された第1の電圧モニタ
ー用パッド141に接続されている。
【0028】また、前記第2のNMOSトランジスタ1
32のゲートは、例えば前記NMOSトランジスタ13
2の近傍に形成された外部電圧印加用パッド15に接続
され、そのバックゲート・ソースは接地電位ノードに接
続され、そのドレインは例えば前記NMOSトランジス
タ132の近傍に形成された第2の電圧モニター用パッ
ド142に接続されている。
【0029】図2のMOS型ICにおいては、被測定信
号のモニター時に、第1の電圧モニター用パッド141
に測定器の測定端子を接触させ、まず、被測定信号電圧
により変化する第1のNMOSトランジスタ131のド
レイン電流を測定する。
【0030】この後、第2の電圧モニター用パッド14
2に測定器の測定端子を接触させ、外部電圧印加用パッ
ド15に電圧を印加し、前記ドレイン電流の測定値と等
しいドレイン電流が得られるように印加電圧を設定する
と、この印加電圧の設定値が前記被測定信号の電圧レベ
ルに相当するので、この印加電圧から被測定信号の電圧
レベルを測定することができる。
【0031】従って、図2のMOS型ICによれば、図
1のMOS型ICと同様の作用、効果が得られる。ま
た、NMOSトランジスタおよびパッドの使用数が増え
るが、それによるチップ面積の増加やコストアップは殆
んど問題にならない。
【0032】なお、第1の電圧モニター用パッド141
に第1の測定器の測定端子を接触させ、第2の電圧モニ
ター用パッド142に第2の測定器の測定端子を接触さ
せ、2個のNMOSトランジスタ131、132のドレ
イン電流を並行して測定するようにしてもよい。
【0033】図3は、本発明の第3の実施の形態に係る
電圧モニター回路を有するMOS型ICの一部を示して
いる。図3のMOS型ICは、図2のMOS型ICと比
べて、ICチップ20の周辺部に第1の電圧モニター用
のパッド141、第2の電圧モニター用のパッド14
2、外部電圧印加用のパッド15が形成されており、I
Cチップ20の内部に形成された被測定回路ブロック1
1の付近に形成されている第1のNMOSトランジスタ
131のドレイン、第2のNMOSトランジスタ132
のドレインおよびゲートが各対応して上記各パッド14
1、142、15まで引出線31、32、33により引
き出されている。さらに、第1のNMOSトランジスタ
131のドレイン、第2のNMOSトランジスタ132
のドレインおよびゲートの付近で各引出線31、32、
33に直列にスイッチ回路34、35、36が挿入され
ている点が異なる。
【0034】なお、上記各パッド141、142、15
は、電圧モニター専用あるいは外部電圧印加専用のパッ
ドに限らず、他の機能(例えば入出力)を兼用する兼用
パッドであってもよい。
【0035】図3のMOS型ICによれば、図2のMO
S型ICと同様に、被測定信号とIC外部とを完全に分
離した状態で測定することができるので、各パッドにI
C外部から雑音信号が乗っても被測定信号に影響が及ぶ
ことはない。
【0036】
【発明の効果】上述したように本発明によれば、被測定
信号のモニター時におけるIC外部の要因による影響を
排除して正確な測定を行うことができ、通常動作時にお
ける周辺ICからの雑音信号の影響を受け難い電圧モニ
ター回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電圧モニター
回路を有するMOS型ICの一部を示す回路図。
【図2】本発明の第2の実施の形態に係る電圧モニター
回路を有するMOS型ICの一部を示す回路図。
【図3】本発明の第3の実施の形態に係る電圧モニター
回路を有するMOS型ICの一部を示す回路図。
【図4】従来のMOS型ICの一部を示す回路図。
【図5】別の従来のMOS型ICの一部を示す回路図。
【図6】さらに別の従来のMOS型ICの一部を示す回
路図。
【符号の説明】
10、20…ICチップ、 11…被測定回路ブロック、 12…モニター信号出力線、 13、131、132…NMOSトランジスタ、 14、14、142…電圧モニター用パッド、 15…外部電圧印加用パッド、 31、32、33…引出線、 34、35、36…スイッチ回路。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ICチップの内部に形成された被測定回
    路ブロックのモニター信号出力線にゲートが接続され、
    ソースが接地電位ノードに接続されたNMOSトランジ
    スタと、 前記ICチップに形成され、前記NMOSトランジスタ
    のドレインに接続された電圧モニター用パッドと、 前記ICチップに形成され、前記モニター信号出力線に
    接続された外部電圧印加用パッドとを具備することを特
    徴とする電圧モニター回路。
  2. 【請求項2】 ICチップの内部に形成された被測定回
    路ブロックのモニター信号出力線にゲートが接続され、
    ソースが接地電位ノードに接続された第1のNMOSト
    ランジスタと、 前記ICチップの周辺部に形成され、前記第1のNMO
    Sトランジスタのドレインに接続された第1の電圧モニ
    ター用パッドと、 ソースが前記接地電位ノードに接続され、第1のNMO
    Sトランジスタと揃った特性を有する第2のNMOSト
    ランジスタと、 前記ICチップの周辺部に形成され、前記第2のNMO
    Sトランジスタのドレインに接続された第2の電圧モニ
    ター用パッドと、 前記ICチップの周辺部に形成され、前記第2のNMO
    Sトランジスタのゲートに接続された外部電圧印加用パ
    ッドとを具備することを特徴とする電圧モニター回路。
  3. 【請求項3】 ICチップの内部に形成された被測定回
    路ブロックのモニター信号出力線にゲートが接続され、
    ソースが接地電位ノードに接続された第1のNMOSト
    ランジスタと、 ICチップの周辺部に形成された第1の電圧モニター用
    パッドと、 前記第1のNMOSトランジスタのドレインから前記第
    1の電圧モニター用パッドまで引き出された第1の引出
    線と、 前記被測定回路ブロックの付近に形成され、ソースが前
    記接地電位ノードに接続され、前記第1のNMOSトラ
    ンジスタと揃った特性を有する第2のNMOSトランジ
    スタと、 ICチップの周辺部に形成された第2の電圧モニター用
    パッドと、 前記第2のNMOSトランジスタのドレインから前記第
    2の電圧モニター用パッドまで引き出された第2の引出
    線と、 ICチップの周辺部に形成された外部電圧印加用パッド
    と、 前記第2のNMOSトランジスタのゲートから前記外部
    電圧印加用パッドまで引き出された第3の引出線とを具
    備することを特徴とする電圧モニター回路。
  4. 【請求項4】 前記第1のNMOSトランジスタのドレ
    イン、第2のNMOSトランジスタのドレインおよびゲ
    ートの付近で各対応する引出線に直列に挿入されたスイ
    ッチ回路をさらに具備することを特徴とする請求項3記
    載の電圧モニター回路。
  5. 【請求項5】 前記各電圧モニター用パッドは、電圧モ
    ニター専用パッドあるいは入出力兼用パッドであること
    を特徴とする請求項4記載の電圧モニター回路。
JP8143100A 1996-06-05 1996-06-05 電圧モニター回路 Withdrawn JPH09326473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8143100A JPH09326473A (ja) 1996-06-05 1996-06-05 電圧モニター回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8143100A JPH09326473A (ja) 1996-06-05 1996-06-05 電圧モニター回路

Publications (1)

Publication Number Publication Date
JPH09326473A true JPH09326473A (ja) 1997-12-16

Family

ID=15330916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8143100A Withdrawn JPH09326473A (ja) 1996-06-05 1996-06-05 電圧モニター回路

Country Status (1)

Country Link
JP (1) JPH09326473A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068174A (ja) * 2010-09-25 2012-04-05 Toppan Printing Co Ltd 素子評価用半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068174A (ja) * 2010-09-25 2012-04-05 Toppan Printing Co Ltd 素子評価用半導体集積回路

Similar Documents

Publication Publication Date Title
US4970454A (en) Packaged semiconductor device with test circuits for determining fabrication parameters
JP2858390B2 (ja) 縦型半導体装置の特性測定方法
JPS59182535A (ja) オンチップトランジスタしきい値電圧モニタおよびその使用方法
JP3277914B2 (ja) プロセスパラメータ測定回路を有する集積回路装置
US7263759B2 (en) Methods of manufacturing and testing bonding wires
JPH09326473A (ja) 電圧モニター回路
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP2001091599A (ja) 半導体集積回路
JP2968642B2 (ja) 集積回路装置
JPH0582652A (ja) 半導体集積回路装置
JPH04188643A (ja) 半導体集積回路
JP2665054B2 (ja) 半導体集積回路
JPH1090356A (ja) 半導体装置
JP3644168B2 (ja) 半導体集積回路
JP3251210B2 (ja) 半導体集積回路装置
JPS60177277A (ja) 集積回路の特性試験方法
KR0147453B1 (ko) 반도체 집적회로
JPH03255968A (ja) 回路素子の特性評価測定用回路
JPH04213849A (ja) 半導体装置及びその初期不良検出方法
JP3132635B2 (ja) 半導体集積回路の試験方法
JP2978883B1 (ja) 半導体装置
JPH0254546A (ja) 半導体集積回路
JP2614017B2 (ja) 半導体集積回路
JPS58123474A (ja) トランジスタしきい電圧測定回路
JPH04217341A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805