JPS60177277A - 集積回路の特性試験方法 - Google Patents
集積回路の特性試験方法Info
- Publication number
- JPS60177277A JPS60177277A JP59032326A JP3232684A JPS60177277A JP S60177277 A JPS60177277 A JP S60177277A JP 59032326 A JP59032326 A JP 59032326A JP 3232684 A JP3232684 A JP 3232684A JP S60177277 A JPS60177277 A JP S60177277A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- state
- integrated circuit
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野J
本発明は半導体集積回路の特性試験方法に係シ。
%妃、集積回路の一般的試験では検出不可能な素子欠陥
を有する不良品を検出するに好適な集積回路の特性試験
方法に関する。
を有する不良品を検出するに好適な集積回路の特性試験
方法に関する。
〔発明の背景J
従来の半導体集積回路の電気的特性を測定する試験では
、各論理回路毎に個々の直流特性、交流特性を測定し、
これ等の測定結果によシ集積回路の特性の良否を判定し
て因る。直流特性試験では静的動作状態における入出力
端子での電圧、電流レベルを測定し、交流特性試験では
動的動作状態における入出力端子での伝搬遅延時間を測
定して騒る。そして、これ等の測定結果によシ、設計。
、各論理回路毎に個々の直流特性、交流特性を測定し、
これ等の測定結果によシ集積回路の特性の良否を判定し
て因る。直流特性試験では静的動作状態における入出力
端子での電圧、電流レベルを測定し、交流特性試験では
動的動作状態における入出力端子での伝搬遅延時間を測
定して騒る。そして、これ等の測定結果によシ、設計。
製造上に基本的欠陥を有する集積回路を検出しこれを排
除するようにしている。しかし、前記試験方法は直流特
性を動的動作状態において測定するものではなく、各論
理回路相互間に働く影響を検知することができないため
に、実装段階で誤動作する虞のある論理回路を有する集
積回路を検出してこれを排除することができな−という
不具合がある。斯かる不具合は、集積回路の大型化、動
作スピードの高速化、高密度集積化、アナログとデジタ
ルの混在化等に伴い、寄生素子等による同一チップ内の
各論理回路間の相互の影響やノイズに基づくトラブルと
して顕在化してきている。
除するようにしている。しかし、前記試験方法は直流特
性を動的動作状態において測定するものではなく、各論
理回路相互間に働く影響を検知することができないため
に、実装段階で誤動作する虞のある論理回路を有する集
積回路を検出してこれを排除することができな−という
不具合がある。斯かる不具合は、集積回路の大型化、動
作スピードの高速化、高密度集積化、アナログとデジタ
ルの混在化等に伴い、寄生素子等による同一チップ内の
各論理回路間の相互の影響やノイズに基づくトラブルと
して顕在化してきている。
本発明の目的は、実用動作状態で該動作を起こす虞のあ
る集積回路を検出する集積回路の特性試験方法を提供す
ることにある。
る集積回路を検出する集積回路の特性試験方法を提供す
ることにある。
氷見F3Aは、集積回路内の一つの論理回路を非動作状
態にし、残りの論理回路を動作状態にせしめ。
態にし、残りの論理回路を動作状態にせしめ。
非動作状態にした論理回路の出力端子に現れる電圧或V
i電流を測定するよう姉なしたことを特徴とする。
i電流を測定するよう姉なしたことを特徴とする。
そして、この測定した電圧或は電流が論理回路を駆動す
る電圧或は電流レベルを超える場合には集積回路は動作
状態で誤動作する虞があると判定できる。
る電圧或は電流レベルを超える場合には集積回路は動作
状態で誤動作する虞があると判定できる。
以下本発明の一実施例を第1図及び第2図を参照して説
明する。
明する。
第1図は被測定用の半導体集積回路1の回路図を示し1
本実施例では同一チップ内に複数のナンド(rq A
N D )回路AI r A2 +’・・、Anが集積
されて込る。
本実施例では同一チップ内に複数のナンド(rq A
N D )回路AI r A2 +’・・、Anが集積
されて込る。
ナンド回路A、を非動作状態にするために、即ち、ナン
ド回路A、の出力端子C1に論理レベル「0」が現われ
るようにするために、入力端子B。
ド回路A、の出力端子C1に論理レベル「0」が現われ
るようにするために、入力端子B。
に「1」レベルの電圧を印加しておく。そして、他の全
ての論理回路、即ちナンド回路A2r・・・+Anを動
的動作状態にするために、ナンド回路A2.・・・。
ての論理回路、即ちナンド回路A2r・・・+Anを動
的動作状態にするために、ナンド回路A2.・・・。
Anの入力端子B2.・・・、Bnをマルチ接続状態に
してクロック2に接続し、出力端子c2.・・・、cn
け開放状態とする。このように、クロックバA/ ス(
w 号によシナンド回路A2.・・・、Anを動作させ
ているときに、ナンド回路A、の出力端子C7に現れる
電圧或は電流を測定器3で測定する。
してクロック2に接続し、出力端子c2.・・・、cn
け開放状態とする。このように、クロックバA/ ス(
w 号によシナンド回路A2.・・・、Anを動作させ
ているときに、ナンド回路A、の出力端子C7に現れる
電圧或は電流を測定器3で測定する。
第2図に第1図のクロック2のパルス波形とナンド回路
A、の出力端子C1に現れるノイズ波形との関係を示す
。
A、の出力端子C1に現れるノイズ波形との関係を示す
。
第2図(a)に示すクロックパルスがナンド回路A2.
・・・、Anに印加されると、このパルスの立上シ12
や立下J715に対して、出力端子C2には第2図(b
)に示すようにこの立上り12.立下シ13に対応した
ノイズ14.15が発生する。
・・・、Anに印加されると、このパルスの立上シ12
や立下J715に対して、出力端子C2には第2図(b
)に示すようにこの立上り12.立下シ13に対応した
ノイズ14.15が発生する。
このノイズ14.15が被測定集積回路1の動的特性に
係わる不具合である。即ち、このノイズ14゜15の波
形は集積回路の回路設計、レイアウト、寄生素子、クロ
ストーク等の設計・製造技術に依存スるものでおり、こ
のノイズ14.15のレベルが論理回路のしきb値を超
えると次段に接続される論理回路は誤動作することにな
る。
係わる不具合である。即ち、このノイズ14゜15の波
形は集積回路の回路設計、レイアウト、寄生素子、クロ
ストーク等の設計・製造技術に依存スるものでおり、こ
のノイズ14.15のレベルが論理回路のしきb値を超
えると次段に接続される論理回路は誤動作することにな
る。
従って、上述のノイズのレベルが所定値以上になる集積
回路を排除すれば、動作状態でのみ誤動作が住じる素子
を排除することができる。
回路を排除すれば、動作状態でのみ誤動作が住じる素子
を排除することができる。
本発明によれば、高集積化、微細化、多機能化等が進ん
だ集積回路でも、動作状態でのみ誤動作するものを容易
に検出でき、これを排除することができる。
だ集積回路でも、動作状態でのみ誤動作するものを容易
に検出でき、これを排除することができる。
第1図は本発明の試験方法の一実施例を適用した測定回
路の回路図、第2図はクロックパルスとノイズとの関係
を説明する図である。 1・・・被測定集積回路、A、 用非動作ゲート、A2
・・・An・・・動作ゲート、B、・弁動作ゲート入力
端子、32〜Bn川動作ゲート入カ端子I C,・・・
非動作ゲート出力端子、02〜cn・・・動作ゲート出
方端子、2・・・動作クロック、3・・・弁動作ゲート
出方測定器、12°゛クロック立上り、13・・・クロ
ック立下p、14・・・クロック立上シのノイズ、15
・・クロック立下漫のノイズ。
路の回路図、第2図はクロックパルスとノイズとの関係
を説明する図である。 1・・・被測定集積回路、A、 用非動作ゲート、A2
・・・An・・・動作ゲート、B、・弁動作ゲート入力
端子、32〜Bn川動作ゲート入カ端子I C,・・・
非動作ゲート出力端子、02〜cn・・・動作ゲート出
方端子、2・・・動作クロック、3・・・弁動作ゲート
出方測定器、12°゛クロック立上り、13・・・クロ
ック立下p、14・・・クロック立上シのノイズ、15
・・クロック立下漫のノイズ。
Claims (1)
- 複数の論理回路を同一チップ内に集積した半導体集積回
路の特性試験方法において、前記複数の論理回路のうち
任意の一つの論理回路を非動作状態にし、他の論理回路
を動作状態にして前記非動作状態にした論理回路の出力
電圧或は電流を測定することを特徴とする集積回路の特
性試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59032326A JPH0660930B2 (ja) | 1984-02-24 | 1984-02-24 | 集積回路の特性試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59032326A JPH0660930B2 (ja) | 1984-02-24 | 1984-02-24 | 集積回路の特性試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60177277A true JPS60177277A (ja) | 1985-09-11 |
JPH0660930B2 JPH0660930B2 (ja) | 1994-08-10 |
Family
ID=12355815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59032326A Expired - Lifetime JPH0660930B2 (ja) | 1984-02-24 | 1984-02-24 | 集積回路の特性試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0660930B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006274556A (ja) * | 2005-03-28 | 2006-10-12 | Nippon Koki Kk | 吊り下げ式伸縮扉 |
KR101013442B1 (ko) | 2007-04-13 | 2011-02-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전압 측정 장치 및 이를 포함하는 전압측정 시스템 |
JP2011095102A (ja) * | 2009-10-29 | 2011-05-12 | Advantest Corp | 測定装置および試験装置 |
-
1984
- 1984-02-24 JP JP59032326A patent/JPH0660930B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006274556A (ja) * | 2005-03-28 | 2006-10-12 | Nippon Koki Kk | 吊り下げ式伸縮扉 |
KR101013442B1 (ko) | 2007-04-13 | 2011-02-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전압 측정 장치 및 이를 포함하는 전압측정 시스템 |
US8013593B2 (en) | 2007-04-13 | 2011-09-06 | Hynix Semiconductor Inc. | Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same |
JP2011095102A (ja) * | 2009-10-29 | 2011-05-12 | Advantest Corp | 測定装置および試験装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0660930B2 (ja) | 1994-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shen et al. | A 2-ns detecting time, 2-mu m CMOS built-in current sensing circuit | |
US6788090B2 (en) | Method and apparatus for inspecting semiconductor device | |
US6590412B2 (en) | Circuit and method for detecting transient voltages on a dc power supply rail | |
US4439727A (en) | Low capacitance pad for semiconductor chip testing | |
JPS60177277A (ja) | 集積回路の特性試験方法 | |
US6327218B1 (en) | Integrated circuit time delay measurement apparatus | |
JPH03203250A (ja) | 集積回路用モニター装置及びモニター方法 | |
KR20000043490A (ko) | 반도체 칩의 테스트 시스템 및 테스터 | |
JPH0245339B2 (ja) | Handotaishusekikairosochi | |
US6920621B1 (en) | Methods of testing for shorts in programmable logic devices using relative quiescent current measurements | |
US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
KR100539219B1 (ko) | 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치 | |
JP2000088914A (ja) | 半導体集積回路装置の試験方法 | |
JPH0354841A (ja) | BiCMOS半導体装置 | |
JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
US5990699A (en) | Method for detecting opens through time variant current measurement | |
KR930010725B1 (ko) | 시모스 메모리 소자의 멀티프로빙 시험장치 | |
JP2919312B2 (ja) | 半導体装置の検査方法 | |
JPH04188643A (ja) | 半導体集積回路 | |
TW202204922A (zh) | 晶片內去耦電容器電路的測試系統及方法 | |
KR0163727B1 (ko) | 반도체장치의 ac특성 감시회로 | |
JPH0682534A (ja) | 半導体集積回路装置 | |
JPH03116849A (ja) | 半導体装置の試験方法および装置 |