KR0163727B1 - 반도체장치의 ac특성 감시회로 - Google Patents

반도체장치의 ac특성 감시회로 Download PDF

Info

Publication number
KR0163727B1
KR0163727B1 KR1019950018987A KR19950018987A KR0163727B1 KR 0163727 B1 KR0163727 B1 KR 0163727B1 KR 1019950018987 A KR1019950018987 A KR 1019950018987A KR 19950018987 A KR19950018987 A KR 19950018987A KR 0163727 B1 KR0163727 B1 KR 0163727B1
Authority
KR
South Korea
Prior art keywords
input
logic unit
output
multiplexer
semiconductor device
Prior art date
Application number
KR1019950018987A
Other languages
English (en)
Other versions
KR970002367A (ko
Inventor
김헌준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950018987A priority Critical patent/KR0163727B1/ko
Publication of KR970002367A publication Critical patent/KR970002367A/ko
Application granted granted Critical
Publication of KR0163727B1 publication Critical patent/KR0163727B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 장치의 AC특성 감시회로에 관한 것으로, 특히 반도체장치의 칩상의 AC특성을 일괄적으로 분석, 평가하여 공정의 안정도를 분석할 수 있는 반도체장치의 AC특성 감시회로에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
모든 반도체 제품의 설계회로에 쉽게 포함시키도록 하여 모든 반도체 제품의 칩상의 AC특성을 일괄되게 분석, 평가하게 함으로써 공정의 안정도를 분석케하고, 칩의 실패시에 설계의 문제인지 또는 공정상의 AC특성의 문제인지를 판단할 수 있게 하는 회로를 제공함.
3. 발명의 해결방법의 요지
DC파라메타 테스트를 위해 입력패드(405-407)로 부터 낸드게이트(408-410)를 각각 연결하여 체인시켜 사용할 경우 입출력패드의 추가없이 딜레이셀(101)를 통한 AC모니터를 할 수 있다.
4. 발명의 중요한 용도
반도체장치의 AC모니터 회로.

Description

반도체장치 AC특성 감시회로
제1도는 본 발명에 따른 회로도.
제2도는 제1도의 동작 파형도.
제3도는 제1도를 사용 적용 실시예시도.
제4도는 본 발명에 따른 다른 실시예 회로도.
제5도는 제4도에 따른 적용 실시예시도.
본 발명은 반도체장치의 AC특성 감시회로에 관한 것으로, 특히 반도체 장치의 칩상의 AC특성을 일괄적으로 분석, 평가하여 공정의 안정도를 분석할 수 있는 반도체장치의 AC특성 감시 회로에 관한 것이다.
기존환경에서, 반도체 제품의 AC특성을 확인하기 위해 사용한 방법은 반도체 제품의 개발하여 적용 이전에 테스트칩을 먼저 개발하여 AC특성을 확인한다. 상기 테스트 칩의 AC특성 확인 결과에 따라 동일한 기술을 적용한 이후의 모든 제품이 테스트칩의 결과와 같다고 생각하면 된다. 일반적으로 반도체 제품의 각 칩은 한 웨이퍼상에 수십개에서 수백개 소자가 존재한다. 동일한 기술을 사용한 경우에도 매 웨이퍼마다 AC특성은 차이가 존재하며, 한 웨이퍼상의 각 칩들의 AC특성도 각기 차이가 나고, 현재 사용되는 기술은 웨이퍼별로 TEG(Test Element Group)상의 패턴을 통해 DC특성만을 감시 체크하는 수준이다,. 이러한 종래의 환경에서 각 웨이퍼별 및 각 칩의 AC특성이 테스트 칩에서 측정되었던 값과 동일하다고 보는 제한이 있으며, 실제 반도체 제품의 정상동작을 위해 중요한 요소는 기능과 타이밍이다. 반도체 제품이 Si 또는 패키지로 완성되어 테스트한 결과 실패로 되었을 경우, 기존에는 설계가 잘못되었고, 공정은 항상 완벽한 것으로 생각한다. 그러나, 공정의 불안정으로 인한 칩의 AC특성이 엉뚱하게 잘못될 수 있는 것이고, 설계상에는 하자가 없는 경우도 존재한다. 일반 반도체 제품내의 회로상에는 일정한 AC모니터용 회로가 없고, 제품동작에 관련된 회로가 다양하게 조합되어 있기 때문에 설계의 오류인지 또는 공정 AC특성의 오류인지를 판별하기 어려운 문제점이 있다.
따라서 본 발명의 목적은 모든 반도체 제품의 설계회로에 쉽게 포함시키도록하여 모든 반도체 제품의 칩상의 AC특성을 일괄되게 분석, 평가하게 함으로써 공정의 안정도를 분석케하고, 칩의 테스트실패시에 설계의 문제인지, 공정 AC특성의 문제인지를 판단할 수 있게하는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 회로도로서, AC지연용 딜레이 셀(101)과, 상기 딜레이 셀(101)에서 지연된 만큼을 펄스로 만들기 위한 익스클루시크 오아게이트(102)로 구성된다.
상기 딜레이 셀(101)은 인버터 또는 버퍼를 직렬로 다수로 구성하거나 노아게이트 또는 소정의 딜레이셀을 직렬로 복수로 연결된다.
제2도는 제1도의 동작 파형도이다.
(2a), (2c)는 입력신호 파형이고, (2b)는 (2a)로 부터 딜레이셀(101)를 거친 신호 파형이며, (2d)는 익스클루시브 오아게이트(102)의 출력 파형이다.
제3도는 제1도를 사용한 본 발명의 실시예시도로서, 테스트입력단(TEST-IN)에 패드로 부터 버퍼(301)를 통해 딜레이 셀(101)을 연결하고, 상기 딜레이 셀(101)의 출력단을 멀티플렉셔(304)의 제1입력단(A)에 연결하고, 정상논리부(303)의 출력단을 상기 멀티 플렉셔(304)의 제2입력단(B)에 연결하여 상기 멀티 플렉셔(304)는 테스트 인에이블단(306)의 상태에 따라 상기 제1,2입력단(A,B)의 입력중인 하나를 선택하여 출력패드(305)로 출력토록 구성된다.
제4도는 본 발명에 따른 다른 실시예시 회로도로서, DC 파라메타 테스트를 위해 입력패드(405-407)로 부터 낸드게이트(408-410)를 각각 연결하여 체인시켜 사용할 경우 입출력패드를 더 추가하는 것이 없이 딜레이 셀(101)을 통해 AC모니터를 할 수 있도록 구성되어 있다.
제5도는 제4도를 적용한 본 발명에 따른 실제 사용예시도로서, 딜레이 셀(101)를 통해 출력되는 신호와 정상논리부(303)에서 발생되는 신호를 상기 정상논리부(303)에서 발생되는 신호에 따라 선택하여 AC모니터링을 할 수 있으며, 또다른 정상 논리부(513)를 통해 출력토록 구성되어 있다.
따라서 본 발명의 구체적 일실시예를 제1도-제5도를 참조하여 상세히 설명하면, 제1도에서 딜레이 셀(101)는 인버터(INVERTER) 또는 난인버터(NON-INVERTER)등으로 구성되어 있으면서 테스트입력단(TEST-IN)의 신호를 소정 지연하고, 이 신호 그리고 테스트입력단(TES4-IN)의 신호 익스클루시브 오아게이트(102)에서 제2도와 같이 비교하여 상기 딜레이 셀(101)에서 지연된 만큼 제2도(2d)와 같이 펄스가 발생된다. 이로 부터 AC상태를 모니터링을 할 수 있다.
제3도에서 테스트 입력단(TEST-IN)을 위한 입력패드(301)를 하나 사용하는 것이고, 출력단(305)은 테스트 인에이블단(306)에 의한 일반 출력패드(305)를 같이 공유하도록 멀티 플렉셔(304)를 사용한다. 이때 멀티 플렉셔(304)를 사용 하지 않고, 바로 출력패드(305)에 연결할 수 있다.
제4도에서는 DC 파라메타 테스트를 위해 낸드게이트(408-410)을 사용하는 경우 입출력패드의 추가없이 딜레이 셀(101)를 통한 AC상태를 모니터링할 수 있는 것으로 제4도의 회로에서 입력단(12)의 신호가 LOW(OV)이면, 입력단(11)의 신호가 곧바로 딜레이 셀(101)의 입력으로 인가되고, AC특성에 의한 펄스데이타가 제2도와 같이 출력패드(01)에서 관찰된다. 즉, 테스트 인에이블단(306)의 인가신호에 따라 멀티 플렉셔(304)에서 딜레이 셀(101)또는 정상 논리부(303)의 출력을 선택할 수 있다. 제5도에서는 제4도의 정상논리부(303)의 출력에 의해 상기 멀티 플렉셔(304)의 선택단(SEL)의 신호를 발생하고, 상기 정상논리부(303)의 출력을 또다른 정상논리부(513)을 통해 출력토록 구성되어 있다.
상술한 바와같이 본 발명은 AC모니터용 회로에 의해 주어진(정해진) AC특성에 의해 결정된 지연폭을 갖는 펄스를 생성하여 측정, 분석케하는 점과 멀티플렉서(MUX)나 DC 낸드게이트(408-410)상에 회로를 추가하므로서 추가 1/0패드수를 없게 한점과, 펄스 지연폭 측정시 테스트 장비의 기생값과 칩내 다른 논리에 의한 AC지연 영향을 없게하는 이점이 있다.

Claims (3)

  1. 반도체장치의 AC모니터회로에 있어서, 테스트 입력단(TEST-IN)에 버퍼(301)를 통해 딜레이 셀(101)을 연결하고, 상기 딜레이 셀(101)의 출력단을 멀티 플렉셔(304)의 제1입력단(A)에 연결하고, 정상논리부(303)의 출력단을 상기 멀티 플렉셔(304)의 제2입력단(B)에 연결하여 테스트 인에이블단(306)의 상태에 따라 상기 멀티 플렉셔(304)에서 상기 제1,2입력단(A,B)의 입력을 선택하여 출력패드(305)로 출력토록 구성됨을 특징으로 하는 반도체 장치의 AC특성 감시회로.
  2. 제1항에 있어서, 상기 입력패드에 각각 연결 체인시켜 상기 딜레이 셀(101)에 인가되도록 하는 낸드게이트(408-410)와, 상기 입력패드의 각각의 입력을 정상적인 동작상의 논리신호를 발생하여 상기 멀티 플렉셔(304)로 입력하는 정상논리부(303)를 더 추가함을 특징으로 하는 반도제장치의 AC특성 감시회로.
  3. 제2항에 있어서, 상기 멀티 플렉셔(304)의 선택단(SEL)의 신호를 상기 정상논리부(303)로부터 받으며, 상기 정상논리부(303)에서 발생되는 신호를 또다른 정상 논리부(513)를 통해 출력토록 더 추가함을 특징으로 하는 반도체장치의 AC특성 감시회로.
KR1019950018987A 1995-06-30 1995-06-30 반도체장치의 ac특성 감시회로 KR0163727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018987A KR0163727B1 (ko) 1995-06-30 1995-06-30 반도체장치의 ac특성 감시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018987A KR0163727B1 (ko) 1995-06-30 1995-06-30 반도체장치의 ac특성 감시회로

Publications (2)

Publication Number Publication Date
KR970002367A KR970002367A (ko) 1997-01-24
KR0163727B1 true KR0163727B1 (ko) 1999-03-20

Family

ID=19419393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018987A KR0163727B1 (ko) 1995-06-30 1995-06-30 반도체장치의 ac특성 감시회로

Country Status (1)

Country Link
KR (1) KR0163727B1 (ko)

Also Published As

Publication number Publication date
KR970002367A (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US5068547A (en) Process monitor circuit
US7649376B2 (en) Semiconductor device including test element group and method for testing therefor
TW201833569A (zh) 電路測試方法
JPS60142532A (ja) 故障セルの電気的診断方法
US5796260A (en) Parametric test circuit
US7202688B2 (en) Output buffer circuit having signal path used for testing and integrated circuit and test method including the same
KR100618882B1 (ko) 반도체 테스트 회로
KR0163727B1 (ko) 반도체장치의 ac특성 감시회로
Khasawneh et al. Real-time monitoring of test fallout data to quickly identify tester and yield issues in a multi-site environment
US7902847B2 (en) Semiconductor device and test method thereof
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
JP2002122638A (ja) 半導体装置及びそのテスト方法
KR100647473B1 (ko) 멀티 칩 패키지 반도체 장치 및 불량 검출방법
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
JPH0568103B2 (ko)
JPH11101850A (ja) Ｉｃ試験装置
KR100344838B1 (ko) 본딩 옵션 회로
Muhtaroglu et al. I/O self-leakage test
JP2972515B2 (ja) 入出力バッファテスト回路
JPH11183548A (ja) Ｉｃ接続試験方法
JP2007064645A (ja) 半導体検査方法
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
JPH04320044A (ja) 半導体装置，その製造方法，その試験方法及びその試験装置
Grout Automatic Test Equipment (ATE) and Production Test

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee