JPH0682534A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0682534A
JPH0682534A JP4257361A JP25736192A JPH0682534A JP H0682534 A JPH0682534 A JP H0682534A JP 4257361 A JP4257361 A JP 4257361A JP 25736192 A JP25736192 A JP 25736192A JP H0682534 A JPH0682534 A JP H0682534A
Authority
JP
Japan
Prior art keywords
wiring
pad
integrated circuit
semiconductor integrated
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4257361A
Other languages
English (en)
Inventor
Yasuhiro Suga
庸拓 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4257361A priority Critical patent/JPH0682534A/ja
Publication of JPH0682534A publication Critical patent/JPH0682534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 測定時に半導体集積回路の動作に影響を与え
ないで、半導体集積回路上の配線の電位が測定できる半
導体集積回路装置を得る。 【構成】 半導体集積回路上の配線1と電圧測定用パッ
ド4との間にトランスミッションゲート6を設け、この
トランスミッションゲート6を制御信号aによってオ
ン、オフ制御し、電圧測定時のみ配線1とパッド4間を
導通するようにした。 【効果】 半導体集積回路の通常動作時はトランスミッ
ションゲートをオフにし、配線1の電位を測定する時の
みオンするようにしたので、半導体集積回路の通常動作
時は、パッド4の寄生容量は配線1上に付加されず、こ
の配線1の電圧波形に影響を及ぼさない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、主に評価、テストに
用いられる半導体集積回路装置に関し、特に半導体集積
回路上の配線の電位を測定する半導体集積回路装置に関
するものである。
【0002】
【従来の技術】半導体集積回路の高集積化が進み、開発
品評価、不良品解析等を行う時に、外部端子のみの測定
では、評価が十分できなくなる傾向がある。その際内部
の配線の電位等を調査する必要がある。
【0003】図5は、主に評価、テストに用いられる従
来の半導体集積回路装置を示し、1は第1の論理ブロッ
ク2と第2の論理ブロック3とを接続する配線であり、
第1の論理ブロック2から出力された信号は第2の論理
ブロック3に入力される。4は上記配線1の電位を測定
するためのパッドであり、上記配線1より分岐した分岐
線5で上記配線1と接続している。
【0004】また図6は、図5に示した従来の半導体集
積回路装置の電気的特性を説明するための電圧波形図
で、図6(a) の電圧波形図は、上記分岐線5がない場合
の電圧波形の例であり、図6(b) の電圧波形図は、図5
に示すように接続して測定したときの電圧波形の例であ
る。
【0005】このように構成された従来の半導体集積回
路装置では、配線1の電圧波形を測定する際、配線1か
ら分岐した分岐線5を電圧測定用のパッド4に接続して
いる。ところがこのように接続すると、この電圧測定用
のパッド4の寄生容量C(50μm平方の電圧測定用の
パッドで約1pF)が配線1に付加され、さらに測定す
るプローブ端子を接続したときの電圧測定用のパッド4
とプローブ端子との間に生じる接触容量(50μm平方
のパッドで約30〜50pF)が配線1に付加され、配
線1の電圧波形は図6(b) に示すように時定数によるな
まりが生じる。
【0006】
【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成されているので、半導体集積回
路上の配線1の電位を評価するためには電圧測定用のパ
ッド4をこの配線1に接続しなければならず、そのため
電圧測定用のパッド4の寄生容量Cが配線1に付加さ
れ、時定数により、配線1の電圧波形がなまり、半導体
集積回路の動作に影響を及ぼす。
【0007】この発明は上記のような問題点を解消する
ためになされたもので、測定時に半導体集積回路の動作
に影響を与えず、配線1の電圧波形に影響を及ぼさない
で、半導体集積回路上の配線の電位が測定できる半導体
集積回路装置を得ることを目的としている。
【0008】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、半導体集積回路上の配線とこの配線の電
位を測定するためのパッドとの間にトランスミッション
ゲートを設け、このトランスミッションゲートを制御信
号によってオン、オフ制御し、この配線の電位を測定す
る時のみ、トランスミッションゲートをオンにして、こ
のトランスミッションゲートに接続されたパッドの電位
を測定するようにしたものである。
【0009】また、この発明に係る半導体集積回路装置
は、半導体集積回路上の配線とこの配線の電位を測定す
るためのパッドとの間にバッファ回路を設け、この配線
の電位を測定する場合は、このバッファ回路に接続され
たパッドの電位を測定するようにしたものである。
【0010】さらに、この発明に係る半導体集積回路装
置は、半導体集積回路上の配線とこの配線の電位を測定
するためのパッドとの間に、スレッショルド電圧の異な
るバッファ回路を上記配線に対し並列に複数設け、この
配線の電位を測定する場合は、各バッファ回路に接続さ
れたパッドの電位を測定し、かつこの配線の電位の立ち
上がり時間、立ち下がり時間を測定可能としたものであ
る。
【0011】
【作用】この発明においては、半導体集積回路上の配線
と電圧測定用パッドとの間に、制御信号によりオン、オ
フ制御するトランスミッションゲートを設け、半導体集
積回路の通常動作時はトランスミッションゲートをオフ
にし、この配線の電位を測定する時にのみオンするよう
にしたすることにより、半導体集積回路の通常動作時
は、電圧測定用パッドの寄生容量は配線上には付加され
ず、配線の電圧波形に影響を及ぼさない。
【0012】また、この発明においては、半導体集積回
路上の配線と電圧測定用パッドとの間にバッファ回路を
設けたので、この配線の電位を上記パッドの電位により
測定するとき、この配線には上記パッドの容量はバッフ
ァ回路により遮断されて付加されず、半導体集積回路の
動作に影響を及ぼさない。
【0013】さらに、この発明においては、半導体集積
回路上の配線とこの配線の電位を測定するための複数の
パッドの各々との間に、スレッショルド電圧の異なるバ
ッファ回路をそれぞれ設けたので、この配線の電位を上
記各パッドの電位により測定するとき、上記配線には上
記パッドの容量はバッファ回路により遮断されて付加さ
れず、しかもこの配線の電圧の立ち上がり時間,立ち下
がり時間をも測定することが可能となる。
【0014】
【実施例】以下、この発明の実施例を図に基づいて説明
する。 実施例1.図1はこの発明の第1の実施例による半導体
集積回路装置を示す回路図であり、同一符号は同一又は
相当部分を示し、6は配線1から分岐した分岐線5上に
おいて上記配線1と電圧測定用パッド4との間をオン、
オフするために設けたトランスミッションゲート、7は
トランスミッションゲート6を制御する制御信号であ
り、制御信号7はトランスミッションゲート6の一方の
ゲート電極8にそのまま入力されるとともに、他方のゲ
ート電極9にインバータ10により反転されて入力され
ている。
【0015】次に動作について説明する。本実施例1の
半導体集積回路装置は、制御信号7を“L”とすると、
トランスミッションゲート6はオン状態になり、配線1
とパット4とを導通する。また制御信号7を“H”とす
ると、トランスミッションゲート6はオフ状態になり、
配線1とパット4とを遮断するように構成されており、
半導体集積回路を通常動作させる時は、制御信号7を
“H”とし、トランスミッションゲート6をオフ状態に
する。一方、配線1の電位を測定する時は、制御信号7
を“L”とし、トランスミッションゲート6をオン状態
にして、パッド4の電位を測定する。
【0016】このようにすると、半導体集積回路を通常
動作させる時は、トランスミッションゲート6はオフ状
態であるため、電圧測定用パッド4の寄生容量は配線1
上に付加されず、配線1の電圧波形に影響を及ぼさな
い。またこの時、配線1にはトランスミッションゲート
6の拡散容量が付加するが、その値は1μm平方当たり
約5×10-4pFと、パッド4の寄生容量(50μm平
方のもので約1pF)に比べ非常に小さいため、配線1
の電圧変化の時定数のなまりは小さくなり、通常動作時
の電圧波形への影響は非常に少ないものとなる。また、
パッド4の電位を測定するときは、上述したパッド4の
寄生容量C、および該パッド4とプローブ端子間の接触
容量(50μm平方のもので約30〜50pF)が配線
1に付加されることとなるが、その測定している時間は
約10 〜20 と、極めて短時間であるため、半導体
集積回路の通常動作にほとんど影響を及ぼすものではな
い。
【0017】このように本実施例では、配線とその電位
測定用のパッドとの間にトランスミッションゲートを設
けたので、半導体集積回路の通常動作に影響を及ぼすこ
となく、配線の電位を測定することができる効果があ
る。
【0018】実施例2.図2はこの発明の第2の実施例
による半導体集積回路装置を示す回路図で、11は配線
1から分岐し、その端に電圧測定用パット4を接続した
分岐線5の途中に挿入したバッファ回路である。
【0019】次に動作について説明する。本実施例2で
は、配線1の電位を測定する時は、電圧測定用パッド4
の電圧を測定するが、配線1とパッド4との間にバッフ
ァ回路11を設けているので、配線1にはバッファ回路
11のゲート容量のみが付加されることとなり、このゲ
ート容量は、約5×10-5pFと、上述したパッド4の
寄生容量(50μm平方のパッドで約1pF)に比べそ
の値が極めて小さいため、配線1の時定数によるなまり
が極めて小さく、通常動作時の電圧波形への影響は極め
て少ないものとなる。また、本実施例2では、パッド4
の電圧の測定中も、該パッド4の容量、および該パッド
4とプローブ端子間の接触容量(50μm平方のもので
約30〜50pF)も、バッファ回路11により遮断さ
れて配線1に付加されるものではなく、この電圧測定中
にも半導体集積回路の動作に影響を与えることは全くな
い。このため、上記実施例1に比し、より正確な測定が
できるという効果がある。
【0020】実施例3.図3はこの発明の第3の実施例
による半導体集積回路装置を示す回路図で、12は配線
1から分岐して第1の電圧測定用パッド14を設けた第
1の分岐線13に挿入した第1のバッファ回路で、0.
1Vccのスレッショルド電圧を有する。15は配線1か
ら分岐し、第2のパッド17を設けた第2の分岐線16
に挿入した第2のバッファ回路で、0.9Vccのスレッ
ショルド電圧を有する。
【0021】このような本実施例3では、実施例2と同
様、配線1に付加する容量はバッファ回路12,15の
ゲート容量のみであり、その値は、電圧測定用パッド1
4,17の寄生容量に比べ非常に小さく、通常動作時の
電圧波形への影響は非常に小さいものとなる。また実施
例2と同様、パッドの電圧測定中にも、該パッド4の容
量、および該パッド4とプローブ端子間の接触容量は配
線1に付加されることはなく、これが半導体集積回路の
動作に影響を与えることは全くなく、このため、より正
確な測定ができる効果がある。
【0022】さらに、本実施例3ではスレッショルド電
圧の異なるバッファ回路14,17を2個設けたので配
線1の電圧変化の立ち上がり時間、立ち下がり時間の測
定を容易に行うことができるものであり、以下これを図
4を用いて説明する。即ち、図4は配線1に加えられた
電位の立ち上がり時間の測定例を示す波形図であり、配
線1の電圧波形aに対して、パッド14で測定された電
圧波形bと、パッド17で測定された電圧波形cを示
す。
【0023】図4に示すように配線1の電圧波形が図4
(a) に示すようにゆるやかに変化すると、電圧値がバッ
ファ回路12のスレッショルド電圧である0.1Vccの
時に、バッファ回路12の出力が変化する、即ち立ち上
がる。この時のバッファ回路12の出力の変化はパッド
14で電圧波形bとして測定される。また電圧値がバッ
ファ回路15のスレッショルド電圧である0.9Vccの
時に、バッファ回路15の出力が変化する、即ち立ち上
がる。この時のバッファ回路15の出力の変化はパッド
17で電圧波形cとして測定される。そして、この2つ
のパッド14,17の電圧波形b,cの立ち上がり時間
の差tr が、配線1の電圧変化の立ち上がり時間とな
る。立ち下がり時間についても全く同様である。
【0024】このように本実施例では、2つのパッファ
回路のスレッショルド電圧を異なるものとしたことによ
って配線の電位の立ち上がり時間,立ち下がり時間をも
測定することができる効果がある。
【0025】
【発明の効果】以上のように、この発明によれば、半導
体集積回路上の配線と電圧測定用パッドとの間にトラン
スミッションゲートを設け、半導体集積回路の通常動作
時はトランスミッションゲートをオフにし、この配線の
電位を測定する時にのみオンするようにしたので、半導
体集積回路の通常動作時にこの配線に付加される容量は
極めて小さくなり、またパッドでの電圧測定時に、パッ
ドの容量およびパッドとプローブ端子間の接触容量が上
記配線に付加されてもこれは極めて短時間であるため上
記配線の電圧波形に影響を及ぼすことはほとんどなく、
その結果半導体集積回路の動作にほとんど影響を与える
ことなく、配線の電位を測定することができる。
【0026】また、この発明にによれば、半導体集積回
路上の配線と電圧測定用パッドとの間にバッファ回路を
設けたので、このバッファ回路によって配線に付加され
る容量は極めて小さくなり、パッドでの電圧測定時を含
め半導体集積回路の通常動作に与える影響を極めて小さ
くすることができ、その結果半導体集積回路の動作にほ
とんど影響を与えることなく、配線の電位を測定するこ
とができる。
【0027】さらに、配線と複数の電圧測定用パッドの
各々との間に各バッファ回路を設け、そのスレッショル
ド電圧を異なるものとすることにより、配線の電位の立
ち上がり時間,立ち下がり時間をも測定することができ
る効果がある。
【図面の簡単な説明】
【図1】この発明の第1の実施例による半導体集積回路
装置を示す回路図である。
【図2】この発明の第2の実施例による半導体集積回路
装置を示す回路図である。
【図3】この発明の第3の実施例による半導体集積回路
装置を示す回路図である。
【図4】図3の回路の動作を説明するための電圧波形図
である。
【図5】従来の半導体集積回路装置を示す回路図であ
る。
【図6】図5の回路の動作を説明するための電圧波形図
である。
【符号の説明】
1 半導体集積回路上の配線 2 第1の論理ブロック 3 第2の論理ブロック 4 電圧測定用パッド 5 分岐線 6 トランスミッションゲート 7 制御信号 10 インバータ 11 バッファ回路 12 第1のバッファ回路 13 第1の分岐線 14 第1のパッド 15 第2のバッファ回路 16 第2の分岐線 17 第2のパッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路上の配線と、 上記配線の電位を測定するためのパッドと、 上記配線と上記パッドとの間に設けられ、制御信号によ
    ってオン、オフ制御されるトランスミッションゲートと
    を備え、 上記配線の電位を測定する際、上記トランスミッション
    ゲートをオンにして上記パッドの電位を測定することを
    特徴とする半導体集積回路装置。
  2. 【請求項2】 半導体集積回路上の配線と、 上記配線の電位を測定するためのパッドと、 上記配線と上記パッドとの間に設けられたバッファ回路
    とを備え、 上記配線の電位を測定する際、上記パッドの電位を測定
    することを特徴とする半導体集積回路装置。
  3. 【請求項3】 半導体集積回路上の配線と、 上記配線の電位を測定するための複数のパッドと、 上記配線と上記複数のパッドの各々との間に設けられ、
    異なるスレッショルド電圧を持つバッファ回路とを備
    え、 上記配線の電位を測定する際、上記パッドの電位を測定
    するものであり、かつ上記配線の電圧の立ち上がり時
    間、立ち下がり時間を測定可能であることを特徴とする
    半導体集積回路装置。
JP4257361A 1992-08-31 1992-08-31 半導体集積回路装置 Pending JPH0682534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4257361A JPH0682534A (ja) 1992-08-31 1992-08-31 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4257361A JPH0682534A (ja) 1992-08-31 1992-08-31 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0682534A true JPH0682534A (ja) 1994-03-22

Family

ID=17305321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4257361A Pending JPH0682534A (ja) 1992-08-31 1992-08-31 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0682534A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013015441A (ja) * 2011-07-05 2013-01-24 Tokai Rika Co Ltd 電子回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013015441A (ja) * 2011-07-05 2013-01-24 Tokai Rika Co Ltd 電子回路

Similar Documents

Publication Publication Date Title
KR900006484B1 (ko) Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로
US5280237A (en) Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
US4439727A (en) Low capacitance pad for semiconductor chip testing
JPH0682534A (ja) 半導体集積回路装置
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
JPH08248102A (ja) 電子回路の機能検査回路および方法
JP2001091562A (ja) 回路基板検査装置
JP3130769B2 (ja) 半導体装置
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
US4038598A (en) Probe contact and junction detector
JP2919312B2 (ja) 半導体装置の検査方法
JPS60177277A (ja) 集積回路の特性試験方法
JP2968642B2 (ja) 集積回路装置
JPH03255968A (ja) 回路素子の特性評価測定用回路
JPH08181584A (ja) 可変遅延回路および遅延時間検査方法
JP2836101B2 (ja) プローバのアタッチメントボード
JPS58111533A (ja) 入力回路
JPH10104309A (ja) Icテスタ用テストボード
JPH0541419A (ja) 検査装置の評価方法
JP3157733B2 (ja) 集積回路内蔵大電力モノリシック半導体装置の検査方法
JPS6356505B2 (ja)
JP2001308277A (ja) 半導体装置
ATE70639T1 (de) Logische schaltung mit verbesserter testmoeglichkeit fuer defekte durchgangskontakte.
JPH0584062B2 (ja)