JPH10104309A - Ｉｃテスタ用テストボード - Google Patents
Ｉｃテスタ用テストボードInfo
- Publication number
- JPH10104309A JPH10104309A JP8278909A JP27890996A JPH10104309A JP H10104309 A JPH10104309 A JP H10104309A JP 8278909 A JP8278909 A JP 8278909A JP 27890996 A JP27890996 A JP 27890996A JP H10104309 A JPH10104309 A JP H10104309A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- buffer
- test
- test board
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＣテスタ用テストボードにおいて、被試験
ＩＣの駆動能力を増大させることなく正確な試験を可能
にする。 【解決手段】 テストボード１２において、ＩＣソケッ
トの端子等からなる入力端子１４Ａと、ＩＣテスタの測
定回路に接続される出力端子１２Ａとの間に被試験ＩＳ
Ｉ１６の最終段の駆動能力よりも高い駆動能力を有する
バッファ２０を接続する。ＬＳＩ１６の出力信号レベル
の良否を判定するには、バッファ２０としてレベルセン
シティブなものを用いてＩＣテスタ側でレベルを測定す
るか又はバッファ２０として性能が安定したものを用い
てバッファ２０の動作状態からＩＣテスタ側で判定すれ
ばよい。
ＩＣの駆動能力を増大させることなく正確な試験を可能
にする。 【解決手段】 テストボード１２において、ＩＣソケッ
トの端子等からなる入力端子１４Ａと、ＩＣテスタの測
定回路に接続される出力端子１２Ａとの間に被試験ＩＳ
Ｉ１６の最終段の駆動能力よりも高い駆動能力を有する
バッファ２０を接続する。ＬＳＩ１６の出力信号レベル
の良否を判定するには、バッファ２０としてレベルセン
シティブなものを用いてＩＣテスタ側でレベルを測定す
るか又はバッファ２０として性能が安定したものを用い
てバッファ２０の動作状態からＩＣテスタ側で判定すれ
ばよい。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣ（集積回
路）テスタ用のテストボードに関し、特にテストボード
の入力端子及び出力端子の間に高駆動能力のバッファを
接続したことにより正確な試験を可能にしたものであ
る。
路）テスタ用のテストボードに関し、特にテストボード
の入力端子及び出力端子の間に高駆動能力のバッファを
接続したことにより正確な試験を可能にしたものであ
る。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路）等のＩ
Ｃを試験するためのＩＣテスタとしては、図３に示すよ
うなテスト台を備えたものが知られている。
Ｃを試験するためのＩＣテスタとしては、図３に示すよ
うなテスト台を備えたものが知られている。
【０００３】テスト台１０の上部には、テストボード１
２を装着するための凹部１０ａが設けられている。テス
トボード１２の表面には、ＩＣソケット１４が設けられ
ている。
２を装着するための凹部１０ａが設けられている。テス
トボード１２の表面には、ＩＣソケット１４が設けられ
ている。
【０００４】ＬＳＩの試験に際しては、被試験ＬＳＩ１
６のパッケージから導出された各リード１６ａをＩＣソ
ケット１４の対応するリード孔１４ａに挿入することに
よりＬＳＩ１６をＩＣソケット１４に装着する。
６のパッケージから導出された各リード１６ａをＩＣソ
ケット１４の対応するリード孔１４ａに挿入することに
よりＬＳＩ１６をＩＣソケット１４に装着する。
【０００５】図３は、ＬＳＩ１６をＩＣソケット１４に
装着した状態を示すもので、ＬＳＩ１６の１つのリード
１６ａは、ＩＣソケット１４の１つの端子からなる入力
端子１４Ａと接触する。入力端子１４Ａは、ケーブル１
２Ｓを介してテストボード１２の下面の出力端子１２Ａ
に接続される。出力端子１２Ａは、導電部材１８を介し
てＩＣテスタの測定回路（図示せず）に接続される。
装着した状態を示すもので、ＬＳＩ１６の１つのリード
１６ａは、ＩＣソケット１４の１つの端子からなる入力
端子１４Ａと接触する。入力端子１４Ａは、ケーブル１
２Ｓを介してテストボード１２の下面の出力端子１２Ａ
に接続される。出力端子１２Ａは、導電部材１８を介し
てＩＣテスタの測定回路（図示せず）に接続される。
【０００６】
【発明が解決しようとする課題】上記した従来のテスト
ボードによると、ＬＳＩ１６の出力側の駆動能力が低い
場合、正確な試験を行なえないという問題点があった。
この点を図５について説明する。
ボードによると、ＬＳＩ１６の出力側の駆動能力が低い
場合、正確な試験を行なえないという問題点があった。
この点を図５について説明する。
【０００７】図５は、図４のテストボードの等価回路を
示すもので、図４と同様の部分には同様の符号を付して
ある。ＬＳＩ１６は、ＬＳＩチップ１６Ａ内の最終段Ｆ
Ｓからリード１６ａに出力信号を送出するものとする。
示すもので、図４と同様の部分には同様の符号を付して
ある。ＬＳＩ１６は、ＬＳＩチップ１６Ａ内の最終段Ｆ
Ｓからリード１６ａに出力信号を送出するものとする。
【０００８】テストボード１２において、入力端子１４
Ａから出力端子１２Ａまでの配線に関する抵抗及び静電
容量をそれぞれＲ1 及びＣ1 とする。また、テスト台１
０からＩＣテスタの測定回路までの配線に関する抵抗及
び静電容量をそれぞれＲ2 及びＣ2 とする。
Ａから出力端子１２Ａまでの配線に関する抵抗及び静電
容量をそれぞれＲ1 及びＣ1 とする。また、テスト台１
０からＩＣテスタの測定回路までの配線に関する抵抗及
び静電容量をそれぞれＲ2 及びＣ2 とする。
【０００９】ＬＳＩ１６のリード１６ａから送出される
電圧信号Ｖ1 は、テストボード１２及びテスト台１０を
介してＩＣテスタの測定回路に入力される際に抵抗Ｒ
1 ，Ｒ2 及び静電容量Ｃ1 ，Ｃ2 の遅延作用により電圧
信号Ｖ2 として示すように波形がなまってしまう。この
ため、ＩＣテスタの測定回路では、レベルやタイミング
について正確な試験を行なうことができなかった。
電圧信号Ｖ1 は、テストボード１２及びテスト台１０を
介してＩＣテスタの測定回路に入力される際に抵抗Ｒ
1 ，Ｒ2 及び静電容量Ｃ1 ，Ｃ2 の遅延作用により電圧
信号Ｖ2 として示すように波形がなまってしまう。この
ため、ＩＣテスタの測定回路では、レベルやタイミング
について正確な試験を行なうことができなかった。
【００１０】通常、ある種のＬＳＩは、１０ｐＦ程度の
負荷を想定して設計されているが、上記したようにＬＳ
Ｉ試験を行なうときは、８０〜１００ｐＦの負荷がかか
り、駆動能力が不足する。そこで、ＬＳＩの駆動能力を
大きくすることが考えられる。しかし、駆動能力の増大
は、消費電力やノイズの増大を招くので得策とはいえな
い。
負荷を想定して設計されているが、上記したようにＬＳ
Ｉ試験を行なうときは、８０〜１００ｐＦの負荷がかか
り、駆動能力が不足する。そこで、ＬＳＩの駆動能力を
大きくすることが考えられる。しかし、駆動能力の増大
は、消費電力やノイズの増大を招くので得策とはいえな
い。
【００１１】この発明の目的は、被試験ＩＣの駆動能力
を増大させることなく正確な試験を可能にする新規なＩ
Ｃテスタ用テストボードを提供することにある。
を増大させることなく正確な試験を可能にする新規なＩ
Ｃテスタ用テストボードを提供することにある。
【００１２】
【課題を解決するための手段】この発明は、被試験集積
回路の出力端子に接続される入力端子と、ＩＣテスタの
測定回路に接続される出力端子とを備えたＩＣテスタ用
テストボードにおいて、前記入力端子と前記出力端子と
の間に前記被試験集積回路の最終段の駆動能力よりも高
い駆動能力を有するバッファを接続したことを特徴とす
るものである。
回路の出力端子に接続される入力端子と、ＩＣテスタの
測定回路に接続される出力端子とを備えたＩＣテスタ用
テストボードにおいて、前記入力端子と前記出力端子と
の間に前記被試験集積回路の最終段の駆動能力よりも高
い駆動能力を有するバッファを接続したことを特徴とす
るものである。
【００１３】この発明の構成によれば、テストボードの
入力端子及び出力端子の間に高駆動能力のバッファを接
続したので、低駆動能力のＬＳＩであっても、その駆動
能力を増大させることなく正確な試験を行なうことがで
きる。
入力端子及び出力端子の間に高駆動能力のバッファを接
続したので、低駆動能力のＬＳＩであっても、その駆動
能力を増大させることなく正確な試験を行なうことがで
きる。
【００１４】
【発明の実施の形態】図１は、この発明の一実施形態に
係るＩＣテスタ用テストボードを示すもので、図２に
は、図１のテストボードの等価回路を示す。図１，２に
おいて、図４，５と同様の部分には同様の符号を付して
詳細な説明を省略する。
係るＩＣテスタ用テストボードを示すもので、図２に
は、図１のテストボードの等価回路を示す。図１，２に
おいて、図４，５と同様の部分には同様の符号を付して
詳細な説明を省略する。
【００１５】図１の実施形態の特徴とするところは、テ
ストボード１２において、ＩＣソケットの端子からなる
入力端子１４Ａと配線層１２ａとの間にバッファ２０を
接続すると共に配線層１２ａをケーブル１２Ｓを介して
出力端子１２Ａに接続したことである。バッファ２０と
しては、被試験ＬＳＩ１６のＬＳＩチップ１６Ａ内にお
ける最終段ＦＳの駆動能力よりも高い駆動能力を有する
ものを用いる。バッファ２０は、入力端子１４Ａ又はそ
の近傍に接続するのが好ましい。
ストボード１２において、ＩＣソケットの端子からなる
入力端子１４Ａと配線層１２ａとの間にバッファ２０を
接続すると共に配線層１２ａをケーブル１２Ｓを介して
出力端子１２Ａに接続したことである。バッファ２０と
しては、被試験ＬＳＩ１６のＬＳＩチップ１６Ａ内にお
ける最終段ＦＳの駆動能力よりも高い駆動能力を有する
ものを用いる。バッファ２０は、入力端子１４Ａ又はそ
の近傍に接続するのが好ましい。
【００１６】ＬＳＩ１６のリード１６ａからの出力信号
のレベルの良否を判定するためには、バッファ２０とし
てレベルセンシティブなものを用いるとよい。すなわ
ち、図２に示すように電圧信号Ｖ1 を波形なまりが少な
い電圧信号Ｖ2 としてＩＣテスタの測定回路に伝送し、
電圧信号Ｖ2 のレベルを測定すればよい。
のレベルの良否を判定するためには、バッファ２０とし
てレベルセンシティブなものを用いるとよい。すなわ
ち、図２に示すように電圧信号Ｖ1 を波形なまりが少な
い電圧信号Ｖ2 としてＩＣテスタの測定回路に伝送し、
電圧信号Ｖ2 のレベルを測定すればよい。
【００１７】リード１６ａからの出力信号のレベルの良
否を判定するための他の方法としては、バッファ２０と
して性能が安定したものを用い、ＩＣテスタ側でバッフ
ァ２０の動作状態からレベルの良否を判定するようにし
てもよい。例えば、バッファ２０が正常に動作していれ
ば、ＬＳＩ１６の出力信号のレベルは所定の基準を満た
していると判定することができる。
否を判定するための他の方法としては、バッファ２０と
して性能が安定したものを用い、ＩＣテスタ側でバッフ
ァ２０の動作状態からレベルの良否を判定するようにし
てもよい。例えば、バッファ２０が正常に動作していれ
ば、ＬＳＩ１６の出力信号のレベルは所定の基準を満た
していると判定することができる。
【００１８】上記した実施形態によれば、ＬＳＩ１６が
低駆動能力であっても、その駆動能力を増大させること
なく出力レベルやタイミングについて正確な試験を行な
うことができる。
低駆動能力であっても、その駆動能力を増大させること
なく出力レベルやタイミングについて正確な試験を行な
うことができる。
【００１９】なお、テストボード１２にＩＣソケットの
代りにプローブカードを装着すると、ウェハ状態のＬＳ
Ｉを試験することができる。この場合、入力端子１４Ａ
は、プローブカードのプローブに接続される端子となる
が、この端子にバッファ２０を接続することによりこの
発明を実施することができる。
代りにプローブカードを装着すると、ウェハ状態のＬＳ
Ｉを試験することができる。この場合、入力端子１４Ａ
は、プローブカードのプローブに接続される端子となる
が、この端子にバッファ２０を接続することによりこの
発明を実施することができる。
【００２０】
【発明の効果】以上のように、この発明によれば、テス
トボードの入力端子と出力端子との間に高駆動能力のバ
ッファを接続したので、被試験ＩＣの駆動能力が低い場
合でもその駆動能力を増大させることなく正確な試験を
行なえる効果が得られるものである。
トボードの入力端子と出力端子との間に高駆動能力のバ
ッファを接続したので、被試験ＩＣの駆動能力が低い場
合でもその駆動能力を増大させることなく正確な試験を
行なえる効果が得られるものである。
【図１】 この発明の一実施形態に係るテストボードを
示す断面図である。
示す断面図である。
【図２】 図１のテストボードの動作を説明するための
等価回路図である。
等価回路図である。
【図３】 従来のＩＣテスタのテスト台を示す分解斜視
図である。
図である。
【図４】 従来のテストボードを示す断面図である。
【図５】 図４のテストボードの動作を説明するための
等価回路図である。
等価回路図である。
１０：テスト台、１２：テストボード、１２Ａ：出力端
子、１４Ａ：入力端子、１６：ＬＳＩ、２０：バッフ
ァ。
子、１４Ａ：入力端子、１６：ＬＳＩ、２０：バッフ
ァ。
Claims (1)
- 【請求項１】 被試験集積回路の出力端子に接続される
入力端子と、ＩＣテスタの測定回路に接続される出力端
子とを備えたＩＣテスタ用テストボードであって、 前記入力端子と前記出力端子との間に前記被試験集積回
路の最終段の駆動能力よりも高い駆動能力を有するバッ
ファを接続したことを特徴とするＩＣテスタ用テストボ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278909A JPH10104309A (ja) | 1996-09-30 | 1996-09-30 | Ｉｃテスタ用テストボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278909A JPH10104309A (ja) | 1996-09-30 | 1996-09-30 | Ｉｃテスタ用テストボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10104309A true JPH10104309A (ja) | 1998-04-24 |
Family
ID=17603792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278909A Pending JPH10104309A (ja) | 1996-09-30 | 1996-09-30 | Ｉｃテスタ用テストボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10104309A (ja) |
-
1996
- 1996-09-30 JP JP8278909A patent/JPH10104309A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US20040113642A1 (en) | Interface circuit coupling semiconductor test apparatus with tested semiconductor device | |
| WO2003100446A3 (en) | High performance probe system for testing semiconductor wafers | |
| JP2011196813A (ja) | 半導体集積回路のテスト方法、および、テストシステム | |
| EP0802418A3 (en) | Method for high-speed testing a semiconductor device | |
| JP2001183416A (ja) | テスト方法及びそれに用いるソケット及び半導体装置 | |
| US6774649B2 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| US6429676B1 (en) | Semiconductor chip ground noise immunity testing system and tester | |
| US6931346B2 (en) | Method and apparatus for reduced pin count package connection verification | |
| JPH10104309A (ja) | Ｉｃテスタ用テストボード | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| US6968485B2 (en) | Signal measurement apparatus and method | |
| JP2002005999A (ja) | 半導体試験装置 | |
| TWI824686B (zh) | 檢測電路 | |
| JPH0682534A (ja) | 半導体集積回路装置 | |
| JP3255122B2 (ja) | Ｌｓｉ試験装置 | |
| US6786761B1 (en) | Method and system for sensing the status of a ZIF socket lever | |
| KR100608436B1 (ko) | 듀얼포트 릴레이를 이용한 소자의 누설전류 측정 방법 및장치 | |
| US6894525B2 (en) | Method and device for time measurement on semiconductor modules employing the ball-grid-array technique | |
| JP3152179B2 (ja) | 半導体装置のテスト回路 | |
| JPH0128506B2 (ja) | ||
| KR200248967Y1 (ko) | 잡음 제거회로가 구비된 번인 보드 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JP2002231776A (ja) | 半導体ウェハ及びその試験方法 |