JPH0660930B2 - 集積回路の特性試験方法 - Google Patents
集積回路の特性試験方法Info
- Publication number
- JPH0660930B2 JPH0660930B2 JP59032326A JP3232684A JPH0660930B2 JP H0660930 B2 JPH0660930 B2 JP H0660930B2 JP 59032326 A JP59032326 A JP 59032326A JP 3232684 A JP3232684 A JP 3232684A JP H0660930 B2 JPH0660930 B2 JP H0660930B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- test method
- logic
- circuit characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路の特性試験方法に係り、特に、
集積回路の一般的試験では検出不可能な素子欠陥を有す
る不良品を検出するに好適な集積回路の特性試験方法に
関する。
集積回路の一般的試験では検出不可能な素子欠陥を有す
る不良品を検出するに好適な集積回路の特性試験方法に
関する。
従来の半導体集積回路の電気的特性を測定する試験で
は、各論理回路毎に個々の直流特性、交流特性を測定
し、これ等の測定結果により集積回路の特性の良否を判
定している。直流特性試験では静的動作状態における入
出力端子での電圧、電流レベルを測定し、交流特性試験
では動的動作状態における入出力端子での伝搬遅延時間
を測定している。そして、これ等の測定結果により、設
計、製造上に基本的欠陥を有する集積回路を検出しこれ
を排除するようにしている。しかし、前記試験方法は直
流特性を動的動作状態において測定するものではなく、
各論理回路相互間に働く影響を検知することができない
ために、実装段階で誤動作する虞のある論理回路を有す
る集積回路を検出してこれを排除することができないと
いう不具合がある。斯かる不具合は、集積回路の大型
化、動作スピードの高速化、高密度集積化、アナログと
デジタルの混在化等に伴い、寄生素子等による同一チッ
プ内の各論理回路間の相互の影響やノイズに基づくトラ
ブルとして顕在化してきている。
は、各論理回路毎に個々の直流特性、交流特性を測定
し、これ等の測定結果により集積回路の特性の良否を判
定している。直流特性試験では静的動作状態における入
出力端子での電圧、電流レベルを測定し、交流特性試験
では動的動作状態における入出力端子での伝搬遅延時間
を測定している。そして、これ等の測定結果により、設
計、製造上に基本的欠陥を有する集積回路を検出しこれ
を排除するようにしている。しかし、前記試験方法は直
流特性を動的動作状態において測定するものではなく、
各論理回路相互間に働く影響を検知することができない
ために、実装段階で誤動作する虞のある論理回路を有す
る集積回路を検出してこれを排除することができないと
いう不具合がある。斯かる不具合は、集積回路の大型
化、動作スピードの高速化、高密度集積化、アナログと
デジタルの混在化等に伴い、寄生素子等による同一チッ
プ内の各論理回路間の相互の影響やノイズに基づくトラ
ブルとして顕在化してきている。
本発明の目的は、実用動作状態で該動作を起こす虞のあ
る集積回路を検出する集積回路の特性試験方法を提供す
ることにある。
る集積回路を検出する集積回路の特性試験方法を提供す
ることにある。
本発明は、集積回路内の一つの論理回路を非動作状態に
し、残りの論理回路を動作状態にせしめ、非動作状態に
した論理回路の出力端子に現れる電圧或は電流を測定す
るようになしたことを特徴とする。
し、残りの論理回路を動作状態にせしめ、非動作状態に
した論理回路の出力端子に現れる電圧或は電流を測定す
るようになしたことを特徴とする。
そして、この測定した電圧或は電流が論理回路を駆動す
る電圧或は電流レベルを超える場合には集積回路は動作
状態で誤動作する虞があると判定できる。
る電圧或は電流レベルを超える場合には集積回路は動作
状態で誤動作する虞があると判定できる。
以下本発明の一実施例を第１図及び第２図を参照して説
明する。
明する。
第１図は被測定用の半導体集積回路１の回路図を示し、
本実施例では同一チップ内に複数のナンド（NAND）回路
A1，A2，…，Anが集積されている。
本実施例では同一チップ内に複数のナンド（NAND）回路
A1，A2，…，Anが集積されている。
ナンド回路A1を非動作状態にするために、即ち、ナンド
回路A1の出力端子C1に論理レベル「０」が現われるよう
にするために、入力端子B1に「１」レベルの電圧を印加
しておく。そして、他の全ての論理回路、即ちナンド回
路A2，…，Anを動的動作状態にするために、ナンド回路
A2，…，Anの入力端子B2，…，Bnをマルチ接続状態にし
てクロック２に接続し、出力端子C2，…，Cnは開放状態
とする。このように、クロックパルス信号によりナンド
回路A2，…，Anを動作させているときに、ナンド回路A1
の出力端子C1に現れる電圧或は電流を測定器３で測定す
る。
回路A1の出力端子C1に論理レベル「０」が現われるよう
にするために、入力端子B1に「１」レベルの電圧を印加
しておく。そして、他の全ての論理回路、即ちナンド回
路A2，…，Anを動的動作状態にするために、ナンド回路
A2，…，Anの入力端子B2，…，Bnをマルチ接続状態にし
てクロック２に接続し、出力端子C2，…，Cnは開放状態
とする。このように、クロックパルス信号によりナンド
回路A2，…，Anを動作させているときに、ナンド回路A1
の出力端子C1に現れる電圧或は電流を測定器３で測定す
る。
第２図に第１図のクロック２のパルス波形とナンド回路
A1の出力端子C1に現れるノイズ波形との関係を示す。
A1の出力端子C1に現れるノイズ波形との関係を示す。
第２図(a)に示すクロックパルスがナンド回路A2，…，A
nに印加されると、このパルスの立上り１２や立下り１
３に対して、出力端子C1には第２図(b)に示すようにこ
の立上り１２，立下り１３に対応したノイズ１４，１５
が発生する。
nに印加されると、このパルスの立上り１２や立下り１
３に対して、出力端子C1には第２図(b)に示すようにこ
の立上り１２，立下り１３に対応したノイズ１４，１５
が発生する。
このノイズ１４，１５が被測定集積回路１の動的特性に
係わる不具合である。即ち、このノイズ１４，１５の波
形は集積回路の回路設計、レイアウト、寄生素子、クロ
ストトーク等の設計・製造技術に依存するものであり、
このノイズ１４，１５のレベルが論理回路のしきい値を
超えると次段に接続される論理回路は誤動作することに
なる。
係わる不具合である。即ち、このノイズ１４，１５の波
形は集積回路の回路設計、レイアウト、寄生素子、クロ
ストトーク等の設計・製造技術に依存するものであり、
このノイズ１４，１５のレベルが論理回路のしきい値を
超えると次段に接続される論理回路は誤動作することに
なる。
従って、上述のノイズのレベルが所定値以上になる集積
回路を排除すれば、動作状態でのみ誤動作が生じる素子
を排除することができる。
回路を排除すれば、動作状態でのみ誤動作が生じる素子
を排除することができる。
本発明によれば、高集積化，微細化，多機能化等が進ん
だ集積回路でも、動作状態でのみ誤動作するものを容易
に検出でき、これを排除することができる。
だ集積回路でも、動作状態でのみ誤動作するものを容易
に検出でき、これを排除することができる。
第１図は本発明の試験方法の一実施例を適用した測定回
路の回路図、第２図はクロックパルスとノイズとの関係
を説明する図である。 １…被測定集積回路、A1…非動作ゲート、A2…An…動作
ゲート、B1…非動作ゲート入力端子、B2〜Bn…動作ゲー
ト入力端子、C1…非動作ゲート出力端子、C2〜Cn…動作
ゲート出力端子、２…動作クロック、３…非動作ゲート
出力測定器、１２…クロック立上り、１３…クロック立
下り、１４…クロック立上りのノイズ、１５…クロック
立下りのノイズ。
路の回路図、第２図はクロックパルスとノイズとの関係
を説明する図である。 １…被測定集積回路、A1…非動作ゲート、A2…An…動作
ゲート、B1…非動作ゲート入力端子、B2〜Bn…動作ゲー
ト入力端子、C1…非動作ゲート出力端子、C2〜Cn…動作
ゲート出力端子、２…動作クロック、３…非動作ゲート
出力測定器、１２…クロック立上り、１３…クロック立
下り、１４…クロック立上りのノイズ、１５…クロック
立下りのノイズ。
Claims (1)
- 【請求項１】複数の論理回路を同一チップ内に集積した
半導体集積回路の特性試験方法において、前記複数の論
理回路のうち任意の一つの論理回路を非動作状態にし、
他の論理回路を動作状態にして前記非動作状態にした論
理回路の出力電圧或は電流を測定することを特徴とする
集積回路の特性試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032326A JPH0660930B2 (ja) | 1984-02-24 | 1984-02-24 | 集積回路の特性試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032326A JPH0660930B2 (ja) | 1984-02-24 | 1984-02-24 | 集積回路の特性試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60177277A JPS60177277A (ja) | 1985-09-11 |
| JPH0660930B2 true JPH0660930B2 (ja) | 1994-08-10 |
Family
ID=12355815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032326A Expired - Lifetime JPH0660930B2 (ja) | 1984-02-24 | 1984-02-24 | 集積回路の特性試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0660930B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4822723B2 (ja) * | 2005-03-28 | 2011-11-24 | 日本工機株式会社 | 吊り下げ式伸縮扉 |
| KR101013442B1 (ko) | 2007-04-13 | 2011-02-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전압 측정 장치 및 이를 포함하는 전압측정 시스템 |
| JP5274428B2 (ja) * | 2009-10-29 | 2013-08-28 | 株式会社アドバンテスト | 測定装置および試験装置 |
-
1984
- 1984-02-24 JP JP59032326A patent/JPH0660930B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60177277A (ja) | 1985-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003003036A2 (en) | Circuit and method for detecting transient voltages on a dc power supply rail | |
| US4439727A (en) | Low capacitance pad for semiconductor chip testing | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| JPH0660930B2 (ja) | 集積回路の特性試験方法 | |
| JP2958992B2 (ja) | 半導体集積回路 | |
| EP0436358B1 (en) | Integrated circuit having power supply connection integrity monitor | |
| US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
| JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JP2991065B2 (ja) | 可変遅延回路および遅延時間検査方法 | |
| JPH0658981A (ja) | Ｃｍｏｓ集積回路の電流検出回路 | |
| JP3236072B2 (ja) | テスト回路およびテスト方法 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JPH10135285A (ja) | 半導体集積回路装置のテスト回路 | |
| JPH0682534A (ja) | 半導体集積回路装置 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JP2960247B2 (ja) | 集積回路 | |
| TW202204922A (zh) | 晶片內去耦電容器電路的測試系統及方法 | |
| JPH0784008A (ja) | 評価用半導体集積回路及びこれを用いた試験方法 | |
| JPS63122160A (ja) | 半導体集積回路 | |
| JP2976914B2 (ja) | 可変遅延回路の測定回路 | |
| JPH04203989A (ja) | 半導体集積回路装置 | |
| JPH0593753A (ja) | 半導体装置の検査装置 |