JPH0593753A - 半導体装置の検査装置 - Google Patents
半導体装置の検査装置Info
- Publication number
- JPH0593753A JPH0593753A JP25348391A JP25348391A JPH0593753A JP H0593753 A JPH0593753 A JP H0593753A JP 25348391 A JP25348391 A JP 25348391A JP 25348391 A JP25348391 A JP 25348391A JP H0593753 A JPH0593753 A JP H0593753A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- semiconductor device
- level
- under test
- dummy circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 入力信号のレベルの変化による他の回路の誤
動作を防ぐことを可能にする。 【構成】 半導体装置３の消費電流の絶対値と等しい電
流を消費し、入力信号Ｓに同期しかつ半導体装置３の消
費電流と逆位相で動作するダミー回路８を設けたこと
で、検査装置全体の消費電流が一定となり、入力信号Ｓ
のレベルの変化が半導体装置３の印加電圧Ｖｉｎおよび
ＧＮＤに影響せず、さらにオフセットおよびバイアスが
一定となり、他の回路の誤動作を防ぐことができる。
動作を防ぐことを可能にする。 【構成】 半導体装置３の消費電流の絶対値と等しい電
流を消費し、入力信号Ｓに同期しかつ半導体装置３の消
費電流と逆位相で動作するダミー回路８を設けたこと
で、検査装置全体の消費電流が一定となり、入力信号Ｓ
のレベルの変化が半導体装置３の印加電圧Ｖｉｎおよび
ＧＮＤに影響せず、さらにオフセットおよびバイアスが
一定となり、他の回路の誤動作を防ぐことができる。
Description
【０００１】
【産業上の利用分野】この発明は、入力信号の状態によ
り動作する機能を有した半導体装置の検査装置に関する
ものである。
り動作する機能を有した半導体装置の検査装置に関する
ものである。
【０００２】
【従来の技術】以下に、従来の入力信号の状態により動
作する機能を有した半導体装置の検査装置について説明
する。図３は従来の半導体装置の検査装置を示すもので
ある。図３において、１は電源電圧Ｖｃｃが印加される
電源端子である。２は入力信号Ｓの入力端子である。３
は入力端子２の入力信号Ｓがハイレベルの状態により動
作する半導体装置（以下「被測定装置」と記す）であ
る。４は電源ラインのライン抵抗である。
作する機能を有した半導体装置の検査装置について説明
する。図３は従来の半導体装置の検査装置を示すもので
ある。図３において、１は電源電圧Ｖｃｃが印加される
電源端子である。２は入力信号Ｓの入力端子である。３
は入力端子２の入力信号Ｓがハイレベルの状態により動
作する半導体装置（以下「被測定装置」と記す）であ
る。４は電源ラインのライン抵抗である。
【０００３】以上のように構成された半導体装置の検査
装置による検査方法について、さらに図４を参照しなが
ら説明する。なお、図４は図３の半導体装置の検査装置
の動作を説明するための動作タイミング図である。図４
において、(a) は入力端子２に与える入力信号Ｓの波形
図、(b) は被測定装置３に流れる消費電流（Ｉｃｃ）の
波形図、(c) は電源電圧Ｖｃｃがライン抵抗４を通過後
の被測定装置３に印加される印加電圧Ｖｉｎの波形図で
ある。
装置による検査方法について、さらに図４を参照しなが
ら説明する。なお、図４は図３の半導体装置の検査装置
の動作を説明するための動作タイミング図である。図４
において、(a) は入力端子２に与える入力信号Ｓの波形
図、(b) は被測定装置３に流れる消費電流（Ｉｃｃ）の
波形図、(c) は電源電圧Ｖｃｃがライン抵抗４を通過後
の被測定装置３に印加される印加電圧Ｖｉｎの波形図で
ある。
【０００４】まず、電源端子１に被測定装置３が動作可
能となる電源電圧Ｖｃｃを与える。次に、入力端子２に
図４の入力信号Ｓを与える。次に、入力信号Ｓがローレ
ベルの状態（図４における区間Ｔ1 ）の時、被測定装置
３が停止状態になる。このとき、消費電流Ｉｃｃは発生
していないため、被測定装置３への印加電圧Ｖｉｎは電
源電圧Ｖｃｃと同じになる。
能となる電源電圧Ｖｃｃを与える。次に、入力端子２に
図４の入力信号Ｓを与える。次に、入力信号Ｓがローレ
ベルの状態（図４における区間Ｔ1 ）の時、被測定装置
３が停止状態になる。このとき、消費電流Ｉｃｃは発生
していないため、被測定装置３への印加電圧Ｖｉｎは電
源電圧Ｖｃｃと同じになる。
【０００５】次に、入力信号Ｓがハイレベルの状態（図
４における区間Ｔ2）の時、被測定装置３が動作状態に
なる。このとき消費電流Ｉｃｃが発生し、被測定装置３
への印加電圧Ｖｉｎは電源電圧Ｖｃｃよりライン抵抗４
による電圧降下分だけ小さくなる。次に、入力信号Ｓが
ローレベルの状態（図４における区間Ｔ3 ）の時、被測
定装置３が停止状態になり、被測定装置３への印加電圧
Ｖｉｎは電源電圧Ｖｃｃと同じになる。
４における区間Ｔ2）の時、被測定装置３が動作状態に
なる。このとき消費電流Ｉｃｃが発生し、被測定装置３
への印加電圧Ｖｉｎは電源電圧Ｖｃｃよりライン抵抗４
による電圧降下分だけ小さくなる。次に、入力信号Ｓが
ローレベルの状態（図４における区間Ｔ3 ）の時、被測
定装置３が停止状態になり、被測定装置３への印加電圧
Ｖｉｎは電源電圧Ｖｃｃと同じになる。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、図４の動作タイミング図のように、入力
信号Ｓのレベル状態の変化が、被測定装置３による消費
電流Ｉｃｃによって印加電圧Ｖｉｎに影響し、図示して
はいないが、ＧＮＤ（グラウンド）にも同様に影響す
る。そのため、オフセットおよびバイアスに入力信号Ｓ
が影響し、他の回路が誤動作し、正確な検査が困難にな
るという問題点を有していた。
来の構成では、図４の動作タイミング図のように、入力
信号Ｓのレベル状態の変化が、被測定装置３による消費
電流Ｉｃｃによって印加電圧Ｖｉｎに影響し、図示して
はいないが、ＧＮＤ（グラウンド）にも同様に影響す
る。そのため、オフセットおよびバイアスに入力信号Ｓ
が影響し、他の回路が誤動作し、正確な検査が困難にな
るという問題点を有していた。
【０００７】この発明は上記問題点を解決するためのも
ので、入力信号のレベルの変化による他の回路の誤動作
を防ぐことを可能にする半導体装置の検査装置を提供す
ることを目的とする。
ので、入力信号のレベルの変化による他の回路の誤動作
を防ぐことを可能にする半導体装置の検査装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
にこの発明の半導体装置の検査装置は、入力信号が第１
のレベルのときに動作し、入力信号が第２のレベルのと
きに停止する半導体装置を検査する際に、入力信号が第
１のレベルのときに停止し、入力信号が第２のレベルの
ときに動作し半導体装置が動作したときの消費電流と同
じ電流を消費するダミー回路を設けたことを特徴とす
る。
にこの発明の半導体装置の検査装置は、入力信号が第１
のレベルのときに動作し、入力信号が第２のレベルのと
きに停止する半導体装置を検査する際に、入力信号が第
１のレベルのときに停止し、入力信号が第２のレベルの
ときに動作し半導体装置が動作したときの消費電流と同
じ電流を消費するダミー回路を設けたことを特徴とす
る。
【０００９】
【作用】この発明の構成によれば、入力信号が第１のレ
ベルのときには、半導体装置が動作し、ダミー回路は停
止する。また、入力信号が第２のレベルのときには、ダ
ミー回路が動作し、半導体装置は停止する。半導体装置
とダミー回路は消費電流が同じであるため、入力信号の
レベルの変化が半導体装置の印加電圧およびＧＮＤに影
響を与えず、オフセットおよびバイアスが一定となるた
め他の回路の誤動作を防ぐことができる。
ベルのときには、半導体装置が動作し、ダミー回路は停
止する。また、入力信号が第２のレベルのときには、ダ
ミー回路が動作し、半導体装置は停止する。半導体装置
とダミー回路は消費電流が同じであるため、入力信号の
レベルの変化が半導体装置の印加電圧およびＧＮＤに影
響を与えず、オフセットおよびバイアスが一定となるた
め他の回路の誤動作を防ぐことができる。
【００１０】
【実施例】以下この発明の一実施例について、図面を参
照しながら説明する。図１はこの発明の一実施例の半導
体装置の検査装置を示すものである。図１において、１
は電源端子である。２は入力端子である。３は入力端子
２の入力信号Ｓがハイレベル（第１のレベル）の状態の
ときに動作し、ローレベル（第２のレベル）の状態のと
きに停止する半導体装置（以下「被測定装置」と記す）
である。４は電源ラインのライン抵抗である。８はダミ
ー回路であり、入力端子２の入力信号Ｓがローレベルの
状態により動作し、ハイレベルの状態のときに停止す
る。９はＮＰＮのトランジスタであり、ベースが入力端
子２に接続されている。１０は抵抗で、電源ラインとト
ランジスタ９のコレクタとの間に接続されている。１１
は抵抗で、トランジスタ９のエミッタとＧＮＤとの間に
接続されている。１２はＮＰＮのトランジスタであり、
ベースがトランジスタ９のコレクタに接続されている。
１３は抵抗で、電源ラインとトランジスタ１２のコレク
タとの間に接続されている。１４は抵抗で、トランジス
タ１２のエミッタとＧＮＤとの間に接続されている。な
お、ダミー回路８の消費電流が被測定装置３の消費電流
の絶対値と等しくなるように、ダミー回路８内の定数を
設定している。
照しながら説明する。図１はこの発明の一実施例の半導
体装置の検査装置を示すものである。図１において、１
は電源端子である。２は入力端子である。３は入力端子
２の入力信号Ｓがハイレベル（第１のレベル）の状態の
ときに動作し、ローレベル（第２のレベル）の状態のと
きに停止する半導体装置（以下「被測定装置」と記す）
である。４は電源ラインのライン抵抗である。８はダミ
ー回路であり、入力端子２の入力信号Ｓがローレベルの
状態により動作し、ハイレベルの状態のときに停止す
る。９はＮＰＮのトランジスタであり、ベースが入力端
子２に接続されている。１０は抵抗で、電源ラインとト
ランジスタ９のコレクタとの間に接続されている。１１
は抵抗で、トランジスタ９のエミッタとＧＮＤとの間に
接続されている。１２はＮＰＮのトランジスタであり、
ベースがトランジスタ９のコレクタに接続されている。
１３は抵抗で、電源ラインとトランジスタ１２のコレク
タとの間に接続されている。１４は抵抗で、トランジス
タ１２のエミッタとＧＮＤとの間に接続されている。な
お、ダミー回路８の消費電流が被測定装置３の消費電流
の絶対値と等しくなるように、ダミー回路８内の定数を
設定している。
【００１１】以上のように構成されたこの実施例の半導
体装置の検査装置による検査方法について、さらに図２
を参照しながら説明する。なお、図２は図１の半導体装
置の検査装置の動作を説明するための動作タイミング図
である。図２において、(a)は入力端子２に与える入力
信号Ｓの波形図、(b) は被測定装置３に流れる消費電流
（Ｉｃｃ）の波形図、(c) はダミー回路８に流れる消費
電流（Ｉｄ）の波形図、(d) は被測定装置３に印加され
る印加電圧Ｖｉｎの波形図である。また、(e)は入力信
号Ｓによりスイッチングノイズが発生した場合の印加電
圧Ｖｉｎの波形図である。
体装置の検査装置による検査方法について、さらに図２
を参照しながら説明する。なお、図２は図１の半導体装
置の検査装置の動作を説明するための動作タイミング図
である。図２において、(a)は入力端子２に与える入力
信号Ｓの波形図、(b) は被測定装置３に流れる消費電流
（Ｉｃｃ）の波形図、(c) はダミー回路８に流れる消費
電流（Ｉｄ）の波形図、(d) は被測定装置３に印加され
る印加電圧Ｖｉｎの波形図である。また、(e)は入力信
号Ｓによりスイッチングノイズが発生した場合の印加電
圧Ｖｉｎの波形図である。
【００１２】まず、電源端子１に被測定装置３とダミー
回路８の動作可能となる電源電圧Ｖｃｃを与える。次
に、入力端子２に図２の入力信号Ｓを与える。次に、入
力信号Ｓがローレベルの状態（図２における区間Ｔ1 ）
の時、被測定装置３が停止状態になり、ダミー回路８で
はトランジスタ９が停止状態になるためトランジスタ１
２が動作状態になり、ダミー回路８が動作状態となる。
このとき、ダミー回路８の消費電流Ｉｄが発生し、被測
定装置３への印加電圧Ｖｉｎは電源電圧Ｖｃｃよりライ
ン抵抗４による電圧降下分だけ小さくなる。
回路８の動作可能となる電源電圧Ｖｃｃを与える。次
に、入力端子２に図２の入力信号Ｓを与える。次に、入
力信号Ｓがローレベルの状態（図２における区間Ｔ1 ）
の時、被測定装置３が停止状態になり、ダミー回路８で
はトランジスタ９が停止状態になるためトランジスタ１
２が動作状態になり、ダミー回路８が動作状態となる。
このとき、ダミー回路８の消費電流Ｉｄが発生し、被測
定装置３への印加電圧Ｖｉｎは電源電圧Ｖｃｃよりライ
ン抵抗４による電圧降下分だけ小さくなる。
【００１３】次に、入力信号Ｓがハイレベルの状態（図
２における区間Ｔ2）の時、被測定装置３が動作状態に
なり、ダミー回路８では、トランジスタ９が動作状態に
なるためトランジスタ１２が停止状態になり、ダミー回
路８が停止状態となる。このとき、被測定装置３の消費
電流Ｉｃｃが発生し、被測定装置３への印加電圧Ｖｉｎ
は電源電圧Ｖｃｃよりライン抵抗４による電圧降下分だ
け小さくなる。
２における区間Ｔ2）の時、被測定装置３が動作状態に
なり、ダミー回路８では、トランジスタ９が動作状態に
なるためトランジスタ１２が停止状態になり、ダミー回
路８が停止状態となる。このとき、被測定装置３の消費
電流Ｉｃｃが発生し、被測定装置３への印加電圧Ｖｉｎ
は電源電圧Ｖｃｃよりライン抵抗４による電圧降下分だ
け小さくなる。
【００１４】次に、入力信号Ｓがローレベルの状態（図
２における区間Ｔ3）の時、被測定装置３が停止状態に
なりダミー回路８が動作状態になる。このとき、ダミー
回路８の消費電流Ｉｄが発生し、被測定装置３への印加
電圧Ｖｉｎは電源電圧Ｖｃｃよりライン抵抗４による電
圧降下分だけ小さくなる。以上のようにこの実施例によ
れば、ダミー回路８を設けたことにより、入力信号Ｓの
レベルの状態にかかわらず消費電流が一定となる。これ
により入力信号Ｓが被測定装置３への印加電圧Ｖｉｎお
よびＧＮＤに影響せず、さらにオフセットおよびバイア
スが一定となり、他の回路の誤動作を防ぎ、正確な検査
を行うことができる。なお、位相のずれ等で被測定装置
３への印加電圧Ｖｉｎに、図２の(e) に示すようなスイ
ッチングノイズが発生するおそれがあるが、スイッチン
グノイズは、幅の細いパルスであるから比較的小さな容
量を付加することで除去することができる。
２における区間Ｔ3）の時、被測定装置３が停止状態に
なりダミー回路８が動作状態になる。このとき、ダミー
回路８の消費電流Ｉｄが発生し、被測定装置３への印加
電圧Ｖｉｎは電源電圧Ｖｃｃよりライン抵抗４による電
圧降下分だけ小さくなる。以上のようにこの実施例によ
れば、ダミー回路８を設けたことにより、入力信号Ｓの
レベルの状態にかかわらず消費電流が一定となる。これ
により入力信号Ｓが被測定装置３への印加電圧Ｖｉｎお
よびＧＮＤに影響せず、さらにオフセットおよびバイア
スが一定となり、他の回路の誤動作を防ぎ、正確な検査
を行うことができる。なお、位相のずれ等で被測定装置
３への印加電圧Ｖｉｎに、図２の(e) に示すようなスイ
ッチングノイズが発生するおそれがあるが、スイッチン
グノイズは、幅の細いパルスであるから比較的小さな容
量を付加することで除去することができる。
【００１５】なお、この実施例では、ダミー回路８をＮ
ＰＮのトランジスタ９，１２と抵抗１０，１１，１３，
１４で構成したが、ダミー回路８の消費電流Ｉｄが、被
測定装置３の消費電流Ｉｃｃの絶対値と等しく、入力信
号Ｓに同期しかつ被測定装置３の消費電流Ｉｃｃと逆位
相で変動するように、ダミー回路８内の定数を設定すれ
ば他の回路でもよい。ただし、被測定装置３の消費電流
Ｉｃｃとダミー回路８の消費電流Ｉｄは、ライン抵抗が
数オームのため多少差があってもよい。
ＰＮのトランジスタ９，１２と抵抗１０，１１，１３，
１４で構成したが、ダミー回路８の消費電流Ｉｄが、被
測定装置３の消費電流Ｉｃｃの絶対値と等しく、入力信
号Ｓに同期しかつ被測定装置３の消費電流Ｉｃｃと逆位
相で変動するように、ダミー回路８内の定数を設定すれ
ば他の回路でもよい。ただし、被測定装置３の消費電流
Ｉｃｃとダミー回路８の消費電流Ｉｄは、ライン抵抗が
数オームのため多少差があってもよい。
【００１６】また、入力信号Ｓにより半導体装置３の一
部の回路が動作し、その一部の回路の消費電流と等しい
電流を消費するダミー回路を設けてもよいことは言うま
でもない。
部の回路が動作し、その一部の回路の消費電流と等しい
電流を消費するダミー回路を設けてもよいことは言うま
でもない。
【００１７】
【発明の効果】以上のようにこの発明は、半導体装置と
は入力信号による動作状態が逆で、動作時の消費電流が
半導体装置と等しいダミー回路を設けたことにより、入
力信号のレベル状態にかかわらず消費電流が一定とな
る。そのため、入力信号のレベルの変化が半導体装置の
印加電圧およびＧＮＤに影響を与えず、オフセットおよ
びバイアスが一定となり、他の回路の誤動作を防ぐこと
ができるとともに、回路動作が安定する。
は入力信号による動作状態が逆で、動作時の消費電流が
半導体装置と等しいダミー回路を設けたことにより、入
力信号のレベル状態にかかわらず消費電流が一定とな
る。そのため、入力信号のレベルの変化が半導体装置の
印加電圧およびＧＮＤに影響を与えず、オフセットおよ
びバイアスが一定となり、他の回路の誤動作を防ぐこと
ができるとともに、回路動作が安定する。
【図１】この発明の一実施例の半導体装置の検査装置の
回路図である。
回路図である。
【図２】図１の半導体装置の検査装置の動作タイミング
図である。
図である。
【図３】従来の半導体装置の検査装置の回路図である。
【図４】図３の半導体装置の検査装置の動作タイミング
図である。
図である。
３ 半導体装置 ８ ダミー回路 Ｓ 入力信号
Claims (1)
- 【請求項１】 入力信号が第１のレベルのときに動作
し、前記入力信号が第２のレベルのときに停止する半導
体装置を検査する半導体装置の検査装置であって、 前記入力信号が第１のレベルのときに停止し、前記入力
信号が第２のレベルのときに動作し前記半導体装置が動
作したときの消費電流と同じ電流を消費するダミー回路
を設けたことを特徴とする半導体装置の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25348391A JPH0593753A (ja) | 1991-10-01 | 1991-10-01 | 半導体装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25348391A JPH0593753A (ja) | 1991-10-01 | 1991-10-01 | 半導体装置の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0593753A true JPH0593753A (ja) | 1993-04-16 |
Family
ID=17252012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25348391A Pending JPH0593753A (ja) | 1991-10-01 | 1991-10-01 | 半導体装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0593753A (ja) |
-
1991
- 1991-10-01 JP JP25348391A patent/JPH0593753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578637A (en) | Continuity/leakage tester for electronic circuits | |
| US5672982A (en) | Semiconductor integrated circuit | |
| US6590405B2 (en) | CMOS integrated circuit and timing signal generator using same | |
| US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| JP3914463B2 (ja) | コンパレータ | |
| JPH0593753A (ja) | 半導体装置の検査装置 | |
| JP3599989B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| JPH06324105A (ja) | 半導体試験装置 | |
| JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| US5212410A (en) | Register circuit in which a stop current may be measured | |
| JP4295896B2 (ja) | Ｃｍｏｓ集積回路及びこれを用いたタイミング信号発生装置 | |
| JP2760679B2 (ja) | 半導体装置 | |
| JPH0660930B2 (ja) | 集積回路の特性試験方法 | |
| JP2002259357A (ja) | マイクロコンピュータ | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| US4686462A (en) | Fast recovery power supply | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JP4593791B2 (ja) | 自動検査装置用の直列スイッチドライバ構造 | |
| JP2000111607A (ja) | 集積回路素子 | |
| JP2962051B2 (ja) | 半導体集積回路装置 | |
| KR0139860B1 (ko) | 반도체 장치 측정기의 데이타 입,출력 단자의 기능 확장 방법 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| JP2552753Y2 (ja) | 回路基板検査装置のガーディング回路 | |
| JPH0381332B2 (ja) | ||
| JPH0560841A (ja) | 半導体装置 |