JPH0560841A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0560841A JPH0560841A JP3221624A JP22162491A JPH0560841A JP H0560841 A JPH0560841 A JP H0560841A JP 3221624 A JP3221624 A JP 3221624A JP 22162491 A JP22162491 A JP 22162491A JP H0560841 A JPH0560841 A JP H0560841A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pull
- input terminal
- type transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】半導体装置のテスト時に、どの様なテストパタ
ーンにおいても静止電流の測定を可能とし、ＣＭＯＳテ
ストの容易化を図る。 【構成】外部からの信号を半導体集積回路内に取り込む
入力回路部分において、外部と接続される入力端子にプ
ルアップ回路あるいはプルダウン回路を備え、前記プル
アップ回路あるいはプルダウン回路の電流値を制御する
制御端子を備えた半導体装置。
ーンにおいても静止電流の測定を可能とし、ＣＭＯＳテ
ストの容易化を図る。 【構成】外部からの信号を半導体集積回路内に取り込む
入力回路部分において、外部と接続される入力端子にプ
ルアップ回路あるいはプルダウン回路を備え、前記プル
アップ回路あるいはプルダウン回路の電流値を制御する
制御端子を備えた半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳのテストを容
易化する為の半導体装置に関する。
易化する為の半導体装置に関する。
【０００２】
【従来の技術】従来技術の入力端子がプルアップ回路あ
るいはプルダウン回路を備えた入力回路部分の構成を図
２に示す。図２（ａ）はプルアップ回路がＰ型トランジ
スタで構成されている回路図を示し、図２（ｂ）はプル
アップ回路がＮ型トランジスタで構成されている回路を
示す。また、図中２１は入力端子を、図中２２はプルア
ップ回路を、図中２３はＰ型トランジスタを、図中２４
はＮ型トランジスタを示す。プルダウン回路も同様の構
成で実現されている。
るいはプルダウン回路を備えた入力回路部分の構成を図
２に示す。図２（ａ）はプルアップ回路がＰ型トランジ
スタで構成されている回路図を示し、図２（ｂ）はプル
アップ回路がＮ型トランジスタで構成されている回路を
示す。また、図中２１は入力端子を、図中２２はプルア
ップ回路を、図中２３はＰ型トランジスタを、図中２４
はＮ型トランジスタを示す。プルダウン回路も同様の構
成で実現されている。
【０００３】ＣＭＯＳのテストの一項目として静止電
流、すなわちトランジスタが定常状態にある時の電源電
流の測定がある。定常状態のトランジスタの電源電流を
計ることにより、トランジスタのリーク等の不良検出が
可能となる。しかし、従来技術による図１（ａ）の入力
回路においては、入力端子２１に与えられる入力信号が
Ｐ型トランジスタ２２のソース電圧より低い場合、Ｐ型
トランジスタ２２を介し入力端子２１へ電流が流れるた
め、リーク等の不良による静止電流を検出する場合は、
常に入力端子２１にＰ型トランジスタ２２のソース電圧
と同電圧の信号を与えて測定しなければならなかった。
このために、静止電流測定のテストパターンが制限さ
れ、かつ前記制限により検出不可能不良が発生してい
た。
流、すなわちトランジスタが定常状態にある時の電源電
流の測定がある。定常状態のトランジスタの電源電流を
計ることにより、トランジスタのリーク等の不良検出が
可能となる。しかし、従来技術による図１（ａ）の入力
回路においては、入力端子２１に与えられる入力信号が
Ｐ型トランジスタ２２のソース電圧より低い場合、Ｐ型
トランジスタ２２を介し入力端子２１へ電流が流れるた
め、リーク等の不良による静止電流を検出する場合は、
常に入力端子２１にＰ型トランジスタ２２のソース電圧
と同電圧の信号を与えて測定しなければならなかった。
このために、静止電流測定のテストパターンが制限さ
れ、かつ前記制限により検出不可能不良が発生してい
た。
【０００４】
【発明が解決しようとする課題】本発明は、半導体集積
回路における、外部と接続される入力端子の、プルアッ
プ回路あるいはプルダウン回路の有無を問わず、どの様
なテストパターンにおいても静止電流の測定を可能とす
る半導体装置を提供するものである。
回路における、外部と接続される入力端子の、プルアッ
プ回路あるいはプルダウン回路の有無を問わず、どの様
なテストパターンにおいても静止電流の測定を可能とす
る半導体装置を提供するものである。
【０００５】
【課題を解決するための手段】本半導体装置は上記問題
を解決するもので、外部からの信号を半導体集積回路内
に取り込む入力回路部分において、外部と接続される入
力端子がプルアップ回路あるいはプルダウン回路を備
え、前記プルアップ回路あるいはプルダウン回路の電流
値を制御する制御端子が備えられている構成を特徴とす
る。
を解決するもので、外部からの信号を半導体集積回路内
に取り込む入力回路部分において、外部と接続される入
力端子がプルアップ回路あるいはプルダウン回路を備
え、前記プルアップ回路あるいはプルダウン回路の電流
値を制御する制御端子が備えられている構成を特徴とす
る。
【０００６】
【作用】上記の構成、機能により、入力端子がプルアッ
プ回路およびプルダウン回路を備える入力回路部分にお
いて、プルアップ回路あるいはプルダウン回路の電流値
が制御可能となることから、入力回路部分のプルアップ
回路あるいはプルダウン回路を静止電流の測定時に電流
が流れない様に制御することで、どのようなテストパタ
ーンにおいても静止電流の測定が可能となり、テスト容
易となる。
プ回路およびプルダウン回路を備える入力回路部分にお
いて、プルアップ回路あるいはプルダウン回路の電流値
が制御可能となることから、入力回路部分のプルアップ
回路あるいはプルダウン回路を静止電流の測定時に電流
が流れない様に制御することで、どのようなテストパタ
ーンにおいても静止電流の測定が可能となり、テスト容
易となる。
【０００７】
【実施例】図１は、本発明である半導体装置の実施例で
ある。図１（ａ）はプルアップ回路がＰ型トランジスタ
で構成されている回路図を示し、図１（ｂ）はプルアッ
プ回路がＮ型トランジスタで構成されている回路を示
す。また、図中１１は入力端子であり、１３はプルアッ
プ回路である。プルアップ回路１３は、制御端子１２に
よって制御される。１４はＰ型トランジスタを、１５は
Ｎ型トランジスタを示す。
ある。図１（ａ）はプルアップ回路がＰ型トランジスタ
で構成されている回路図を示し、図１（ｂ）はプルアッ
プ回路がＮ型トランジスタで構成されている回路を示
す。また、図中１１は入力端子であり、１３はプルアッ
プ回路である。プルアップ回路１３は、制御端子１２に
よって制御される。１４はＰ型トランジスタを、１５は
Ｎ型トランジスタを示す。
【０００８】図１（ａ）の回路において制御端子１２に
ロウレベルの電位を与えると、プルアップ回路１３がオ
ン状態になり、従来技術と同様にプルアップ回路が機能
する。制御入力端子１２にハイレベルの電位を与える
と、プルアップ回路１３がオフ状態になり、プルアップ
が切り放される。この機能により静止電流の測定を行う
時で、制御入力端子１２にハイレベルの電位を与えられ
た時で、入力端子１１にロウレベルの電位が与えられた
場合でも、プルアップ回路がオフ状態であるため、プル
アップから入力端子１１に電流が流れることがなくな
り、静止電流測定が可能となる。
ロウレベルの電位を与えると、プルアップ回路１３がオ
ン状態になり、従来技術と同様にプルアップ回路が機能
する。制御入力端子１２にハイレベルの電位を与える
と、プルアップ回路１３がオフ状態になり、プルアップ
が切り放される。この機能により静止電流の測定を行う
時で、制御入力端子１２にハイレベルの電位を与えられ
た時で、入力端子１１にロウレベルの電位が与えられた
場合でも、プルアップ回路がオフ状態であるため、プル
アップから入力端子１１に電流が流れることがなくな
り、静止電流測定が可能となる。
【０００９】図１（ｂ）の回路も同様に、通常は制御端
子１２にハイレベルの電位を与えておき、静止電流の測
定を行うときには、制御端子１２にロウレベルの電位を
与えることで正確な静止電流の測定が可能となる。
子１２にハイレベルの電位を与えておき、静止電流の測
定を行うときには、制御端子１２にロウレベルの電位を
与えることで正確な静止電流の測定が可能となる。
【００１０】プルダウンの時も同様に制御端子の電位を
切り替えることで、通常のプルダウン機能と、静止電流
測定様用にプルダウン機能を消すことができる。
切り替えることで、通常のプルダウン機能と、静止電流
測定様用にプルダウン機能を消すことができる。
【００１１】
【発明の効果】ＩＣの高集積化により回路規模が増加し
機能が複雑化している中、テストパターンの中から半導
体集積回路の入力回路部分のプルアップ回路あるいはプ
ルダウン回路の有無を考慮し、静止電流の測定用のパタ
ーンを検出することは困難になる。本発明の回路によれ
ば、静止電流の測定時に、制御端子に信号を与え、プル
アップ回路あるいはプルダウン回路の電流値を制御する
ことにより、テストパターンのどの場所でも静止電流の
測定が可能となり、より正確で高い故障検出を可能とす
る。
機能が複雑化している中、テストパターンの中から半導
体集積回路の入力回路部分のプルアップ回路あるいはプ
ルダウン回路の有無を考慮し、静止電流の測定用のパタ
ーンを検出することは困難になる。本発明の回路によれ
ば、静止電流の測定時に、制御端子に信号を与え、プル
アップ回路あるいはプルダウン回路の電流値を制御する
ことにより、テストパターンのどの場所でも静止電流の
測定が可能となり、より正確で高い故障検出を可能とす
る。
【図１】本発明のプルアップ回路を備えた実施例を示す
回路図。
回路図。
【図２】従来のプルアップ回路を備えた実施例を示す回
路図。
路図。
１１ 入力端子 １２ 制御端子 １３ プルアップ回路 １４ Ｐ型トランジスタ １５ Ｎ型トランジスタ ２１ 入力端子 ２２ プルアップ回路 ２３ Ｐ型トランジスタ ２４ Ｎ型トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｅ 8427−4Ｍ 27/092 Ｈ０３Ｋ 19/0175 7342−4Ｍ Ｈ０１Ｌ 27/08 ３２１ Ｍ 6959−5Ｊ Ｈ０３Ｋ 19/00 １０１ Ｋ
Claims (1)
- 【請求項１】外部からの信号を半導体集積回路内に取り
込む入力回路部分において、外部と接続される入力端子
がプルアップ回路あるいはプルダウン回路を備え、前記
プルアップ回路あるいはプルダウン回路の電流値を制御
する制御端子が備えられている構成を特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221624A JPH0560841A (ja) | 1991-09-02 | 1991-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221624A JPH0560841A (ja) | 1991-09-02 | 1991-09-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0560841A true JPH0560841A (ja) | 1993-03-12 |
Family
ID=16769682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221624A Pending JPH0560841A (ja) | 1991-09-02 | 1991-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0560841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016192682A (ja) * | 2015-03-31 | 2016-11-10 | 株式会社沖データ | 発光駆動回路及び画像形成装置 |
-
1991
- 1991-09-02 JP JP3221624A patent/JPH0560841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016192682A (ja) * | 2015-03-31 | 2016-11-10 | 株式会社沖データ | 発光駆動回路及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142080B1 (ko) | 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치 | |
| US4716323A (en) | Power voltage drop detecting circuit | |
| KR19990062498A (ko) | 별도의 기판에서의 직접적인 온도센싱 | |
| US5097206A (en) | Built-in test circuit for static CMOS circuits | |
| JPH0498173A (ja) | 半導体回路 | |
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| KR910015057A (ko) | 반도체집적회로 | |
| JPH0560841A (ja) | 半導体装置 | |
| EP0249325A1 (en) | Integrated circuit with channel length indicator | |
| US5420522A (en) | Method and system for fault testing integrated circuits using a light source | |
| US5808476A (en) | Built-in current sensor for IDDQ monitoring | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| JP2701780B2 (ja) | 半導体集積回路 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| JPH063407A (ja) | 半導体装置 | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| KR100280390B1 (ko) | 메모리의 내부전압감지회로 | |
| JPS61208315A (ja) | 半導体集積回路装置 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH05114636A (ja) | 半導体装置 | |
| JPH0590940A (ja) | 半導体集積回路 | |
| JPH08211128A (ja) | 半導体集積回路 | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JPH05343622A (ja) | 自己診断回路を有する半導体集積回路 |