JPH063407A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH063407A JPH063407A JP4165173A JP16517392A JPH063407A JP H063407 A JPH063407 A JP H063407A JP 4165173 A JP4165173 A JP 4165173A JP 16517392 A JP16517392 A JP 16517392A JP H063407 A JPH063407 A JP H063407A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- test
- power supply
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ＣＭＯＳＬＳＩにおいて、電源電流の測定によ
り故障検出を行うテストの精度を向上させると共に、テ
ストパターン数を減らし、テストパターン作成工数を削
減する。 【構成】内部ゲート４Ａのグランドライン６に、故障検
出用のテスト回路１を備える。テストモードの時、内部
ゲート４Ａに故障があれば、電源電流が増え、ＮＭＯＳ
トランジスタＮ１のゲート電位が上昇し、このＮＭＯＳ
トランジスタがオンすることにより、不良検出端子２の
電位がＶDDより低下する。
り故障検出を行うテストの精度を向上させると共に、テ
ストパターン数を減らし、テストパターン作成工数を削
減する。 【構成】内部ゲート４Ａのグランドライン６に、故障検
出用のテスト回路１を備える。テストモードの時、内部
ゲート４Ａに故障があれば、電源電流が増え、ＮＭＯＳ
トランジスタＮ１のゲート電位が上昇し、このＮＭＯＳ
トランジスタがオンすることにより、不良検出端子２の
電位がＶDDより低下する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ＣＭＯＳトランジスタを用いて集積回路化された半導体
装置に関するものである。
ＣＭＯＳトランジスタを用いて集積回路化された半導体
装置に関するものである。
【０００２】
【従来の技術】正常なＣＭＯＳ・ＬＳＩでは、回路動作
が安定状態にあるときには静的電流がほとんど流れない
のに対して、故障の場合にはかなり大きな静的電流が流
れることが多い。このことを利用して、ＬＳＩ内部のＣ
ＭＯＳ回路のテストとして、電源の静的電流を計測する
ことにより故障を発見することができる。
が安定状態にあるときには静的電流がほとんど流れない
のに対して、故障の場合にはかなり大きな静的電流が流
れることが多い。このことを利用して、ＬＳＩ内部のＣ
ＭＯＳ回路のテストとして、電源の静的電流を計測する
ことにより故障を発見することができる。
【０００３】これは、通常、電流テストと呼ばれ、一般
に、外部ＬＳＩテスターで電流測定を行う。このテスト
では、ＬＳＩテスターでテストパタンを走行させながら
その時の電源電流を計測する。この方法では、出力バッ
ファのスイッチングにより流れる電流も測定してしま
い、正常，異常を誤判定することがあるので、この出力
バッファのスイッチングによる電流を除くため、出力端
子はオープン状態にておき、測定パタンまでテストパタ
ンを走らせ、そこでパタンを止め電源電流を計測するテ
ストも行われる。しかし、このテストでも抵抗付きの入
力端子に流れる電流は測定してしまうので、判定条件を
決めるのが難かしい。
に、外部ＬＳＩテスターで電流測定を行う。このテスト
では、ＬＳＩテスターでテストパタンを走行させながら
その時の電源電流を計測する。この方法では、出力バッ
ファのスイッチングにより流れる電流も測定してしま
い、正常，異常を誤判定することがあるので、この出力
バッファのスイッチングによる電流を除くため、出力端
子はオープン状態にておき、測定パタンまでテストパタ
ンを走らせ、そこでパタンを止め電源電流を計測するテ
ストも行われる。しかし、このテストでも抵抗付きの入
力端子に流れる電流は測定してしまうので、判定条件を
決めるのが難かしい。
【０００４】
【発明が解決しようとする課題】前述のように、外部の
ＬＳＩテスターで電源電流を測定する場合、測定時の入
出力の状態によってはＬＳＩの故障に起因する電流以外
の電流も測定してしまうなどの問題があり、電源電流を
測定しただけでは単純にＬＳＩの故障の有無を判定する
事が困難であった。
ＬＳＩテスターで電源電流を測定する場合、測定時の入
出力の状態によってはＬＳＩの故障に起因する電流以外
の電流も測定してしまうなどの問題があり、電源電流を
測定しただけでは単純にＬＳＩの故障の有無を判定する
事が困難であった。
【０００５】また従来のテストパタン作成法では、内部
回路の故障箇所の場所と故障情報とを出力端子まで伝搬
させなくてはならないので、現在のゲートアレイの傾向
のように、回路規模が大きくなるにつれて、多大の工数
をテストパタン作成に費やさなくてはならない。
回路の故障箇所の場所と故障情報とを出力端子まで伝搬
させなくてはならないので、現在のゲートアレイの傾向
のように、回路規模が大きくなるにつれて、多大の工数
をテストパタン作成に費やさなくてはならない。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップに外部から入力される二値制御信号によっ
て制御され、前記二値制御信号の一方の状態において、
前記半導体チップ上に設けられた内部ゲートごとに流れ
る直流電源電流の大小を電源配線の直流電圧の高低とし
て検出し、前記電源電流値に対応した電位の信号を前記
半導体チップ外部へ出力するテスト回路を備えている。
半導体チップに外部から入力される二値制御信号によっ
て制御され、前記二値制御信号の一方の状態において、
前記半導体チップ上に設けられた内部ゲートごとに流れ
る直流電源電流の大小を電源配線の直流電圧の高低とし
て検出し、前記電源電流値に対応した電位の信号を前記
半導体チップ外部へ出力するテスト回路を備えている。
【０００７】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例の
ブロック図である。図１を参照すると、本実施例は、内
部ゲート４Ａのグランドライン６に接続されたテスト回
路１を備えている。
を参照して説明する。図１は、本発明の第１の実施例の
ブロック図である。図１を参照すると、本実施例は、内
部ゲート４Ａのグランドライン６に接続されたテスト回
路１を備えている。
【０００８】内部ゲート４としては、一例として、ＰＭ
ＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２とか
らなるＣＭＯＳインバータを示してある。この内部ゲー
ト４は、前段の回路（図示せず）から入力信号ＩＮを入
力され、次段の回路（図示せず）に出力信号ＯＵＴを伝
達する。内部ゲート４は、ＣＭＯＳインバータに限られ
るものではなく、他の基本論理ゲートあるいはそれを組
み合せた論理回路であってもよい。
ＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２とか
らなるＣＭＯＳインバータを示してある。この内部ゲー
ト４は、前段の回路（図示せず）から入力信号ＩＮを入
力され、次段の回路（図示せず）に出力信号ＯＵＴを伝
達する。内部ゲート４は、ＣＭＯＳインバータに限られ
るものではなく、他の基本論理ゲートあるいはそれを組
み合せた論理回路であってもよい。
【０００９】テスト回路１は、ドレイン電極どうしを共
通にして直列に接続されたＰＭＯＳトランジスタＰ１お
よびＮＭＯＳトランジスタＮ１と、ドレイン電極がこの
ＮＭＯＳトランジスタＮ１のゲート電極に接続されたＮ
ＭＯＳトランジスタＮ３とからなっている。ＰＭＯＳト
ランジスタＰ１のゲート電極とＮＭＯＳトランジスタＮ
３のゲート電極とはテスト切り換え端子３に接続されて
おり、ここにチップ外部からテスト信号ＴＳＴが入力さ
れる。ＮＭＯＳトランジスタＮ１のゲート電極とＮＭＯ
ＳトランジスタＮ３のドレイン電極とは、グランドライ
ン６に接続されている。ＰＭＯＳトランジスタＰ１とＮ
ＭＯＳトランジスタＮ１の共通のドレイン電極は不良検
出端子２に接続され、ここからテスト結果の信号Ｅがチ
ップ外部へ出力される。
通にして直列に接続されたＰＭＯＳトランジスタＰ１お
よびＮＭＯＳトランジスタＮ１と、ドレイン電極がこの
ＮＭＯＳトランジスタＮ１のゲート電極に接続されたＮ
ＭＯＳトランジスタＮ３とからなっている。ＰＭＯＳト
ランジスタＰ１のゲート電極とＮＭＯＳトランジスタＮ
３のゲート電極とはテスト切り換え端子３に接続されて
おり、ここにチップ外部からテスト信号ＴＳＴが入力さ
れる。ＮＭＯＳトランジスタＮ１のゲート電極とＮＭＯ
ＳトランジスタＮ３のドレイン電極とは、グランドライ
ン６に接続されている。ＰＭＯＳトランジスタＰ１とＮ
ＭＯＳトランジスタＮ１の共通のドレイン電極は不良検
出端子２に接続され、ここからテスト結果の信号Ｅがチ
ップ外部へ出力される。
【００１０】本実施例では、テスト回路１は、ＬＳＩチ
ップ内部に設けられる内部ゲート４の近辺に設けられ
る。一方、テスト切り換え端子３と不良検出端子２と
は、通常チップの周辺部に配置されるＬＳＩの入出力回
路領域近辺に設けられる。
ップ内部に設けられる内部ゲート４の近辺に設けられ
る。一方、テスト切り換え端子３と不良検出端子２と
は、通常チップの周辺部に配置されるＬＳＩの入出力回
路領域近辺に設けられる。
【００１１】本実施例において、通常の動作のときは、
テスト切り換え端子３をハイの状態に固定して、ＰＭＯ
ＳトランジスタＰ１をオフ、ＮＭＯＳトランジスタＮ３
をオン、ＮＭＯＳトランジスタＮ１をオフ、不良検出端
子２をハイインピーダンス状態にする。
テスト切り換え端子３をハイの状態に固定して、ＰＭＯ
ＳトランジスタＰ１をオフ、ＮＭＯＳトランジスタＮ３
をオン、ＮＭＯＳトランジスタＮ１をオフ、不良検出端
子２をハイインピーダンス状態にする。
【００１２】テストモードのときは、テスト切り換え端
子３をロウにする。従って、ＮＭＯＳトランジスタＮ３
がオフ、ＰＭＯＳトランジスタＰ１がオン、ＮＭＯＳト
ランジスタＮ１がオフとなって、不良検出端子２の電位
はＶDD（高位電源ライン８の電位）の状態になってい
る。この状態で、内部ゲート４Ａの入力端にあるレベル
の入力信号ＩＮを入れたとき、ゲート短絡などの不良に
より、グランドライン６に電流が流れると、その電流に
よりＮＭＯＳトランジスタのゲート電位ＶG が上昇す
る。この電位ＶG がＮＭＯＳトランジスタＮ１のしきい
値電圧より大きくなる場合、このＮＭＯＳトランジスタ
Ｎ１がオンし不良検出端子２の出力信号Ｅの電位はＶDD
よりグランドレベルに近くなる。これによって故障が起
きていることを知ることができる。
子３をロウにする。従って、ＮＭＯＳトランジスタＮ３
がオフ、ＰＭＯＳトランジスタＰ１がオン、ＮＭＯＳト
ランジスタＮ１がオフとなって、不良検出端子２の電位
はＶDD（高位電源ライン８の電位）の状態になってい
る。この状態で、内部ゲート４Ａの入力端にあるレベル
の入力信号ＩＮを入れたとき、ゲート短絡などの不良に
より、グランドライン６に電流が流れると、その電流に
よりＮＭＯＳトランジスタのゲート電位ＶG が上昇す
る。この電位ＶG がＮＭＯＳトランジスタＮ１のしきい
値電圧より大きくなる場合、このＮＭＯＳトランジスタ
Ｎ１がオンし不良検出端子２の出力信号Ｅの電位はＶDD
よりグランドレベルに近くなる。これによって故障が起
きていることを知ることができる。
【００１３】尚、図１において、通常動作状態での性能
の低下を防ぐ為にもうけられた端子９は、テストモード
のときはオープン状態にする。
の低下を防ぐ為にもうけられた端子９は、テストモード
のときはオープン状態にする。
【００１４】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例のブロック図であ
る。図２を参照すると、本実施例は、テスト回路１を複
数個備え、デコーダ７により、それらのテスト回路のテ
スト切り換え端子を選択できる構成になっている。
する。図２は、本発明の第２の実施例のブロック図であ
る。図２を参照すると、本実施例は、テスト回路１を複
数個備え、デコーダ７により、それらのテスト回路のテ
スト切り換え端子を選択できる構成になっている。
【００１５】本実施例では、テストモードのとき、デコ
ーダ７によって、内部ゲート４Ｂ，４Ｃ，４Ｄ，４Ｅご
とにテストすることにより、故障がある場合その故障箇
所をある程度絞り込むことができる。
ーダ７によって、内部ゲート４Ｂ，４Ｃ，４Ｄ，４Ｅご
とにテストすることにより、故障がある場合その故障箇
所をある程度絞り込むことができる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
ＣＭＯＳＬＳＩ内部に電源ラインの電位の変動を検出す
るテスト回路を備えることにより、内部ゲートの故障検
出の精度を向上させることができる。
ＣＭＯＳＬＳＩ内部に電源ラインの電位の変動を検出す
るテスト回路を備えることにより、内部ゲートの故障検
出の精度を向上させることができる。
【００１７】また、テストは、故障の顕在化のみで十分
であるので、テストパターンとしては、通常のパタン数
より大幅に減らすことができ、テストパターン作成に費
やす工数を削減できる。
であるので、テストパターンとしては、通常のパタン数
より大幅に減らすことができ、テストパターン作成に費
やす工数を削減できる。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
１ テスト回路 ２ 不良検出端子 ３ テスト切り換え端子 ４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ 内部ゲート ６ グランドライン ７ デコーダ ８ 高位電源ライン ９ 端子
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ 27/092 29/784
Claims (2)
- 【請求項１】 半導体チップに外部から入力される二値
制御信号によって制御され、前記二値制御信号の一方の
状態において、前記半導体チップ上に設けられた内部ゲ
ートごとに流れる直流電源電流の大小を電源配線の直流
電圧の高低として検出し、前記電源電流値に対応した電
位の信号を前記半導体チップ外部へ出力するテスト回路
を備えたことを特徴とする半導体装置。 - 【請求項２】 互いのドレイン電極どうしが接続された
ＰＭＯＳ電界効果トランジスタおよび第１のＮＭＯＳ電
界効果トランジスタと、ドレイン電極が前記第１のＮＭ
ＯＳ電界効果トランジスタのゲート電極に接続された第
２のＮＭＯＳ電界効果トランジスタとを備え、 前記ＰＭＯＳ電界効果トランジスタのソース電極に高位
電源電位を与え、 前記ＰＭＯＳ電界効果トランジスタのゲート電極および
前記第２の電界効果トランジスタのゲート電極に半導体
チップ外部からの二値制御信号を入力し、 前記第１のＮＭＯＳ電界効果トランジスタのゲート電極
を、前記半導体チップに設けられた内部ゲートのグラン
ド配線に接続し、 前記ＰＭＯＳ電界効果トランジスタおよび前記第１のＮ
ＭＯＳ電界効果トランジスタのドレイン電極から前記半
導体チップ外部への出力信号を取り出す構成のテスト回
路を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165173A JP2894090B2 (ja) | 1992-06-24 | 1992-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165173A JP2894090B2 (ja) | 1992-06-24 | 1992-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH063407A true JPH063407A (ja) | 1994-01-11 |
| JP2894090B2 JP2894090B2 (ja) | 1999-05-24 |
Family
ID=15807246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165173A Expired - Lifetime JP2894090B2 (ja) | 1992-06-24 | 1992-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894090B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011486A1 (fr) * | 1998-08-24 | 2000-03-02 | Hitachi, Ltd. | Circuit integre a semi-conducteur |
-
1992
- 1992-06-24 JP JP4165173A patent/JP2894090B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011486A1 (fr) * | 1998-08-24 | 2000-03-02 | Hitachi, Ltd. | Circuit integre a semi-conducteur |
| KR100832187B1 (ko) * | 1998-08-24 | 2008-05-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2894090B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351307B2 (ja) | ||
| WO2000011486A1 (fr) | Circuit integre a semi-conducteur | |
| JP2958992B2 (ja) | 半導体集積回路 | |
| US5402018A (en) | Semiconductor integrated circuit | |
| JP2894090B2 (ja) | 半導体装置 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| US6252417B1 (en) | Fault identification by voltage potential signature | |
| US6920621B1 (en) | Methods of testing for shorts in programmable logic devices using relative quiescent current measurements | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| US5570036A (en) | CMOS buffer circuit having power-down feature | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JP3189744B2 (ja) | 半導体装置 | |
| JP2701780B2 (ja) | 半導体集積回路 | |
| JP3085806B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2853945B2 (ja) | 半導体集積回路装置 | |
| JP3565283B2 (ja) | 半導体集積回路 | |
| JPH05275621A (ja) | 半導体集積回路 | |
| JP3052497B2 (ja) | Ｃｍｏｓ集積回路の試験方法 | |
| JP2671547B2 (ja) | Ｃｍｏｓデイジタル集積回路 | |
| KR930006549Y1 (ko) | 디코더의 검사회로 | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| JPS61208315A (ja) | 半導体集積回路装置 | |
| JPH0560841A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |