KR0142080B1 - 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치 - Google Patents

집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치

Info

Publication number
KR0142080B1
KR0142080B1 KR1019900000212A KR900000212A KR0142080B1 KR 0142080 B1 KR0142080 B1 KR 0142080B1 KR 1019900000212 A KR1019900000212 A KR 1019900000212A KR 900000212 A KR900000212 A KR 900000212A KR 0142080 B1 KR0142080 B1 KR 0142080B1
Authority
KR
South Korea
Prior art keywords
current
circuit
quiescent current
transistor
measuring
Prior art date
Application number
KR1019900000212A
Other languages
English (en)
Other versions
KR900012103A (ko
Inventor
콘스탄트 베르헬스트 세바스챤
세빈크 에버르트
베이커 케이스
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔 브이 filed Critical 프레데릭 얀 스미트
Publication of KR900012103A publication Critical patent/KR900012103A/ko
Application granted granted Critical
Publication of KR0142080B1 publication Critical patent/KR0142080B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/15—Indicating the presence of current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음.

Description

집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치
제1a도는 본 발명에 따른 장치의 도식도.
제1b도는 소정의 검사 벡터를 집적 모놀리딕 디지탈 회로의 입력에 공급할시에 상기 집적 모놀리딕 디지탈 회로를 통해 흐르는 전류를 시간 함수로서 도시한 도면.
제2도는 본 발명에 따른 장치내의 신호처리 수단 및 비교수단의 일 실시예의 도시도.
제3도는 측정된 정지 전류를 확대한 일 실시예의 도시도.
제4a도는 디지탈 회로내의 준안정(metastable)조건을 측정할 본 발명에 따른 전류 측정의 도시도.
제4b도는 상기 회로의 전류의 도시도.
제4c도는 상기 디지탈 회로의 출력 단자에서의 전압 도시도.
제5도는조합 디지탈 분기 회로의 출력의 안정상태에 대한 정보를 얻기 위한 본 발명에 따른 전류 측정 도시도.
제6도는 본 발명에 따른 장치를 제공한 검사 장치의 도시도.
제7a도는 변형회로의 일 실시예를 가진 전류 측정 회로의 일 실시예의 도시도.
제7b도는 변형회로의 다른 실시예의 도시도.
제8a 및 8b도는 본 발명에 따른 전류 측정 장치를 포함한 IC의 구성도.
제9도는 IC내의 주사 체인을 가진 전류 측정 장치의 커플링의 도시도.
제10도는 IC 내의 자체-검사 회로를 가진 본 발명에 따른 전류 측정 회로의 커플링의 도시도.
＊도면의 주요부분에 대한 부호의 설명
2 : 집적 모놀리딕 디지탈 회로 IDD: 정지 전류
COM : 비교수단
본 발명은 집적 모놀리딕 디지탈 회로의 정지(quiescent) 전류 측정용 장치에 관한 것으로서, 상기 장치는 정지 전류 측정용 전류 센서를 가지며, 상기 전류 센서는 집적 모놀리딕 회로의 공급 단자에 결합하기 위한 제1연결 단자와, 공급 단자에 결합하기 위한 제2연결 단자로 제공된다.
본 발명은 또한 상기 장치로 제공된 집적 모놀리딕 디지탈 회로에 관한 것이다.
본 발명은 또한 상기 장치로 제공된 검사 장치에 관한 것이다.
집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치는 1988년 회보 ICCAD, 페이지 340 내지 343, IEEE에서 더블유.맬리와 피.나이에 의한 명칭이 빌트-인-전류 검사-실행 가능한 연구인 기사에서 공지되어 있다. 이런 공보에서, 집적 모놀리딕 디지탈 회로내에 내장된 전류 센서에 의한 디지탈 VLSI회로를 검사하는 방법이 기술되어 있다. 비선형 특성을 가진 전류 센서로서의 센서, 특히 지수 I-U 특성을 가진 전류 센서로서의 바이폴라 트랜지스터가 기술되어 있다. 전류 센서는 모놀리딕 회로와그의 공급 단자사이에 포함되며, 예를들어 VLSI회로내의 MOS-FET의 단락 회로 및 부동 게이트 전극에 의해 발생하는 비정상적인 정지 전류를 측정한다. 여기에서는 동적으로 측정되는데, 즉 검사 벡터가 VLSI회로의 입력에서 공급되고, 정지 전류는 스위칭 동작간의 휴지 주기(rest periods)내에서 측정된다는 것이다. VLSI회로가 만족하게 동작할 경우, 정지전류는 불만족한 동작과 비교되듯이 크기의 정도가 더욱 작을 수 있다. 그래서, 정지 전류 측정으로 VLSI회로의 만족 또는 불만족한 동작 상태가 표시됩니다. 전류 센서 양단의 전압은 정지 전류 주기에서의 기준 전압과 비교된다. 전압이 예정된 값보다 클 경우, VLSI회로는 결함이 있을 수 있다. 트랜지스터의 지수 특성 때문에, VLSI회로내의 트랜지스터의 스위칭 동안의 비교적 큰 전류와 비교적 작은 정지 전류 사이에서 식별할 수 있다.
전류 측정용 장치에 있어서, 바이폴라 전류 센서는
MOS환경(environment)내에 이용되어, 감은 집적 모놀리딕 디지탈 회로의 통합에 대한 문제점을 유발시킬 수 있다. 더우기, 전류 센서가 포함되는 만족한 동작 VLSI회로는 전류 센서없이 VLSI회로보다 더욱 느리게 동작할 것이다.
본 발명의 목적은 상술한 종류의 장치를 제공하는 것으로, 상기 장치에 의해 신속한 정지 전류가 고해상도로 측정할 수 있다.
본 발명에 따른 집적 모놀리딕 회로의 정지 전류 측정용 장치에 있어서, 제1연결 단자에서의 전압 안정용 전압 안정 수단과, 상기 전압 안정 수단에 결합되어 정지 전류의 신호를 처리하는 신호처리 수단을 구비하는 것을 특징으로 한다. 또한 고전류 변화로 전류 센서 양단의 전압이 거의 같다는 사실에 의해, 한편으로 정지 전류를 측정할시에 고해상도가 성취되고, 다른 한편으로 집적 모놀리딕 디지탈 회로의 동작은 스위칭 동안에 피크 전류로 악영향을 받지 않는다.
본 발명에 따른 장치의 일 실시예에 있어서, 전압 안정 수단은, 제1입력이 제1연결 단자에 결합되고, 제2입력이 제2연결 단자, 또는 기준 전압원에 연결하기 위한 연결 단자에 결합되며, 그리고 출력이 트랜지스터의 게이트 전극에 결합되는 차동 증폭기를 구비하는 것을 특징으로 한다. 상기 제2입력이 차동 증폭기의 예정된 오프셋 전압 (예를들어 100mV)으로 제2연결 단자에 결합되는 경우에, 트랜지스터 양단의 전압낙하는 낮으며, 피드백 루프때문에 전압 낙하는 비교적 큰 전류 변화로 비교적 약간만 변할 수 있다. 고 외부 공급 전압이 공급되는 집적 모놀리딕 회로를 위해 상기 제2입력이 기준 전압원에 연결하기 위한 연결 단자에 결합되는 경우에, 동작 전압으로서의 내부 공급 전압(전압 다운 변환), 전류 측정 기능, 외부 공급 전압의 전압 안정 및 감소(stepping down)가 조합될 수 있다. 예정된 오프셋 전압이 거의 0V일 경우, 제1연결 단자에서의 전압과 집적 모놀리딕 회로의 동작 전압은 기준 전압원의 전압과 거의 같아 진다.
본 발명에 따른 장치의 한 실시예에 있어서, 차동 증폭기의 출력은 정지 측정 주기 외부 또는 집적 모놀리딕 회로의 정지 전류 측정 외부의 전류 센서의 동작을 수정하는 변경회로를 통해 게이트 전극에 결합되는 것을 특징으로 한다. 따라서, 정상적인 상태에서, 장치가 집적 모놀리딕 회로로 집적되는 경우에 전류 센서없는 동작과 거의 같은 동작이 성취될 수 있다.
본 발명에 따른 장치의 일 실시예에 있어서, 신호처리 수단은 정지 전류의 미러 영상인 전류를 트랜지스터의 출력 전극을 통해 공급하도록 설계된 전류 미러 구성을 전류 센서로 구성하는 제1트랜지스터를 구비하는 것을 특징으로 한다. 따라서, 측정된 정지 전류가 성취되어, 예를들어 오옴 부하가 정지 전류로 부터 유발된 측정 전압을 성취하기 위한 제1연결 단자에 결합되는 경우에 사실상 악영향을 받는 집적 모놀리딕 회로의 동작없이 다른 동작이 수행될 수 있다.
본 발명에 따른 장치의 다른 실시예에 있어서, 신호처리 수단은 제1입력을 통해 제1연결 단자에 결합되고, 제2입력을 통해 제1트랜지스터의 출력 전극에 결합되며, 출력을 통해 제2트랜지스터의 게이트 전극에 결합되는데, 상기 제2트랜지스터는 제1출력 전극을 통해 제1트랜지스터의 출력 전극에 결합되는 반면에, 제2트랜지스터의 제2출력 전극은 다른 처리된 정지 전류를 공급하는 차동 증폭기를 구비하는 것을 특징으로 한다. 전압 안정 수단의 차동 증폭기는 전류 센서 양단의 전압 강하가 매우 낮도록 조정된다. 집적 모놀리딕 회로의 공급 전압은 매우 안정하여, 외부 공급 전압과 거의 같아진다. 신호 처리 수단의 차동 증폭기와 제2트랜지스터는 전류 센서 트랜지스터와 같은 제1트랜지스터가 선형범위(3극범위)내에서 동작 하게 한다. 따라서, 전류 센서 트랜지스터를 통해 흐르는 전류와 같은 전류(전류 센서 트랜지스터 및 제1트랜지스터의 같은 기하학적 크기를 가짐)또는 그에 비례하는 전류(서로 다른 기하학적 크기를 가짐)가 제1트랜지스터를 통해 흐른다. 제2트랜지스터는 다른 처리를 위해 측정된 전류를 공급한다.
본 발명에 따른 장치의 일 실시예에 있어서, 신호처리 수단은 서로 다른 처리된 정지 전류를 얻기하기 위해 신호처리 수단의 트랜지스터가 서로 다른 기하학적 크기를 가질시에 전류 미러 구성을 전류 센서로 구성한 다른 트랜지스터를 구비하는 것을 특징으로 한다. 따라서, 정지 전류에 비례하는 서로 다른 전류는 다른 처리를 위해 얻게된다.
적어도 하나의 하부 회로를 가진 본 발명에 따른 집적 모놀리딕 디지탈 회로에 있어서, 집적 모놀리딕 회로는 하부 회로, 그의 조합부 또는 모드 하부 회로의 정지 전류를 측정하기 위해 제1 내지 10항의 어느 한항에서 청구된 바와같이 적어도 하나의 장치 또는 그의 일부를 구비하는 것을 특징으로 한다. 집적 모놀리딕 회로가 전류 센서, 전압 안정 수단 및 신호처리 수단을 구비할 경우, 측정된 정지 전류는 인쇄 회로 기판 레벨로 처리하거나 집적 모놀리딕 디지탈 회로에 대한 검사 장치에 의해 처리하기 위한 집적 모놀리딕 회로의 연결핀으로 통과될 수 있다. 비교 수단이 또한 집적 모놀리딕 회로 (모든 온-칩) 상에 집척될 경우, 다음 스위칭 피크 전에 처리된 정지 전류에 숫자화된 값은 예를들어 플립-플롭내에 형성될 수 있다. 다수의 하부 회로를 구비한 집적 모놀리딕 회로에 대하여, 성취된 정지 전류의 숫자화된 값을 예를들어 주사-검사, 자체-검사 및 경계주사와 같은 기술을 이용하여 온-칩 또는 오프-칩검사 장치내에 처리될 수 있다. 최종 기술된 기술에 대하여, 관련 문헌이 참조될 수 있다.
이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
제1a도는 정지 전류(IDD)가 측정되는 집적 모놀리딕 디지탈 회로(2)에 결합되는 본 발명에 따른 장치(1)를 도식적으로 도시한 것이다. 상기 장치(1)는 정지 전류를 측정하기 위한 전류 센서로서의 트랜지스터를 구비한다. 트랜지스터(Ts)는 제1공급 라인(VDD)과 제2공급 라인(Vss) 사이에서 집적 모놀리딕-회로(2)와 직렬로 접속된다. 본 발명에 따르면, 제1연결단자(K11)에서의 전압은 전압 안정 수단에 의해 안정화되고, 실시예에서는 피드-백 차동 증폭기(A1)에 의해 도시된다. 전류 센서(Ts)는 제2연결단자(K12)를 통해 공급 라인(VDD)에 연결된다. 전류 센서(Ts) 및 차동 증폭기(A1)는 본 발명에 따른 전류 측정회로(CMS)를 구성한다. 차동 증폭기(A1)는 제1입력 I1(+)을 통해 제1연결단자(K11)에 연결되고, 제2입력 I2(-)을 통해 공급 라인(VDD)에 연결되거나 기준 전압원(Vref)을 통해 공급 라인(Vss)에 연결되며, 출력(01)을 통해 직접 또는 변경회로(M)를 통해 전류 센서(Ts)의 게이트 전극(gs)에 연결된다. 변경회로(M)는 증폭기 또는 필터이며, 트랜지스터(Ts)가 정지 전류의 측정외부로 완전히 전도하게 할 부가 입력을 갖는다. 입력(I2)이 예를들어 100mV의 차동 증폭기(A1)의 오프셋으로 공급 라인(VDD)에 연결될 경우, 센서(TS) 양단의 전압 강하는 약 100mV이다. 피드-백 차동 증폭기(A1)에 의해, 단자(K11)에서의 전압은 안정화된다. 입력(I2)이 약 0V의 오프셋으로 기준 전압원(Vref)을 통해 공급 라인(Vss)에 연결될 경우, 단자(K11)에서의 전압은 거의 (Vref)상에서 안정화될 수 있다. 전류 측정회로(CMS)는 집적 모놀리딕 디지탈 회로로 집적되고, 인쇄 회로 기판상에서 집적 모놀리딕 회로로 제공되며, 집적 모놀리딕 회로에 대한 검사 장치내에 내장되거나 그러한 검사 장치를 위하여 인터페이스 모듈내에 제공될 수 있다. 속도 및, 예를들어 주사 검사와 같은 검사방법 온-칩, 과 연결하여, 집적 모놀리딕 회로와 전류 측정 회로를 통합하는 것이 바람직하다. 장치(1)는 또한 정지 전류(IDD)를 처리하는 신호 처리 수단(SPC)을 구비한다. 신호 처리 수단(SPC)은 전류 미러 구성을 트랜지스터(Ts)로 구성하는 제1트랜지스터(T1)를 구비한다. 출력 전극(d1)을 통해 정지 전류(IDD)의 미러 영상인 전류가 공급된다. 더우가, 장치(1)는 기준 전류(Iref)와 처리된 정지 전류(I0)을 비교하는 비교 수단(COM)을 구비한다. 비교 수단(COM)의 출력(02)에서, 기준 전류가 전류(I0)에 의해 초과되는 여부가 표시된다. 표시는 숫자화, 즉 논리 1가 예를들어 초과됨을 표시한다.
제1b도는 집적 모놀리딕 디지탈 회로(2)의 입력(In)에서의 소정의 검사 벡터를 공급할시에 상기 회로(2)를 통해 흐르는 전류(IDD)를 시간 t의 함수로서 도시한 것이다. t1, t2, t3및 t4은 소수의 순간치를 나타낸다. 순간치 t1및 t3에서, 스위칭 집적 모놀리딕 회로(2)내에서 발생한다. t1및 t2사이의 t3및 t4사이에서, 스위칭은 전류 피크(p1및 p2)를 유발시킨다. t2및 t3사이와 t4후에, 집적 모놀리딕 디지탈 회로(2)는 휴지 상태에 있다. CMOS 회로에서, 예를들어 전류 피크는 CMOS회로가 PA/nA 정도의 결함이 없는 상황에서의 정지 전류와 10mA 정도의 값을 갖는다. 예를들어 단락 회로와 같은 결함이 있을 경우, 정지 전류는 예를들어 nA/mA 정도로 증가할 수 있다. 휴지 상태에서 측정된 전류는 Io이다. Io Iref일 경우, 이것은 CMOS회로내의 결함을 표시한다. 임계값(Iref)은 조정 가능하다.
전류 측정 회로는 차동 증폭기(A1)를 제거하여, 게이트 전극(gs)을 단자(K11)에 연결함으로써 간소화될 수 있지만, 저 루프 증폭으로 단자(K11)에서의 전압의 만족한 안정화는 성취되지 않음을 알아야 한다. 또한, 트랜지스터(TS 및 T1)의 서로 다른 기하학적 크기로 전류 증폭됨을 알아야 한다.
제2도는 본 발명에 따른 장치내의 신호처리 수단(SPC) 및 비교 수단(COM)의 일 실시예를 도시한 것이다. 제1a도에 대응하는 심볼은 같은식으로 표시된다. 신호처리 수단은 또한 제1입력 I3(+)을 통해 제1연결단자(K11)에 연결되고, 제2입력I4(-)을 통해 제1트랜지스터(T1)의 출력 전극(d1)에 연결되며, 출력 O3을 통해 제2트랜지스터(T2)의 게이트 전극(g2)에 연결되는 차동 증폭기(A2)를 구비한다. 트랜지스터(T2)는 제1출력 전극(S2)에 의해 제1트랜지스터(T1)의 출력 전극(d1)에 연결된다. 제2출력 전극(d2)은 전류(I0)를 비교 수단(COM)에 공급하는 역할을 한다. 비교 수단(COM)은 트랜지스터(T3및 T4)로 구성되고, 처리된 정지 전류(I0)를 공급하기 위한 제1입력(I5), 기준 전류 Iref를 공급하기 위한 제2입력(I6) 및 디지탈 출력(O4)을 가진 전류 미러 구성으로 이루어진다. 전류(I0)가 Iref보다 작을 경우, 출력(O4-)은 제1값(0)을 추정하며, I0 Iref일 경우, 출력(O4)은 제2값(0)을 추정한다.
제3도는 확대한 측정된 정지 전류를 도시한 것이다. 신호처리 수단(SPC)은 n트랜지스터 T1, …, T1n를 구비하며, 출력 전류 I0, …, I0n를 공급한다. 트랜지스터 T1, …, T1n는 증대한 칩 표면을 가짐으로써, 값이 증가한 전류는 다른 처리를 위해 성취될 수 있다. 전류 I1, …, I0n는 아나로그 또는 디지탈 비교 수단에 공급될 수 있다. I0에 대하여 유사한 상황이 도시되며, I1은 저항(R)에 의해 전압(U)으로 변환되며, 상기 전압(U)은 집적 모놀리딕 디지탈 회로를 검사하는 검사 장치내에 포함된 종류의(도시되지 않음) 아나로그 전압 비교기에 공급된다.
제4a도는 디지탈 회로내의 메타안정 조건을 측정하는 본 발명에 따른 전류 측정을 도시한 것이다. 준안정(metastable) 조건, 즉 한정되지 않은 출력값 0 및 1은 예를들어 타이밍 에러에 의해 일어나고, 플립-플롭내에서도 일어난다. 집적 모놀리딕 회로(1)로서의 플립-플롭과 본 발명에 따른 장치(2)가 도시되어 있다. 플립-플롭(1)은 데이타 입력(D), 클럭 입력(C) 및 출력(Q)을 갖는다. 장치(2)는 제어 입력(S)및 출력(O) 을 갖는다. CMOS 플립-플롭에서, 비교적 고 전류(1mA)는 측정되고, 준안정 조건에 의해 발생한다. 출력 신호(O)는 준안정 조건이 패스될때 까지 플립-플롭에 의해 제어될 회로의 동작을 지연시키는데에 이용될 수 있다.
제4b도에서, IDD가 도시되고, 제4c도에서, UQ, 즉 준안정 조건의 플립-플롭의 출력(Q)에서의 전압이 도시된다. 비교적 큰 전류(IDD)는 준안정 조건 m동안에 일어난다. 플립-플롭에 대한 정상 개시 상황은 0 및 1로 표시된다.
제5도에서, 본 발명에 따른 전류 측정법이 조합 디지탈 하부 회로의 출력 안정 상태에서 정보를 얻기 위해 도시된다. 장치(1)는 핸드세이크(handshake) 신호 H형의 부가 입력 및 출력을 갖는다. 집적 모놀리딕 디지탈 회로(2)는 입력 I1, …, In과 출력 O1, …, On을 갖는다. 상기 회로에서, 안정 조건이 성취될 시기를 검출하기가 어렵다. 본 발명에 따른 장치에 의해 동작이 회로(2)에 의해 수행되는지가 표시될 수 있다. 장치 전류 장치(1)는 그때 소위핸드세이크 시스템으로 집적되며, 상기 시스템은 상기 회로(2)를 유사한 회로에 결합하도록 요구된다. 장치(1)는 핸드세이크 신호가 수신될시에 사용할 준비가 된(ready for use) 조건으로 세트되고, 피크 전류가 감소될 때까지 대기한다. 장치(1)는 그때 핸드세이크 신호를 유사한 회로에 공급하여, 데이타가 이동될 수 있음을 표시한다. 캐스케이드된(cascaded)회로 사이에서 더 이상 지연이 요구되지 않으므로, 주요 회로에서 고속으로 동작될 수 있다.
제6도는 본 발명에 따른 장치(1)로 제공된 검사 장치(TD)를 도시한 것이다. 장치(1)는 검사 장치(TD)에 대한 인터페이스로서 구성될 수 있다. VLSI회로를 검사하는데에 상업적으로 유효한 장치는 예를들어 슈룸베르리(Sohlumberger)의 센트리(sentry)50 테스터이다. 본 발명에 따른 장치는 여기에 완전히 또는 부분적으로 내장될 수 있다.
제7a도는 변경회로(M)의 일 실시예와 함께 전류 측정 회로(CMS)의 일 실시예를 도시한 것이다. 연산 증폭기(A1; 제1a도 참조)는 트랜지스터 T5,T6,T7,T8,T9 및 T10에 의해 구성되고, 변경회로는 트랜지스터(TM)에 의해 구성된다. 잔여 기준 심볼은 제1도의 심볼에 대응한다. 도시된 실시예에 있어서, 정지 전류 측정 외부에서 확실히 안정되는데, 이때 매우 큰 전류가 구성에서 선택된 A1이 저 증폭율을 가지기 때문에 흐른다.
제7b도는 변경 회로(M)의 다른 실시예를 도시한 것으로서, 상기 회로(M)는 제1도의 증폭기(A1)의 출력(O1)과 전류 센서(TS)의 입력(gs)에 결합된다. 변경회로(M)는 트랜지스터(TM)에 결합된 인버터(T1, T12)를 구비한다. 클럭신호(C1)는 예를들어 회로(2)의 클럭 발생기, 디바이스 언더 테스트)(DUT)로부터 인버터의 입력(I3)에 공급된다. 인버터가 고정된 지연부를 가지므로, 클럭 신호의 위상은 변경회로(M)가 DUT보다 더욱 신속히 스위치할 정도이다.
제8a도 및 제8b도는 본 발명에 따른 전류 측정 장치를 포함한 직접 회로(IC'S)의 구성도이다. IC는 핀 이외에 통상적으로 제8a도에 도시된 구성의 부가 Pe를 제공한다. 큰 전류를 흡수하는 회로가 부가적인 핀, 즉 IDDQ측정용 부가적인 핀을 통해 이미 공급된 사실 때문에 IC가 IDDQ측정 밖에 있는 큰 전류를 흡수하는 회로를 포함할 경우, 단자(K11)는 그때 부동하며, VDD는 K12에 공급된다. 제8b도는 그러한 구성도이다.
제9도는 IC내의 주사 체인을 가진 본 발명에 따른 전류 측정의 커플링을 도시한 것이다. 공지된 주사 체인을 IC의 검사 동안에 IC내의 다수의 플립-플롭, …, FFn-1, FFn에 의해 구성된다. IC내의 플립-플롭은 검사 동안에 멀티플렉서 …, Mn-1에 의해 시프트 레지스터를 형성하도록 결합된다. 데이타는 입력(SI)에서 주사 체인의 시점에서 멀티플렉서에 공급되어, 형성된 시프트 레지스터내로 클럭된다. 주사 체인의 종점에서, 검사 데이타는 IC 핀에서의 출력(SO)에서 다시 이용할 수 있게 된다. 본 발명에 따른 IDDQ모니터(MON)는 예를들어 부가적인 멀티플렉서를 통해 주사 체인의 예정된 포인트에서 주사 체인에 결합될 수 있다. 주사 체인은 제어 신호(TSt)에 의해 스위치 온된다. 핀이 주사 검사를 위해 이미 필요했으므로, 부가적인 핀은 IDDQ측정에 요구되지 않는다. IDDQ모니터 MON는 주사 체인의 출력으로 멀티플렉서될 수 있다. 신호(TSt)가 제1값을 갖는 주사 검사 모드에서, 주사 체인의 출력은 IC 핀으로 통과되는 반면에, 신호(TSt)가 제2값을 갖는 정상 모드에서, IDDQ모니터의 출력은 IC핀으로 통과된다. IC마다 다수의 IDDQ모티너가 제공되어, 주사 체인에 모두 결합될 수 있다.
인쇄 회로 기판(PCB'S)을 검사하기 위하여, 집적 회로는 본 발명에 따른 IDDQ모니터와, 공지된 소위 경계 주사 제어기를 구비한다. IDDQ모니터는 그때 측정될 많은 IC에 연결되는 공급 라인을 통해 흐르는 전류를 측정한다. 전류 측정치는 그때 경계 주사 제어기내의 레지스터내에 저장될 수 있다.
제10도는 집적 회로(IC)내의 자체-검사 회로(ST)를 가진 본 발명에 따른 전류 측정 장치(MON)의 커플링을 도시한 것이다. 모니터(MON)는 논리 회로 LC의 정지 전류(IDDQ)를 측정한다. 자체-검사 회로(ST)는 논리 회로(LC)의 출력 O1, O2, …, On과 모니터의 출력(OM)에 연결된다. 자체-검사 회로가 IC내에 제공될 경우, IDDQ모니터에 대한 부가적인 핀은 요구되지 않는다. 자체-검사 회로는 예를들어 검사 필드내에 공지된 소위선형 피드백 시프트 레지스터이다.
많은 응용은 기술된 응용으로 제한되지 않는다.
예를들면, 인쇄 회로 기판상에(다수의) 장치(일부의 장치)를 제공할시에, 전류 측정법은 연결성 체킹, 즉 프린트 트랙 사이의 단락 회로나 인터럽트된 프린트 트랙을 검출하는데에 이용될 수 있다. 본 발명에 따른 장치는 또한 경계 주사 체인내에 포함될 수 있다. MOS 기술 이외에, 장치는 또한 바이폴라 기술과 같은 다른 기술로 구성될 수 있다.
IDDQ가 측정되는 회로를 가진 IC내의 IDDQ모니터의 통합으로, IDDQ모니터는 통상적으로 액티브 영역의 약 1%를 수용하는 것을 알아야 한다. 그러한 경우에, 모니터는 IC의 주변부에서의 사용되지 않은 영역에서 장치된다. 일반적으로, 부가적인 처리 단계는 또한 IDDQ모니터를 통합하는 데에 요구된다.

Claims (15)

  1. 정지 전류 측정용 전류 센서로서의 트랜지스터를 가지는데, 상기 전류 센서는 집적 모놀리딕 회로의 공급 단자에 결합하기 위한 제1연결 단자와, 공급 단자에 결합하기 위한 제2연결 단자로 제공되는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치에 있어서, 제1연결 단자에서의 전압 안정용 전압 안정 수단과, 상기 전압 안정 수단에 결합되어 정지 전류의 신호를 처리하는 신호처리 수단을 구비하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  2. 제1항에 있어서, 상기 전압 안정 수단은, 제1입력이 제1연결 단자에 결합되고, 제2입력이 제2연결 단자, 또는 기준 전압원에 연결하기 위한 연결 단자에 결합되며, 그리고 출력이 트랜지스터의 게이트 전극에 결합되는 차동 증폭기를 구비하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  3. 제2항에 있어서, 상기 차동 증폭기의 출력은 정지 전류 측정 주기 외부 또는 집적 모놀리딕 회로의 정지 전류 측정 외부의 전류 센서의 동작을 변경하는 변경회로를 통해 게이트 전극에 결합되는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  4. 제3항에 있어서, 트랜지스터형의 상기 전류 센서가 완전히 전도되게 하는 변경 수단을 구비하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  5. 제1항 또는 제2항에 있어서, 상기 신호 수단은 제1트랜지스터를 구비하며, 상기 제1트랜지스터는 전류 미러 구성을 트랜지스터형의 전류 센서로 구성하며, 상기 전류 미러 구성은 정지 전류의 전류 영상인 전류를 상기 제1트랜지스터의 출력 전극을 통해 공급하도록 설계된 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  6. 제5항에 있어서, 상기 신호처리 수단은 제1입력을 통해 제1연결 단자에 결합되고, 제2입력을 통해 상기 제1트랜지스터의 출력 전극에 결합되며, 출력을 통해 제2트랜지스터의 게이트 전극에 결합되는 차동 증폭기를 구비하는데, 상기 제2트랜지스터는 제1출력 전극을 통해 제1트랜지스터의 출력 전극에 결합되는 반면에, 제2트랜지스터의 제2출력 전극은 다른 처리된 정지 전류를 공급하기 위해 동작하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  7. 제5항에 있어서, 상기 신호 처리 수단은 전류 미러 구성을 상기 전류 센서와 구성시킨 트랜지스터를 구비하는 반면에, 상기 다른 처리된 정지 전류를 얻기 위해서 상기 신호 처리 수단의 트랜지스터가 다른 기하학적 크기를 갖는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  8. 제1항에 있어서, 상기 신호처리 수단에 결합되어, 처리된 정지 전류를 적어도 하나의 기준 전류 또는 기준 전압과 비교하고, 상기 기준 전류 또는 기준 전압이 초과할 시기를 표시하기 위해 설계된 비교 수단을 구비하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  9. 제8항에 있어서, 상기 비교 수단은 처리된 정지 전류를 공급하는 제1입력과, 기준 전압을 공급하는 제2입력 및, 상기 기준 전류에 관해 처리된 정지 전류에 의존하여 각각의 제1 및 제2값을 추정하는 디지탈 출력을 가진 적어도 하나의 전류 미러 구성을 갖는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  10. 제8항에 있어서, 상기 비교 수단은 아나로그 전압 비교 수단으로 구성되는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  11. 제8항에 있어서, 상기 비교 수단의 출력은 주사 체인(scan chain)에 결합되는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  12. 제8항에 있어서, 상기 비교 수단의 출력은 자체-검사(self-test)회로에 결합되는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  13. 적어도 하나의 분기 회로를 가진 집적 모놀리딕 디지탈 회로에 있어서, 상기 집적 모놀리딕 회로는 분기 회로, 이 분기 회로의 조합부 또는 모든 분기 회로의 정지 전류를 측정하기 위해 제1항 또는 제2항에 청구된 바와같이 적어도 하나의 장치 또는 적어도 그 장치의 일부를 구비하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로.
  14. 제1항 또는 제2항에서 청구된 바와 같은 장치와, 인쇄 회로 기판상에서 집적 회로를 검사하기 위한 경계 주사 논리 회로를 구비하며, 상기 정지 전류 측정장치 및 상기 경계 주사 논리 회로는 서로 결합되는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
  15. 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 검사 장치에 있어서, 상기 검사 장치가 제1항 또는 제2항에서 청구된 바와 같은 적어도 일부의 장치를 구비하는 것을 특징으로 하는 집적 모놀리딕 디지탈 회로의 정지 전류 측정용 장치.
KR1019900000212A 1989-01-10 1990-01-10 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치 KR0142080B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900050A NL8900050A (nl) 1989-01-10 1989-01-10 Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting.
NL8900050 1989-01-10

Publications (2)

Publication Number Publication Date
KR900012103A KR900012103A (ko) 1990-08-03
KR0142080B1 true KR0142080B1 (ko) 1998-07-15

Family

ID=19853926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000212A KR0142080B1 (ko) 1989-01-10 1990-01-10 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치

Country Status (6)

Country Link
US (1) US5057774A (ko)
EP (1) EP0386804B1 (ko)
JP (1) JP3088727B2 (ko)
KR (1) KR0142080B1 (ko)
DE (1) DE69004830T2 (ko)
NL (1) NL8900050A (ko)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321354A (en) * 1990-07-23 1994-06-14 Seiko Epson Corporation Method for inspecting semiconductor devices
US5498972A (en) * 1990-08-15 1996-03-12 Telefonaktiebolaget Lm Ericsson Device for monitoring the supply voltage on integrated circuits
US5254942A (en) * 1991-04-25 1993-10-19 Daniel D'Souza Single chip IC tester architecture
US5420522A (en) * 1991-12-04 1995-05-30 Texas Instruments Incorporated Method and system for fault testing integrated circuits using a light source
ES2046136B1 (es) * 1992-07-03 1996-12-16 Inelcom Ingenieria Electronica Circuito electronico detector de corrientes en multiples entradas.
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
DE4237122C2 (de) * 1992-11-03 1996-12-12 Texas Instruments Deutschland Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors
US5392293A (en) * 1993-02-26 1995-02-21 At&T Corp. Built-in current sensor for IDDQ testing
US5483170A (en) * 1993-08-24 1996-01-09 New Mexico State University Technology Transfer Corp. Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis
JPH07159496A (ja) * 1993-10-12 1995-06-23 At & T Global Inf Solutions Internatl Inc 集積回路の検査のための装置及びその方法
WO1995016923A1 (en) * 1993-12-16 1995-06-22 Philips Electronics N.V. Separate iddq-testing of signal path and bias path in an ic
GB2285516B (en) * 1994-01-05 1997-07-30 Hewlett Packard Co Quiescent current testing of dynamic logic systems
EP0672911A1 (en) * 1994-02-25 1995-09-20 ALCATEL BELL Naamloze Vennootschap Quiescent supply current test device
US5731700A (en) * 1994-03-14 1998-03-24 Lsi Logic Corporation Quiescent power supply current test method and apparatus for integrated circuits
EP0717851B1 (en) * 1994-07-05 2003-08-27 Koninklijke Philips Electronics N.V. A method of testing and an electronic circuit comprising a flipflop with a master and a slave
JP3157683B2 (ja) * 1994-08-30 2001-04-16 株式会社 沖マイクロデザイン 半導体集積回路の静止時電流測定法、半導体集積回路
US5519333A (en) * 1994-09-09 1996-05-21 Sandia Corporation Elevated voltage level IDDQ failure testing of integrated circuits
DE4434792C1 (de) * 1994-09-29 1996-05-23 Telefunken Microelectron Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung
TW280869B (en) * 1995-07-17 1996-07-11 Philips Electronics Nv IDDQ-testing of bias generator circuit
JP3233559B2 (ja) * 1995-08-14 2001-11-26 シャープ株式会社 半導体集積回路のテスト方法および装置
US5670892A (en) * 1995-10-20 1997-09-23 Lsi Logic Corporation Apparatus and method for measuring quiescent current utilizing timeset switching
US5917331A (en) * 1995-10-23 1999-06-29 Megatest Corporation Integrated circuit test method and structure
US5721495A (en) * 1995-10-24 1998-02-24 Unisys Corporation Circuit for measuring quiescent current
US5652524A (en) * 1995-10-24 1997-07-29 Unisys Corporation Built-in load board design for performing high resolution quiescent current measurements of a device under test
KR970029758A (ko) * 1995-11-09 1997-06-26 리 패치 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
WO1997018481A1 (en) * 1995-11-15 1997-05-22 University Of South Florida Method and apparatus for use in iddq integrated circuit testing
US5990699A (en) * 1996-01-16 1999-11-23 Intel Corporation Method for detecting opens through time variant current measurement
US5760598A (en) * 1996-02-12 1998-06-02 International Business Machines Corporation Method and apparatus for testing quiescent current in integrated circuits
US7623932B2 (en) 1996-03-28 2009-11-24 Fisher-Rosemount Systems, Inc. Rule set for root cause diagnostics
US8290721B2 (en) 1996-03-28 2012-10-16 Rosemount Inc. Flow measurement diagnostics
US7630861B2 (en) 1996-03-28 2009-12-08 Rosemount Inc. Dedicated process diagnostic device
US7949495B2 (en) 1996-03-28 2011-05-24 Rosemount, Inc. Process variable transmitter with diagnostics
JPH09292438A (ja) * 1996-04-30 1997-11-11 Toshiba Corp Ｃｍｏｓ集積回路装置、その検査方法及び検査装置
EP0811850B1 (en) * 1996-06-05 2005-07-27 Interuniversitair Micro-Elektronica Centrum Vzw High resolution supply current test system
US5889408A (en) * 1996-06-27 1999-03-30 Intel Corporation Delta IDDQ testing
US5808476A (en) * 1996-07-29 1998-09-15 National Science Council Built-in current sensor for IDDQ monitoring
US5869977A (en) * 1996-09-26 1999-02-09 Intel Corporation Defect insertion testability mode for IDDQ testing methods
US5742177A (en) * 1996-09-27 1998-04-21 Intel Corporation Method for testing a semiconductor device by measuring quiescent currents (IDDQ) at two different temperatures
US5757203A (en) * 1996-10-16 1998-05-26 Hewlett-Packard Company Multiple on-chip IDDQ monitors
US6141243A (en) * 1996-11-12 2000-10-31 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Sensor element
US6031403A (en) * 1996-11-13 2000-02-29 International Business Machines Corporation Pull-up and pull-down circuits
US6175244B1 (en) 1997-04-25 2001-01-16 Carnegie Mellon University Current signatures for IDDQ testing
JP3139553B2 (ja) * 1997-11-20 2001-03-05 株式会社アドバンテスト Ｉｃ試験装置
US6307406B1 (en) 1998-09-25 2001-10-23 Lucent Technologies, Inc. Current comparator for current mode circuits
US6239605B1 (en) * 1998-09-29 2001-05-29 Intel Corporation Method to perform IDDQ testing in the presence of high background leakage current
WO2000029860A2 (en) * 1998-11-13 2000-05-25 Broadcom Corporation Dynamic register with iddq testing capability
DE19918042C2 (de) * 1999-04-21 2001-05-31 Siemens Ag Schaltungsanordnung zur Unterstromerkennung an einem MOS-Leistungstransistor
US6496028B1 (en) 1999-05-11 2002-12-17 Interuniversitair Micro-Elektronica Centrum Method and apparatus for testing electronic devices
US6531885B1 (en) 1999-05-11 2003-03-11 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) Method and apparatus for testing supply connections
US6859058B2 (en) 1999-05-11 2005-02-22 Interuniversitair Microelektronica Centrum (Imec Uzw) Method and apparatus for testing electronic devices
US7010459B2 (en) 1999-06-25 2006-03-07 Rosemount Inc. Process device diagnostics using process variable sensor signal
EP1089082A1 (en) * 1999-09-30 2001-04-04 Interuniversitair Micro-Elektronica Centrum Vzw A method and apparatus for testing supply connections
EP1107013B1 (en) * 1999-09-22 2006-06-07 Interuniversitair Micro-Elektronica Centrum A method and an apparatus for testing supply connections
DE10050561B4 (de) * 2000-10-12 2005-04-28 Dialog Semiconductor Gmbh Integrierte Schaltung mit Schaltungsteilen mit unterschiedlicher Versorgungsspannung
US6970003B2 (en) * 2001-03-05 2005-11-29 Rosemount Inc. Electronics board life prediction of microprocessor-based transmitters
US20030222672A1 (en) * 2002-05-31 2003-12-04 Paul Winer Testing optical displays
EP1378758B1 (en) * 2002-07-03 2005-12-28 Q-Star Test N.V. Device for monitoring quiescent current of an electronic device
US20040156731A1 (en) * 2003-02-06 2004-08-12 Bond James R. Straight-cut motor shaft with pinned eccentric
US7079963B2 (en) * 2003-04-14 2006-07-18 Lsi Logic Corporation Modified binary search for optimizing efficiency of data collection time
US6954705B2 (en) * 2003-06-23 2005-10-11 Lsi Logic Corporation Method of screening defects using low voltage IDDQ measurement
WO2005010522A2 (en) 2003-07-18 2005-02-03 Rosemount Inc. Process diagnostics
US7018800B2 (en) * 2003-08-07 2006-03-28 Rosemount Inc. Process device with quiescent current diagnostics
US7627441B2 (en) 2003-09-30 2009-12-01 Rosemount Inc. Process device with vibration based diagnostics
US7523667B2 (en) 2003-12-23 2009-04-28 Rosemount Inc. Diagnostics of impulse piping in an industrial process
US7619431B2 (en) * 2003-12-23 2009-11-17 Nxp B.V. High sensitivity magnetic built-in current sensor
US7046180B2 (en) * 2004-04-21 2006-05-16 Rosemount Inc. Analog-to-digital converter with range error detection
US8112565B2 (en) 2005-06-08 2012-02-07 Fisher-Rosemount Systems, Inc. Multi-protocol field device interface with automatic bus detection
US20070068225A1 (en) 2005-09-29 2007-03-29 Brown Gregory C Leak detector for process valve
US7274203B2 (en) * 2005-10-25 2007-09-25 Freescale Semiconductor, Inc. Design-for-test circuit for low pin count devices
US7953501B2 (en) 2006-09-25 2011-05-31 Fisher-Rosemount Systems, Inc. Industrial process control loop monitor
US8788070B2 (en) 2006-09-26 2014-07-22 Rosemount Inc. Automatic field device service adviser
EP2074385B2 (en) 2006-09-29 2022-07-06 Rosemount Inc. Magnetic flowmeter with verification
US7321846B1 (en) 2006-10-05 2008-01-22 Rosemount Inc. Two-wire process control loop diagnostics
WO2008069025A1 (ja) * 2006-11-29 2008-06-12 Nec Corporation 半導体装置
US8898036B2 (en) 2007-08-06 2014-11-25 Rosemount Inc. Process variable transmitter with acceleration sensor
US7590511B2 (en) 2007-09-25 2009-09-15 Rosemount Inc. Field device for digital process control loop diagnostics
US9121885B2 (en) * 2010-08-16 2015-09-01 Infineon Technologies Ag Sensor package and method of manufacturing thereof
US9207670B2 (en) 2011-03-21 2015-12-08 Rosemount Inc. Degrading sensor detection implemented within a transmitter
CN102759657B (zh) * 2011-04-28 2015-04-08 上海西门子线路保护系统有限公司 一种耦合电流检测系统和检测方法
US9052240B2 (en) 2012-06-29 2015-06-09 Rosemount Inc. Industrial process temperature transmitter with sensor stress diagnostics
US9602122B2 (en) 2012-09-28 2017-03-21 Rosemount Inc. Process variable measurement noise diagnostic

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896259A (ja) * 1981-12-04 1983-06-08 Mitsubishi Electric Corp 半導体集積回路の電源電流等の測定方法
US4637020A (en) * 1983-08-01 1987-01-13 Fairchild Semiconductor Corporation Method and apparatus for monitoring automated testing of electronic circuits
JPS60247942A (ja) * 1984-05-23 1985-12-07 Advantest Corp 半導体メモリ試験装置
JPS6170777U (ko) * 1984-10-15 1986-05-14
NL8503394A (nl) * 1985-12-10 1987-07-01 Philips Nv Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen.
IT1213415B (it) * 1986-12-17 1989-12-20 Sgs Microelettronica Spa Circuito per la misura lineare della corrente circolante su un carico.

Also Published As

Publication number Publication date
EP0386804B1 (en) 1993-12-01
DE69004830D1 (de) 1994-01-13
JPH02227670A (ja) 1990-09-10
EP0386804A3 (en) 1990-10-24
NL8900050A (nl) 1990-08-01
KR900012103A (ko) 1990-08-03
EP0386804A2 (en) 1990-09-12
US5057774A (en) 1991-10-15
DE69004830T2 (de) 1994-05-19
JP3088727B2 (ja) 2000-09-18

Similar Documents

Publication Publication Date Title
KR0142080B1 (ko) 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치
TW322529B (en) Multiple on-chip iddq monitors
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
KR100485462B1 (ko) 집적회로검사방법
EP0838689A2 (en) Test of circuits with Schmitt inputs
US11567121B2 (en) Integrated circuit with embedded testing circuitry
KR930017306A (ko) 출력 회로 및 반도체 집적 회로
JP3353288B2 (ja) Ｌｓｉ試験装置
JP2000147071A (ja) アナログ回路の特性検査装置
JPH1082837A (ja) Ｌｓｉ試験装置
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法
Siskos et al. A current conveyor based BIC sensor for current monitoring in mixed-signal circuits
JP2000098004A (ja) 半導体集積回路装置
JPH09178811A (ja) Ｌｓｉテスタ用ｉ／ｏ回路
JP2596041Y2 (ja) Ｉｃテスタ
KR960009901Y1 (ko) 집적소자 검사장치의 미드-레인지 체크회로
JP2000206175A (ja) Ｌｓｉ電流測定装置
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법
RU2307367C1 (ru) Вспомогательный блок для индикации контакта измерительного прибора с проверяемым объектом
JPH03189575A (ja) 半導体装置の試験方法および試験装置
JPH04236364A (ja) 接続検査装置
JP2001208801A (ja) Ｉｃテスタのリーク電流補正方法およびその装置
JPH0366622B2 (ko)
JPS63271171A (ja) 電源診断方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060303

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee