JPH02227670A - 零入力電流測定装置 - Google Patents
零入力電流測定装置Info
- Publication number
- JPH02227670A JPH02227670A JP2003275A JP327590A JPH02227670A JP H02227670 A JPH02227670 A JP H02227670A JP 2003275 A JP2003275 A JP 2003275A JP 327590 A JP327590 A JP 327590A JP H02227670 A JPH02227670 A JP H02227670A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- quiescent current
- current
- measuring device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 30
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims description 38
- 238000005259 measurement Methods 0.000 claims description 21
- 238000012986 modification Methods 0.000 claims description 12
- 230000004048 modification Effects 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000010079 rubber tapping Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 210000003371 toe Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/15—Indicating the presence of current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、集積化されたモノリシックデジタル回路の零
入力電流を測定する零入力電流測定装置であって、零入
力電流を測定する電流センサとしてトランジスタを具え
、このトランジスタに、集積化モノリシック回路の給電
端子に結合するための第１の接続端子と、給電端子に結
合するための第２の接続端子とを設けた零入力電流測定
装置に関するものである。
入力電流を測定する零入力電流測定装置であって、零入
力電流を測定する電流センサとしてトランジスタを具え
、このトランジスタに、集積化モノリシック回路の給電
端子に結合するための第１の接続端子と、給電端子に結
合するための第２の接続端子とを設けた零入力電流測定
装置に関するものである。
さらに、本発明は、上述の零入力電流測定回路が接続さ
れている集積化モノリシックデジタル回路に関するもの
である。
れている集積化モノリシックデジタル回路に関するもの
である。
さらに、本発明は、このような零入力電流測定回路を設
けた試験装置に関するものである。
けた試験装置に関するものである。
（従来の技術）
上述した集積化モノリシックデジタル回路の零入力電流
測定回路装置は、１９８８年に発行された“アイイーイ
ーイ°−（ＩＩ！Ｉ！Ｂ）の第３４０頁〜第３４３頁に
掲載されている文献”ビイルトーインーカレントテステ
ィング フィジビイリティ スタデイ−（Ｂｕｉｌｔ−
Ｉｎ−Ｃｕｒｒｅｎｔ Ｔｅｓｔｉｎｇ−Ｆｅａｓｉｂ
ｉｌｉｔｙ ５ｔｕｄｙ）Ｌ Ｍａｌｙ及びＰ、Ｎｉｇ
ｈ著に記載されている。この刊行物においては、集積化
モノリシックデジタル回路に組み込まれている電流セン
サによるデジタルＶＬＳ１回路の試験について記載され
ている。また、電流センサとしては非線形特性を有する
センサ、特に自然対数的な電圧−電流特性を有するセン
サとしてバイポーラトランジスタを用いることが記載さ
れている。そして、電流センサはモノリシック回路とモ
ノリシック回路用の給電線との間に接続され、例えばＶ
ＬＳ１回路における回路短絡及び／又は例えばＭＯＳ
−ＦＰＴのフローティングゲート電極によって生ずる異
常な零入力電流を測定するように作用している。測定は
ダイナミックに行われ、すなわち試験ベクトルがＶＬＳ
１回路の入力部に供給されスイッチング動作問の休止期
間中に零入力電流が測定されている。ＶＬＳ１回路が所
望の動作を行っている場合、零入力電流の大きさは不所
望動作を行っている場合よりも一層小さいレベルにある
。
測定回路装置は、１９８８年に発行された“アイイーイ
ーイ°−（ＩＩ！Ｉ！Ｂ）の第３４０頁〜第３４３頁に
掲載されている文献”ビイルトーインーカレントテステ
ィング フィジビイリティ スタデイ−（Ｂｕｉｌｔ−
Ｉｎ−Ｃｕｒｒｅｎｔ Ｔｅｓｔｉｎｇ−Ｆｅａｓｉｂ
ｉｌｉｔｙ ５ｔｕｄｙ）Ｌ Ｍａｌｙ及びＰ、Ｎｉｇ
ｈ著に記載されている。この刊行物においては、集積化
モノリシックデジタル回路に組み込まれている電流セン
サによるデジタルＶＬＳ１回路の試験について記載され
ている。また、電流センサとしては非線形特性を有する
センサ、特に自然対数的な電圧−電流特性を有するセン
サとしてバイポーラトランジスタを用いることが記載さ
れている。そして、電流センサはモノリシック回路とモ
ノリシック回路用の給電線との間に接続され、例えばＶ
ＬＳ１回路における回路短絡及び／又は例えばＭＯＳ
−ＦＰＴのフローティングゲート電極によって生ずる異
常な零入力電流を測定するように作用している。測定は
ダイナミックに行われ、すなわち試験ベクトルがＶＬＳ
１回路の入力部に供給されスイッチング動作問の休止期
間中に零入力電流が測定されている。ＶＬＳ１回路が所
望の動作を行っている場合、零入力電流の大きさは不所
望動作を行っている場合よりも一層小さいレベルにある
。
従って、零入力電流を測定することにより、ＶＬＳ １
回路が所望の動作を行っているか或いは不所望な動作を
行っているかを指示できることになる。
回路が所望の動作を行っているか或いは不所望な動作を
行っているかを指示できることになる。
（発明が解決しようとする課題）
ＶＬＳ１回路への印加電圧が予め定めた値よりも大きい
場合、ＶＬＳ１回路が故障するおそれがある。バイポー
ラトランジスタは自然対数的な出力特性を有しているか
ら、ＶＬＳ１回路のトランジスタのスイッチング期間に
流れる比較的大きな電流と比較的小さな零入力電流とを
識別することができる。しかしながら、？１０Ｓ素子が
集積化されている回路装置において電流センサとしてバ
イポーラトランジスタを用いることは、同一のモノリシ
ックデジタル回路に集積化する上で製造上の難点がある
。さらに、電流センサを含み満足し得る動作を行なうＶ
ＬＳ１回路は、電流センサが含まれていないＶＬＳ１回
路よりも動作速度が遅くなってしまう。
場合、ＶＬＳ１回路が故障するおそれがある。バイポー
ラトランジスタは自然対数的な出力特性を有しているか
ら、ＶＬＳ１回路のトランジスタのスイッチング期間に
流れる比較的大きな電流と比較的小さな零入力電流とを
識別することができる。しかしながら、？１０Ｓ素子が
集積化されている回路装置において電流センサとしてバ
イポーラトランジスタを用いることは、同一のモノリシ
ックデジタル回路に集積化する上で製造上の難点がある
。さらに、電流センサを含み満足し得る動作を行なうＶ
ＬＳ１回路は、電流センサが含まれていないＶＬＳ１回
路よりも動作速度が遅くなってしまう。
従って、本発明の目的は、高い識別力を以て高速で零入
力電流測定を行なうことができる零入力電流測定回路を
提供するものである。
力電流測定を行なうことができる零入力電流測定回路を
提供するものである。
（発明の概要）
本発明による集積化モノリシックデジタル回路の零入力
電流測定回路は、第１接続端子における電圧を安定化す
るための電圧安定化手段と、電圧安定化手段に結合され
、零入力電流を信号処理する信号処理手段とを具えるこ
とを特徴とする。電流センサの両端間の電圧は大きな電
流変化が生じてセ例えば一定に維持されるので、零入力
電流の測定時に高い分解能が達成され、しがも集積化モ
ノリシック回路の動作はスイッチング中に生ずるピーク
電流により影響を受けることはない。
電流測定回路は、第１接続端子における電圧を安定化す
るための電圧安定化手段と、電圧安定化手段に結合され
、零入力電流を信号処理する信号処理手段とを具えるこ
とを特徴とする。電流センサの両端間の電圧は大きな電
流変化が生じてセ例えば一定に維持されるので、零入力
電流の測定時に高い分解能が達成され、しがも集積化モ
ノリシック回路の動作はスイッチング中に生ずるピーク
電流により影響を受けることはない。
本発明による零入力電流測定装置の一実施例は、前記電
圧安定化手段が差動増幅器を具え、この差動増幅器の第
１入力部を前記第１接続端子に結合し、第２入力部を前
記第２接続端子又は基準電圧源に接続するための接続端
子に結合し、出力部を前記トランジスタのゲート電極に
結合したことを特徴とする。第２入力部を第２接続端子
に結合した場合、差動増幅器の予め定めたオフセット電
圧（例えば、１００■Ｖ）により、トランジスタ両端間
の電圧降下が低くなることが達成され、しかも比較的大
きな電流変化が生じてもフィードバックループによりト
ランジスタ両端間の電圧降下は比較的平坦に維持される
。第２の入力部を基準電圧源に接続するための接続端子
に結合する場合、内部供給電圧より高い外部供給電圧が
作動電圧として印加される集積化モノリシック回路に対
しては、（電圧降下変換）、電流測定機能、電圧安定化
機能及び外部供給電圧の階段的降下が結合されることに
なる。予め定めたオフセット電圧がほぼＯｖの場合、第
１接続端子における電圧すなわち集積化モノリシック回
路の作動電圧は基準電圧源の電圧にほぼ等しくなる。
圧安定化手段が差動増幅器を具え、この差動増幅器の第
１入力部を前記第１接続端子に結合し、第２入力部を前
記第２接続端子又は基準電圧源に接続するための接続端
子に結合し、出力部を前記トランジスタのゲート電極に
結合したことを特徴とする。第２入力部を第２接続端子
に結合した場合、差動増幅器の予め定めたオフセット電
圧（例えば、１００■Ｖ）により、トランジスタ両端間
の電圧降下が低くなることが達成され、しかも比較的大
きな電流変化が生じてもフィードバックループによりト
ランジスタ両端間の電圧降下は比較的平坦に維持される
。第２の入力部を基準電圧源に接続するための接続端子
に結合する場合、内部供給電圧より高い外部供給電圧が
作動電圧として印加される集積化モノリシック回路に対
しては、（電圧降下変換）、電流測定機能、電圧安定化
機能及び外部供給電圧の階段的降下が結合されることに
なる。予め定めたオフセット電圧がほぼＯｖの場合、第
１接続端子における電圧すなわち集積化モノリシック回
路の作動電圧は基準電圧源の電圧にほぼ等しくなる。
本発明による零入力電流測定装置の実施例は、前記差動
増幅器の出力部を、零入力電流測定期間以外の期間すな
わち集積化モノリシック回路の零入力電流測定を行なっ
ていない期間中に前記電流センサの動作を変更する変更
回路を介して前記ゲート電極に結合することを特徴とす
る。このように構成すれば、零入力電流測定回路装置が
集積化モノリシック回路と共に集積化されていても通常
の動作状態において電流センサが接続されていない場合
の動作にほぼ等しい動作を行なうことができる。
増幅器の出力部を、零入力電流測定期間以外の期間すな
わち集積化モノリシック回路の零入力電流測定を行なっ
ていない期間中に前記電流センサの動作を変更する変更
回路を介して前記ゲート電極に結合することを特徴とす
る。このように構成すれば、零入力電流測定回路装置が
集積化モノリシック回路と共に集積化されていても通常
の動作状態において電流センサが接続されていない場合
の動作にほぼ等しい動作を行なうことができる。
本発明による零入力端子測定装置の実施例は、前記信号
処理手段が第１トランジスタを具え、この第１トランジ
スタが前記トランジスタの形態をした電流センサと共に
電流ミラー回路を構成し、この電流ミラー回路が、前記
第１トランジスタの出力電極を介して零入力電流の電流
像となる電流を供給するように構成したことを特徴とす
る。このように構成すれば、検出した零入力電流に基い
て、集積化モノリシック回路の動作にほとんど影響を及
ぼすことなく別の処理を実行することができ、例えばオ
ーミンクな負荷を第１の接続端子に結合し零入力端子か
ら形成した電圧を測定することができる。
処理手段が第１トランジスタを具え、この第１トランジ
スタが前記トランジスタの形態をした電流センサと共に
電流ミラー回路を構成し、この電流ミラー回路が、前記
第１トランジスタの出力電極を介して零入力電流の電流
像となる電流を供給するように構成したことを特徴とす
る。このように構成すれば、検出した零入力電流に基い
て、集積化モノリシック回路の動作にほとんど影響を及
ぼすことなく別の処理を実行することができ、例えばオ
ーミンクな負荷を第１の接続端子に結合し零入力端子か
ら形成した電圧を測定することができる。
本発明による零入力電流測定装置の別の実施例は、前記
信号処理手段が差動増幅器を具え、この差動増幅器の第
１入力部を前記第１接続端子に結合し、その第２入力部
を第１トランジスタの出力電極に結合し、その出力部を
第２トランジスタのゲート電極に結合し、第２トランジ
スタを第１出力電極を経て第１トランジスタの出力電極
に結合し、第２トランジスタの第２出力電極が処理され
た別の零入力電流を発生するように構成したことを特徴
とする。電圧安定化手段の差動増幅器を調整して電流セ
ンサ両端間の電圧降下を極めて低くすることができる。
信号処理手段が差動増幅器を具え、この差動増幅器の第
１入力部を前記第１接続端子に結合し、その第２入力部
を第１トランジスタの出力電極に結合し、その出力部を
第２トランジスタのゲート電極に結合し、第２トランジ
スタを第１出力電極を経て第１トランジスタの出力電極
に結合し、第２トランジスタの第２出力電極が処理され
た別の零入力電流を発生するように構成したことを特徴
とする。電圧安定化手段の差動増幅器を調整して電流セ
ンサ両端間の電圧降下を極めて低くすることができる。
この結果、集積化モノリシック回路への供給電圧は極め
て安定なものとなり、外部供給電圧にほぼ等しくなる。
て安定なものとなり、外部供給電圧にほぼ等しくなる。
信号処理手段の差動増幅器及び第２トランジスタにより
、電流センサトランジスタのような第１トランジスタは
線形な作動域（トロイダイルレンジ）で動作する。
、電流センサトランジスタのような第１トランジスタは
線形な作動域（トロイダイルレンジ）で動作する。
この結果、電流センサとしてのトランジスタと第１トラ
ンジスタの幾何学的寸法が等しい場合には電流センサの
トランジスタを流れる電流に等しい電流が第１トランジ
スタを流れ、電流センサのトランジスタと第１トランジ
スタの幾何学的寸法が相異する場合には電流センサのト
ランジスタを流れる電流に比例する電流が第１トランジ
スタを流れることになる。第２トランジスタは別の処理
用の測定電流を供給することになる。
ンジスタの幾何学的寸法が等しい場合には電流センサの
トランジスタを流れる電流に等しい電流が第１トランジ
スタを流れ、電流センサのトランジスタと第１トランジ
スタの幾何学的寸法が相異する場合には電流センサのト
ランジスタを流れる電流に比例する電流が第１トランジ
スタを流れることになる。第２トランジスタは別の処理
用の測定電流を供給することになる。
本発明による零入力電流測定装置の実施例は、前記信号
処理手段が、電流センサと共に電流ミラー回路を構成す
る別の複数個のトランジスタを具え、これら別のトラン
ジスタが異なる幾何学的構造寸法を有し種々の処理され
た零入力電流が得られるよう構成したことを特徴とする
。このように構成すれば、別の処理用に零入力電流に比
例する種々の電流が得られる。
処理手段が、電流センサと共に電流ミラー回路を構成す
る別の複数個のトランジスタを具え、これら別のトラン
ジスタが異なる幾何学的構造寸法を有し種々の処理され
た零入力電流が得られるよう構成したことを特徴とする
。このように構成すれば、別の処理用に零入力電流に比
例する種々の電流が得られる。
少なくとも１個のサブ回路を具える本発明による集積化
モノリシックデジタル回路は、請求項１から１０までの
いずれか１項に記載の零入力電流測定装置又はその一部
を具え、サブ回路、サブ回路の結合体又は全てのサブ回
路の零入力電流を測定するように構成したことを特徴と
する。集積化モノリシック回路が電流センサ、電圧安定
化手段及び信号処理手段を具える場合、測定された零入
力電流は集積化モノリシック回路の接続ピンまで伝達さ
れ、プリント回路基板の位置で或いは集積化モノリシッ
クデジタル回路用の試験装置によって別の処理を行なう
ことができる。集積化モノリシック回路に比較手段も集
積化した場合、次のスイッチングが発生する前に処理さ
れた零入力電流のデジタル値を例えば７９７１７０２１
回路に供給することができる。集積化モノリシック回路
が数個のサブ回路を具える場合、検出した零入力電流の
デジタル値はオン−チィップ又はオフ−チィップの試験
装置でさらに処理することができる。これら試験装置は
例えば“走査試験°゛、°“自己試験“°及び“境界走
査”のような技術を用いることができる。尚、これらの
技術については対応する文献を参照されたい。
モノリシックデジタル回路は、請求項１から１０までの
いずれか１項に記載の零入力電流測定装置又はその一部
を具え、サブ回路、サブ回路の結合体又は全てのサブ回
路の零入力電流を測定するように構成したことを特徴と
する。集積化モノリシック回路が電流センサ、電圧安定
化手段及び信号処理手段を具える場合、測定された零入
力電流は集積化モノリシック回路の接続ピンまで伝達さ
れ、プリント回路基板の位置で或いは集積化モノリシッ
クデジタル回路用の試験装置によって別の処理を行なう
ことができる。集積化モノリシック回路に比較手段も集
積化した場合、次のスイッチングが発生する前に処理さ
れた零入力電流のデジタル値を例えば７９７１７０２１
回路に供給することができる。集積化モノリシック回路
が数個のサブ回路を具える場合、検出した零入力電流の
デジタル値はオン−チィップ又はオフ−チィップの試験
装置でさらに処理することができる。これら試験装置は
例えば“走査試験°゛、°“自己試験“°及び“境界走
査”のような技術を用いることができる。尚、これらの
技術については対応する文献を参照されたい。
以下、図面に基いて本発明の詳細な説明する。
（実施例）
第１Ａ図は本発明による零入力電流測定回路装置１を線
図的に示す、この回路装置１は集積化されたモノリシッ
クデジタル回路２に結合され、このデジタル回路の零入
力電流Ｉｎｎを測定する。回路装置１は、零入力電流測
定用の電流センサとしてトランジスタＴ３を具える。ト
ランジスタＴ３は、第１の給電線ＶＩＩＤと第２の給電
線ＶＳＳとの間において集積化されたモノリシック回路
２に直列に接続する０本発明においては、第１接続端子
Ｋｌｌの電圧を電圧安定化手段を用いて、本例ではフィ
ードバック型差動増幅器Ａ１を用いて安定化する。電流
センサＴ、を第２の接続端子に１２をを介して給電線ｖ
０に接続する。電流センサＴ、と差動増幅器Ａ１は本発
明による電流検出回路ＣＩ’ｌＳを構成する。差動増幅
器は、その第１の入力部Ｉ＋（＋）を第１接続端子［４
２１に接続し、第２入力部■ｗ（−）を給電線Ｖ、に接
続し又は第２入力部を基準電源Ｖ、。、を介して給電線
ＶＳＳに接続し、出力部０１を直接又は変更回路Ｍを介
して電流センサＴ、のゲート電極に接続する。この変更
回路Ｍは、増幅器又はフィルタとすることができ、並び
に零入力電流測定を行っていない期間中にトランジスタ
Ｔ、を完全に導通させるための付加的な入力部を有する
ことができる。差動増幅器の入力部Ｉ、を給電線ｖＥＩ
Ｄに接続する場合、差動増幅器ＡＩのオフセット、例え
ば１００ｍＶのオフセットによる電流センサＴ、の両端
間の電圧降下は約１００ｍＶになる。しかし、フィード
バック型差動増幅器＾１により、接続端子［１１の電圧
は安定化される。入力部■８を基準電圧源Ｖｒ＊ｆを介
して給電線ＶＳＳに接続する場合、オフセットはほぼ０
■になるから、接続端子Ｋｆｆｉｌの電圧はほぼ基準電
圧Ｖｒａｆに安定化されることになる。電流測定回路Ｃ
ＭＳは、集積化されたモノリシック回路と共に集積化す
ることができ、集積化モノリシック回路と共にプリント
基板上に形成することができ、集積化モノリシック回路
用の試験装置に組み込むことができ、或はこのような試
験装置内に組み込む代わりにインターフェースモジュー
ル内に位置させることができる。速度との関係において
並びに例えば“走査試験”のような他の“オン−チィッ
プ（ｏｎ−ｃｈ ｉｐ） ”試験方法との関係において
、電流測定回路を集積化モノリシック回路と共に一体化
することが有利である。
図的に示す、この回路装置１は集積化されたモノリシッ
クデジタル回路２に結合され、このデジタル回路の零入
力電流Ｉｎｎを測定する。回路装置１は、零入力電流測
定用の電流センサとしてトランジスタＴ３を具える。ト
ランジスタＴ３は、第１の給電線ＶＩＩＤと第２の給電
線ＶＳＳとの間において集積化されたモノリシック回路
２に直列に接続する０本発明においては、第１接続端子
Ｋｌｌの電圧を電圧安定化手段を用いて、本例ではフィ
ードバック型差動増幅器Ａ１を用いて安定化する。電流
センサＴ、を第２の接続端子に１２をを介して給電線ｖ
０に接続する。電流センサＴ、と差動増幅器Ａ１は本発
明による電流検出回路ＣＩ’ｌＳを構成する。差動増幅
器は、その第１の入力部Ｉ＋（＋）を第１接続端子［４
２１に接続し、第２入力部■ｗ（−）を給電線Ｖ、に接
続し又は第２入力部を基準電源Ｖ、。、を介して給電線
ＶＳＳに接続し、出力部０１を直接又は変更回路Ｍを介
して電流センサＴ、のゲート電極に接続する。この変更
回路Ｍは、増幅器又はフィルタとすることができ、並び
に零入力電流測定を行っていない期間中にトランジスタ
Ｔ、を完全に導通させるための付加的な入力部を有する
ことができる。差動増幅器の入力部Ｉ、を給電線ｖＥＩ
Ｄに接続する場合、差動増幅器ＡＩのオフセット、例え
ば１００ｍＶのオフセットによる電流センサＴ、の両端
間の電圧降下は約１００ｍＶになる。しかし、フィード
バック型差動増幅器＾１により、接続端子［１１の電圧
は安定化される。入力部■８を基準電圧源Ｖｒ＊ｆを介
して給電線ＶＳＳに接続する場合、オフセットはほぼ０
■になるから、接続端子Ｋｆｆｉｌの電圧はほぼ基準電
圧Ｖｒａｆに安定化されることになる。電流測定回路Ｃ
ＭＳは、集積化されたモノリシック回路と共に集積化す
ることができ、集積化モノリシック回路と共にプリント
基板上に形成することができ、集積化モノリシック回路
用の試験装置に組み込むことができ、或はこのような試
験装置内に組み込む代わりにインターフェースモジュー
ル内に位置させることができる。速度との関係において
並びに例えば“走査試験”のような他の“オン−チィッ
プ（ｏｎ−ｃｈ ｉｐ） ”試験方法との関係において
、電流測定回路を集積化モノリシック回路と共に一体化
することが有利である。
零入力電流測定装置１は、さらに零入力電流１００を処
理するための信号処理手段ｓｐｃを具える。信号処理手
段ＳＰＣは、トランジスタＴ３と共に電流ミラー回路を
構成する第１トランジスタＴ１を具えている。出力電極
ｄ１を介して零入力、電流！。のミラー像となる電流を
供給する。さらに、回路装置１は、処理された零入力電
流１．を基準電流１１．、と比較する比較手段ＣＯＭを
具える。比較手段ＣＯＨの出力部０２において、処理さ
れた零入力電流１．が基準電流１ｒａｆを超えたか否か
を指示する信号が現われる。
理するための信号処理手段ｓｐｃを具える。信号処理手
段ＳＰＣは、トランジスタＴ３と共に電流ミラー回路を
構成する第１トランジスタＴ１を具えている。出力電極
ｄ１を介して零入力、電流！。のミラー像となる電流を
供給する。さらに、回路装置１は、処理された零入力電
流１．を基準電流１１．、と比較する比較手段ＣＯＭを
具える。比較手段ＣＯＨの出力部０２において、処理さ
れた零入力電流１．が基準電流１ｒａｆを超えたか否か
を指示する信号が現われる。
この指示信号は論理信号とすることができ、例えば１．
がｌｒ＊ｆを超えた場合論理値“１”を出力することが
できる。
がｌｒ＊ｆを超えた場合論理値“１”を出力することが
できる。
第１Ｂ図は、集積化モノリシックデジタル回路の入力部
！、に所定の試験ベクトルを供給した場合のこの回路を
流れる電流Ｉ０を時間乞の関数として表わす＊ ｊｌ＋
Ｌ！＋ ｋ及びｔ４は数個の時間瞬時を表わす、瞬時
ｔ、とｔ、において集積化モノリシック回路２にスイッ
チングが発生している。瞬時ｔ、とｔ８との間及びｔ、
とｔ４との間において、スイッチングによって電流ピー
クＰ１及びＰ２が発生している。
！、に所定の試験ベクトルを供給した場合のこの回路を
流れる電流Ｉ０を時間乞の関数として表わす＊ ｊｌ＋
Ｌ！＋ ｋ及びｔ４は数個の時間瞬時を表わす、瞬時
ｔ、とｔ、において集積化モノリシック回路２にスイッ
チングが発生している。瞬時ｔ、とｔ８との間及びｔ、
とｔ４との間において、スイッチングによって電流ピー
クＰ１及びＰ２が発生している。
瞬時ｔ２とｔ、との間及び瞬時ｔ４以後において集積化
モノリシック回路２は休止状態にある。ＣＭＯＳ回路に
おいて、電流ピークは１０ｍＡ程度の値を有し、ＣＭＯ
Ｓ回路が故障していない場合の零入力電流はＰＡ／ｎ＾
程度の値を有している。一方、ＣＭＯＳ回路に、例えば
短絡等の故障が生じている場合、零入力電流は例えばｎ
Ａ／ｓＡ程度まで増大する。休止期間中の測定電流を！
。とすると、１．＞１．、、の場合ＣＭＯＳ回路に故障
が発生したことを表示することができる。この閾値１１
゜、は調整することができる。
モノリシック回路２は休止状態にある。ＣＭＯＳ回路に
おいて、電流ピークは１０ｍＡ程度の値を有し、ＣＭＯ
Ｓ回路が故障していない場合の零入力電流はＰＡ／ｎ＾
程度の値を有している。一方、ＣＭＯＳ回路に、例えば
短絡等の故障が生じている場合、零入力電流は例えばｎ
Ａ／ｓＡ程度まで増大する。休止期間中の測定電流を！
。とすると、１．＞１．、、の場合ＣＭＯＳ回路に故障
が発生したことを表示することができる。この閾値１１
゜、は調整することができる。
第１Ａ図に示す回路装置において、差動増幅器Ａ１を除
きゲート電極ｇｓを端子に１１に接続することにより電
流測定回路の構成を簡単化することができる。しかしな
がら、ループ増幅が低くなるため、端子Ｋｊ！１の電圧
の安定化が低くなってしまう。さらに、トランジスタＴ
、及びＴ１の幾何学的寸法を相異させることにより、電
流増幅を得ることもできる。
きゲート電極ｇｓを端子に１１に接続することにより電
流測定回路の構成を簡単化することができる。しかしな
がら、ループ増幅が低くなるため、端子Ｋｊ！１の電圧
の安定化が低くなってしまう。さらに、トランジスタＴ
、及びＴ１の幾何学的寸法を相異させることにより、電
流増幅を得ることもできる。
第２図は本発明による零入力電流測定回路装置の信号処
理手段ｓｐｃ及び比較手段ＣＯＨの一例の構成を示す、
第１Ａ図の記号と対応する記号は同一の構成要素を示す
、信号処理手段は差動増幅器Ａ２を有し、その第１入力
部１ｓ（＋）を第１の接続端子Ｋｊ！１に接続し、第２
の入力部ｌ４（−）は第１トランジスタＴＩの出力電極
ｄ１に接続し、その出力部０３は第２トランジスタＴ２
のゲート電極ｇ２に接続する。トランジスタＴ２は、第
１の入力電極Ｓ２を介して第１トランジスタＴ１の出力
電極ｄ１に接続する。第２の出力電極ｄ２は比較手段Ｃ
ＯＨに電流！。を供給するように作用する。比較手段Ｃ
ＯＭはトランジスタＴ３及びＴ４で構成される電流ミラ
ー回路を具え、この電流ミラー回路は処理された零入力
電流１．を供給するための第１入力部ｔｓと、基準電流
Ｌａｆを供給するための第２入力部Ｉ６と、デジタル出
力部０４とを有している。電流１．がＩｖｍｔより小さ
い場合出力０４は第１の値（“０”）となり、■。＞
Ｉ ｒ ｅ ｔの場合出力０４は第２の値（“ｌ”）と
なる。
理手段ｓｐｃ及び比較手段ＣＯＨの一例の構成を示す、
第１Ａ図の記号と対応する記号は同一の構成要素を示す
、信号処理手段は差動増幅器Ａ２を有し、その第１入力
部１ｓ（＋）を第１の接続端子Ｋｊ！１に接続し、第２
の入力部ｌ４（−）は第１トランジスタＴＩの出力電極
ｄ１に接続し、その出力部０３は第２トランジスタＴ２
のゲート電極ｇ２に接続する。トランジスタＴ２は、第
１の入力電極Ｓ２を介して第１トランジスタＴ１の出力
電極ｄ１に接続する。第２の出力電極ｄ２は比較手段Ｃ
ＯＨに電流！。を供給するように作用する。比較手段Ｃ
ＯＭはトランジスタＴ３及びＴ４で構成される電流ミラ
ー回路を具え、この電流ミラー回路は処理された零入力
電流１．を供給するための第１入力部ｔｓと、基準電流
Ｌａｆを供給するための第２入力部Ｉ６と、デジタル出
力部０４とを有している。電流１．がＩｖｍｔより小さ
い場合出力０４は第１の値（“０”）となり、■。＞
Ｉ ｒ ｅ ｔの場合出力０４は第２の値（“ｌ”）と
なる。
第３図は測定電流を多段処理する構成を示す。
信号処理手段ＳＰＣはｎ個のトランジスタＴＩ−−−Ｔ
Ｉ。
Ｉ。
を具えると共にｎ個の出力電流！。、−−−１゜、を発
生する。トランジスタＴｌ−−−Ｔｉｎは増大するチィ
ップ表面を有することができ、チィップ表面を増大させ
ることにより別の処理用に値が増大した電流を得ること
ができる。電流１６．−−−１．７はアナログ又はデジ
タルの比較手段に供給することができる。
生する。トランジスタＴｌ−−−Ｔｉｎは増大するチィ
ップ表面を有することができ、チィップ表面を増大させ
ることにより別の処理用に値が増大した電流を得ること
ができる。電流１６．−−−１．７はアナログ又はデジ
タルの比較手段に供給することができる。
本例では電流！。、をアナログ処理する場合を図示し、
電流１１１１を抵抗Ｒによって電圧Ｕに変換し、この電
圧をアナログ電圧比較器（図示せず）に印加する。この
アナログ電圧比較器は例えば集積化されたモノリシック
デジタル回路を試験するための試験装置内に含まれる型
式のものとすることができる。
電流１１１１を抵抗Ｒによって電圧Ｕに変換し、この電
圧をアナログ電圧比較器（図示せず）に印加する。この
アナログ電圧比較器は例えば集積化されたモノリシック
デジタル回路を試験するための試験装置内に含まれる型
式のものとすることができる。
第４Ａ図はデジタル回路における準安定状態を測定する
ための本発明による電流測定回路を示す。
ための本発明による電流測定回路を示す。
例えばフリップフロップ回路においては、例えばタイミ
ングエラーによって不確定な出力“Ｏ″及び“１”が生
ずるおそれのある準安定状態が発生する。集積化モノリ
シック回路ｌ及び本発明による回路装置としてのフリッ
プフロップ回路を第４Ａ図に示す、フリップフロップ回
路２はデータ入力部Ｄ、クロック入力部Ｃ及び出力部Ｑ
を有している０回路装置２は制御入力部Ｓ及び出力部０
を有している。 ＣＭＯＳのフリップフロップ回路にお
いては、゛準安定状態によって発生する比較的高い電流
（１，Ａ以上）を測定することができる。準安定状態が
通過するまで出力信号０を用いてフリップフロップ回路
によって制御されるべき回路の動作を遅延させることが
できる。
ングエラーによって不確定な出力“Ｏ″及び“１”が生
ずるおそれのある準安定状態が発生する。集積化モノリ
シック回路ｌ及び本発明による回路装置としてのフリッ
プフロップ回路を第４Ａ図に示す、フリップフロップ回
路２はデータ入力部Ｄ、クロック入力部Ｃ及び出力部Ｑ
を有している０回路装置２は制御入力部Ｓ及び出力部０
を有している。 ＣＭＯＳのフリップフロップ回路にお
いては、゛準安定状態によって発生する比較的高い電流
（１，Ａ以上）を測定することができる。準安定状態が
通過するまで出力信号０を用いてフリップフロップ回路
によって制御されるべき回路の動作を遅延させることが
できる。
第４Ｂ図に零入力電流Ｘ、を示し、第４Ｃ図に準安定状
態におけるフリップフロップ回路の出力部Ｑにおける電
圧Ｕ、を示す。準安定状態ｍの期間中に比較的大きな零
入力電流１．が発生している。フリップフロップ回路の
通常の開始状態を“Ｏ″及び“１″で図示する。
態におけるフリップフロップ回路の出力部Ｑにおける電
圧Ｕ、を示す。準安定状態ｍの期間中に比較的大きな零
入力電流１．が発生している。フリップフロップ回路の
通常の開始状態を“Ｏ″及び“１″で図示する。
第５図は結合デジタルサブ回路の出力部の安定性に関す
る情報を得るための本発明による電流測定装置を示す０
回路装置１は“ハンドシェイク”の形態をした付加的な
入力信号及び出力信号Ｈを有している。集積化モノリシ
ック回路２は入力部１１、−−−Ｉｎ及び出力部０１．
−−−Ｏｎを有している。この回路形態において、いつ
安定な条件が得られるかを検出することは困難である。
る情報を得るための本発明による電流測定装置を示す０
回路装置１は“ハンドシェイク”の形態をした付加的な
入力信号及び出力信号Ｈを有している。集積化モノリシ
ック回路２は入力部１１、−−−Ｉｎ及び出力部０１．
−−−Ｏｎを有している。この回路形態において、いつ
安定な条件が得られるかを検出することは困難である。
本発明による回路装置によれば、モノリシックデジタル
回路２によって動作が実行されるか否かを指示する信号
を得ることができる。従って、零入力電流測定回路１は
、回路２を同様な回路に結合するのに必要ないわゆる“
ハンドシェイク（ｈａｎｄｓｈａｋｅ） ’”回路と共
に集積化する０回路装置ｔは、“ハンドシェイク゛。
回路２によって動作が実行されるか否かを指示する信号
を得ることができる。従って、零入力電流測定回路１は
、回路２を同様な回路に結合するのに必要ないわゆる“
ハンドシェイク（ｈａｎｄｓｈａｋｅ） ’”回路と共
に集積化する０回路装置ｔは、“ハンドシェイク゛。
信号を受信したとき“用意（ｒｅａｄｙ）”の状態にセ
ットされ、ピーク電流が零入力電流に低下するまで待機
する０次に、この回路装置ｌは、データを転送すること
ができることを指示スル“ハンドシェイク”信号を同様
な構成の回路に供給する。従って、縦続接続した回路間
においてもはや遅延が不要となり、この結果原理的に一
眉高速で動作し得る回路を実現することができる。
ットされ、ピーク電流が零入力電流に低下するまで待機
する０次に、この回路装置ｌは、データを転送すること
ができることを指示スル“ハンドシェイク”信号を同様
な構成の回路に供給する。従って、縦続接続した回路間
においてもはや遅延が不要となり、この結果原理的に一
眉高速で動作し得る回路を実現することができる。
第６図は本発明による零入力電流測定回路装置１を設け
た試験装置ＴＯを示す、ＶＬＳ１回路を試験するための
市販の装置として例えばシュルムベルガ社製の“セント
リ５０（商品名）”があり、本発明による回路装置はこ
の市販の装置に全体として又は部分的に組み込むことが
できる。
た試験装置ＴＯを示す、ＶＬＳ１回路を試験するための
市販の装置として例えばシュルムベルガ社製の“セント
リ５０（商品名）”があり、本発明による回路装置はこ
の市販の装置に全体として又は部分的に組み込むことが
できる。
第７Ａ図は変更回路Ｍを具える電流測定回路の一例を示
す０作動増幅器ＡＩ（第１Ａ図参照）をトランジスタＴ
５．↑６． Ｔ７．↑８．Ｔ９及びＴＩＯで構成し、変
更回路ＭをトランジスタＴＭで構成する。残りの記号は
第１図の部材と対応する部材を示す。
す０作動増幅器ＡＩ（第１Ａ図参照）をトランジスタＴ
５．↑６． Ｔ７．↑８．Ｔ９及びＴＩＯで構成し、変
更回路ＭをトランジスタＴＭで構成する。残りの記号は
第１図の部材と対応する部材を示す。
本例において、安定性は、相当大きな電流が流れる場合
の零電流測定を除いて保証される。けだし、図示の形態
の作動増幅器は低い増幅度を有するためである。
の零電流測定を除いて保証される。けだし、図示の形態
の作動増幅器は低い増幅度を有するためである。
第７Ｂ図は変更回路Ｍの変形例を示す６本例では、変更
回路Ｍを第１Ａ図の差動増幅器の出力部０１及び電流セ
ンサＴ３の制御入力部ｇｓに結合する。
回路Ｍを第１Ａ図の差動増幅器の出力部０１及び電流セ
ンサＴ３の制御入力部ｇｓに結合する。
この変更回路Ｍは、トランジスタＴＨに結合したインバ
ータＴｌｌ、 Ｔ１２を具える。例えば“試験中の装置
（ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅ５ｔ）である回路装
置２のクロック発生器からのクロック信号Ｃ２をインバ
ータの入力部Ｉ３に供給する。インバータは固定された
遅延量を有しているから、クロック信号の位相は、変更
回路Ｍが“試験中の装置”よりも−層高速に切り換わる
ように設定する必要がある。
ータＴｌｌ、 Ｔ１２を具える。例えば“試験中の装置
（ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅ５ｔ）である回路装
置２のクロック発生器からのクロック信号Ｃ２をインバ
ータの入力部Ｉ３に供給する。インバータは固定された
遅延量を有しているから、クロック信号の位相は、変更
回路Ｍが“試験中の装置”よりも−層高速に切り換わる
ように設定する必要がある。
第８Ａ図及び第８Ｂ図は本発明による電流測定装置を含
む集積回路の形態を示す、この集積回路ｔＣは、第８図
に示す回路形態中に付加的なピンＰａとして通常存在す
る端子ピンを有している。集積回路ＩＣが１０゜測定以
外の場合にも存在する大電流を取り出す回路を含む場合
、大電流を取り出す回路は付加的なピンを介してすなわ
ちＩｔｌＤＱ測定用の付加的なピンを介してすでに供給
されるので、端子Ｋｌｌはフローライング状態となり電
圧ｖａｎは端子に！２２に印加される。第８Ｂ図は、こ
のような回路形態を図示する。
む集積回路の形態を示す、この集積回路ｔＣは、第８図
に示す回路形態中に付加的なピンＰａとして通常存在す
る端子ピンを有している。集積回路ＩＣが１０゜測定以
外の場合にも存在する大電流を取り出す回路を含む場合
、大電流を取り出す回路は付加的なピンを介してすなわ
ちＩｔｌＤＱ測定用の付加的なピンを介してすでに供給
されるので、端子Ｋｌｌはフローライング状態となり電
圧ｖａｎは端子に！２２に印加される。第８Ｂ図は、こ
のような回路形態を図示する。
第９図は本発明の電流測定装置に集積回路ＩＣの走査チ
ェーン（ｓｃａｎ ｃｈａｉｎ）を結合した装置を示す
。
ェーン（ｓｃａｎ ｃｈａｉｎ）を結合した装置を示す
。
走査チェーン自体は既知であり、ＩＣ回路を試験する期
間にｔＣ中の多数のフリップフロップ回路−一一−ＦＰ
Ｒ−，、ＦＦ、で構成される。ＩＣ回路中のフリップフ
ロップ回路は互いに隣接し、試験期間中マルチプレクサ
ー−−−Ｍ−ｔ、Ｍ−によりシフトレジスタを形成する
。データは走査チェーンの開始時に入力部Ｓｌからマル
チプレクサに供給されると共に、このようにして構成さ
れるシフトレジスタに同期して入力される。走査チェー
ンの端部において、試験データはＩＣピンの出力部ＳＯ
において再び有用なものとされる０本発明による１０．
のモニタＭＯＮは、例えば付加的なマルチプレクサを介
して走査チェーンの予め定めた点で走査チェーンに結合
することができる。走査チェーンは制御信号Ｔ！ｔによ
ってオンに切り換えられる。すでにピンが走査試験に必
要なものとされているから、１１１０ｇｌ測定用に付加
的なピンは不要である＊ １１１０゜のモニタＭＯＮ
は走査チェーンの出力部に多重送信されることができる
。走査試験モードにおいて、すなわち信号Ｔ□が第１の
値を有する場合走査チェーンの出力はＩＣピンまで通過
し、一方通常モードにおいてすなわち信号Ｔ□が第２の
値をとる場合、！。。。のモニタの出力がＩＣピンまで
通過する。集積回路ＩＣ毎に数個の！、。。モニタを存
在させることができ、これら１゜。モニタは全て走査チ
ェーンに結合することができる。
間にｔＣ中の多数のフリップフロップ回路−一一−ＦＰ
Ｒ−，、ＦＦ、で構成される。ＩＣ回路中のフリップフ
ロップ回路は互いに隣接し、試験期間中マルチプレクサ
ー−−−Ｍ−ｔ、Ｍ−によりシフトレジスタを形成する
。データは走査チェーンの開始時に入力部Ｓｌからマル
チプレクサに供給されると共に、このようにして構成さ
れるシフトレジスタに同期して入力される。走査チェー
ンの端部において、試験データはＩＣピンの出力部ＳＯ
において再び有用なものとされる０本発明による１０．
のモニタＭＯＮは、例えば付加的なマルチプレクサを介
して走査チェーンの予め定めた点で走査チェーンに結合
することができる。走査チェーンは制御信号Ｔ！ｔによ
ってオンに切り換えられる。すでにピンが走査試験に必
要なものとされているから、１１１０ｇｌ測定用に付加
的なピンは不要である＊ １１１０゜のモニタＭＯＮ
は走査チェーンの出力部に多重送信されることができる
。走査試験モードにおいて、すなわち信号Ｔ□が第１の
値を有する場合走査チェーンの出力はＩＣピンまで通過
し、一方通常モードにおいてすなわち信号Ｔ□が第２の
値をとる場合、！。。。のモニタの出力がＩＣピンまで
通過する。集積回路ＩＣ毎に数個の！、。。モニタを存
在させることができ、これら１゜。モニタは全て走査チ
ェーンに結合することができる。
プリント回路基板（ＰＣＢ）を試験する場合、本発明に
よるｔｏｅｓモニタ及びいわゆる周知の境界走査制御装
置（ｂｏｕｎｄａｒｙ ５ｃａｓｎ ｃｏｎｔｒｏｌｌ
ｅｒ）を具える集積回路を形成することができる。この
場合、１１１０＠モニタは測定すべき多数のＩＣが接続
されている給電線を流れる電流を測定することになる。
よるｔｏｅｓモニタ及びいわゆる周知の境界走査制御装
置（ｂｏｕｎｄａｒｙ ５ｃａｓｎ ｃｏｎｔｒｏｌｌ
ｅｒ）を具える集積回路を形成することができる。この
場合、１１１０＠モニタは測定すべき多数のＩＣが接続
されている給電線を流れる電流を測定することになる。
電流測定の結果は境界走査制御装置のレジスタに記憶す
ることができる。
ることができる。
第１Ｏ図は集積回路ＩＣにおいて本発明による電流測定
装置ＭＯＨに自己試験回路ＳＴを結合した構成を示す、
モニタ？ｔＯＮは論理回路ＬＣの零入力電流を測定する
。自己試験回路ＳＴ’は論理回路ＬＣの出力部Ｏ１゜０
２−−−０．だけでなくモニタの出力部ＯＭにも接続す
る。集積回路ＩＣ中に自己試験回路が存在する場合、Ｉ
■ｏモニタ用の付加的なピンは不要である。自己試験回
路は、例えばこの試験の分野で周知のいわゆる“線形フ
ィードバックシフトレジスタ”で構成することができる
。
装置ＭＯＨに自己試験回路ＳＴを結合した構成を示す、
モニタ？ｔＯＮは論理回路ＬＣの零入力電流を測定する
。自己試験回路ＳＴ’は論理回路ＬＣの出力部Ｏ１゜０
２−−−０．だけでなくモニタの出力部ＯＭにも接続す
る。集積回路ＩＣ中に自己試験回路が存在する場合、Ｉ
■ｏモニタ用の付加的なピンは不要である。自己試験回
路は、例えばこの試験の分野で周知のいわゆる“線形フ
ィードバックシフトレジスタ”で構成することができる
。
本発明は上述した実施例だけに限定されるもので°はな
く、種々の変形が可能である０例えば、本発明の用途は
上述した用途だけに限定されず種々の用途に適用するこ
とができる。さらに、本発明による零電流測定装置をプ
リント回路基板上に設ければ、電流測定を利用して“接
続試験”すなわち基板上導体部の断線又は短絡を検出す
ることができる０本発明による零電流測定装置は“境界
走査チェーン”中に含ませることもできる０本発明によ
る回路装置はＭＯＳ技術だけでなく、他の技術例えばバ
イポーラ技術によっても構成することができる。
く、種々の変形が可能である０例えば、本発明の用途は
上述した用途だけに限定されず種々の用途に適用するこ
とができる。さらに、本発明による零電流測定装置をプ
リント回路基板上に設ければ、電流測定を利用して“接
続試験”すなわち基板上導体部の断線又は短絡を検出す
ることができる０本発明による零電流測定装置は“境界
走査チェーン”中に含ませることもできる０本発明によ
る回路装置はＭＯＳ技術だけでなく、他の技術例えばバ
イポーラ技術によっても構成することができる。
勿論、ｔｅｅｏが測定される回路を有する集積回路中に
ＩＤＫＩＱモニタを集積化する場合、１１１１１＠モニ
タは“活性区域”の約１％を占めるにすぎない。
ＩＤＫＩＱモニタを集積化する場合、１１１１１＠モニ
タは“活性区域”の約１％を占めるにすぎない。
このような場合、モニタは、集積回路ＩＣの周辺区域の
非使用の位置に配置する。さらに、−Ｉｌｌ的に、■、
。。モニタを集積化するのに必要な付加的な処理工程は
不要である、
非使用の位置に配置する。さらに、−Ｉｌｌ的に、■、
。。モニタを集積化するのに必要な付加的な処理工程は
不要である、
第１Ａ図は本発明による零入力電流測定回路の一例の構
成を示す回路図、 第１Ｂ図は所定の試験ベクトルを供給した場合の集積化
モノリシック回路を流れる電流を時間の関数として示す
グラフ、 第２図は本発明による零入力電流測定装置の信号処理手
段及び比較手段を示す回路図、第３図は測定した零入力
電流の多段処理の構成を示す回路図、 第４Ａ図はデジタル回路における準安定状態を測定する
ための本発明による電流測定の構成を示す回路図、 第４Ｂ図は第４Ａ図の回路電流を示すグラフ、第４Ｃ図
はデジタル回路の出力端子の電圧を示すグラフ、 第５図は結合デジタルサブ回路の出力部の安定性に関す
る情報を得るための電流測定の構成を示す回路図、 第６図は本発明による零入力電流測定装置が設けられて
いる試験装置を示す線図、 第７Ａ図は一例の変更回路を有する電流測定回路の実施
例を示す回路図、 第７Ｂ図は変更回路の変形形を示す回路図、第８Ａ図及
び第８Ｂ図は本発明による電流測定装置を含む集積回路
の構成を示す回路図、第９図は集積回路において電流測
定回路に走査チェーンを結合した構成を示す回路図、第
１θ図は集積回路において本発明による電流測定装置に
自己試験回を結合した構成を示す回路図である。 １・・・零電流測定装置 ２・・・集積化モノリシック回路 に１１・・・第１接続端子 に２２・・・第２接続端子 Ｔ３・・・電流センサ ＣＭＳ・・・電流測定回路 ｓｐｃ・・・信号処理手段 ＣＯＭ・・・比較手段 ＶＩＩＥｌ＋ ｖｓｓ・・・給電線
成を示す回路図、 第１Ｂ図は所定の試験ベクトルを供給した場合の集積化
モノリシック回路を流れる電流を時間の関数として示す
グラフ、 第２図は本発明による零入力電流測定装置の信号処理手
段及び比較手段を示す回路図、第３図は測定した零入力
電流の多段処理の構成を示す回路図、 第４Ａ図はデジタル回路における準安定状態を測定する
ための本発明による電流測定の構成を示す回路図、 第４Ｂ図は第４Ａ図の回路電流を示すグラフ、第４Ｃ図
はデジタル回路の出力端子の電圧を示すグラフ、 第５図は結合デジタルサブ回路の出力部の安定性に関す
る情報を得るための電流測定の構成を示す回路図、 第６図は本発明による零入力電流測定装置が設けられて
いる試験装置を示す線図、 第７Ａ図は一例の変更回路を有する電流測定回路の実施
例を示す回路図、 第７Ｂ図は変更回路の変形形を示す回路図、第８Ａ図及
び第８Ｂ図は本発明による電流測定装置を含む集積回路
の構成を示す回路図、第９図は集積回路において電流測
定回路に走査チェーンを結合した構成を示す回路図、第
１θ図は集積回路において本発明による電流測定装置に
自己試験回を結合した構成を示す回路図である。 １・・・零電流測定装置 ２・・・集積化モノリシック回路 に１１・・・第１接続端子 に２２・・・第２接続端子 Ｔ３・・・電流センサ ＣＭＳ・・・電流測定回路 ｓｐｃ・・・信号処理手段 ＣＯＭ・・・比較手段 ＶＩＩＥｌ＋ ｖｓｓ・・・給電線
Claims (1)
- 【特許請求の範囲】 １、集積化されたモノリシックデジタル回路の零入力電
流を測定する零入力電流測定装置であって、零入力電流
を測定する電流センサとしてトランジスタを具え、この
トランジスタに、集積化モノリシック回路の給電端子に
結合するための第１の接続端子と、給電端子に結合する
ための第２の接続端子とを設けた零入力電流測定装置に
おいて、前記第１接続端子における電圧を安定化するた
めの電圧安定化手段と、電圧安定化手段に結合され、零
入力電流を信号処理する信号処理手段とを具えることを
特徴とする零入力電流測定装置。 ２、前記電圧安定化手段が差動増幅器を具え、この差動
増幅器の第１入力部を前記第１接続端子に結合し、第２
入力部を前記第２接続端子又は基準電圧源に接続するた
めの接続端子に結合し、出力部を前記トランジスタのゲ
ート電極に結合したことを特徴とする請求項１に記載の
零入力電流測定装置。 ３、前記差動増幅器の出力部を、零入力電流測定期間以
外の期間すなわち集積化モノリシック回路の零入力電流
測定を行なっていない期間中に前記電流センサの動作を
変更する変更回路を介して前記ゲート電極に結合するこ
とを特徴とする請求項１又は２に記載の零入力電流測定
装置。 ４、前記変更回路が、トランジスタの形態をした電流セ
ンサが完全に導通するように変更することを特徴とする
請求項３に記載の零入力電流測定装置。 ５、前記信号処理手段が第１トランジスタを具え、この
第１トランジスタが前記トランジスタの形態をした電流
センサと共に電流ミラー回路を構成し、この電流ミラー
回路が、前記第１トランジスタの出力電極を介して零入
力電流の電流像となる電流を供給するように構成したこ
とを特徴とする請求項１、２、３又は４のいずれか１項
に記載の零入力電流測定装置。 ６、前記信号処理手段が差動増幅器を具え、この差動増
幅器の第１入力部を前記第１接続端子に結合し、その第
２入力部を第１トランジスタの出力電極に結合し、その
出力部を第２トランジスタのゲート電極に結合し、第２
トランジスタを第１出力電極を経て第１トランジスタの
出力電極に結合し、第２トランジスタの第２出力電極が
処理された別の零入力電流を発生するように構成したこ
とを特徴とする請求項５に記載の零入力電流測定装置。 ７、前記信号処理手段が、電流センサと共に電流ミラー
回路を構成する別の複数個のトランジスタを具え、これ
ら別のトランジスタが異なる幾何学的構造寸法を有し種
々の処理された零入力電流が得られるよう構成したこと
を特徴とする請求項５又は６に記載の零入力電流測定装
置。 ８、前記信号処理手段に結合され、処理された零入力電
流を少なくとも１個の基準電流又は基準電圧と比較する
比較手段を具え、この比較手段が、零入力電流が基準電
流又は基準電圧をいつ超えたかを指示するように構成し
たことを特徴とする請求項１から７までのいずれか１項
に記載の零入力電流測定装置。 ９、前記比較手段が少なくとも１個の電流ミラー回路を
具え、この電流ミラー回路が、処理された零入力電流を
供給するための第１入力部と、基準電圧を供給するため
の第２入力部と、基準電流に対する処理された零入力電
流に応じて第１の値及び第２の値をそれぞれ占める出力
部とを有することを特徴とする請求項８に記載の零入力
電流測定装置。 １０、前記比較手段をアナログ電圧比較手段で構成した
ことを特徴とする請求項８に記載の零入力電流測定装置
。 １１、前記比較手段の出力部を走査チェーンに結合した
ことを特徴とする請求項８、９又は１０のいずれか１項
に記載の零入力電流測定装置。 １２、前記比較手段の出力部を自己試験回路に結合した
ことを特徴とする請求項８、９又は１０のいずれか１項
に記載の零入力電流測定装置。 １３、少なくとも１個のサブ回路を具える集積化モノリ
シックデジタル回路において、請求項１から１０までの
いずれか１項に記載の零入力電流測定装置又はその一部
を具え、サブ回路、サブ回路の結合体又は全てのサブ回
路の零入力電流を測定するように構成したことを特徴と
する集積化モノリシックデジタル回路。 １４、請求項１から１０までのいずれか１項に記載の零
入力電流測定装置とプリント回路基板上の集積回路を試
験する境界走査論理回路とを具え、零入力電流測定回路
と境界走査論理回路とを互いに結合したことを特徴とす
る集積化モノリシックデジタル回路。 １５、集積化モノリシック回路の零入力電流を測定する
試験装置において、請求項１から１０までのいずれか１
項に記載の零入力電流測定装置の少なくとも一部を具え
ることを特徴とする試験装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900050A NL8900050A (nl) | 1989-01-10 | 1989-01-10 | Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting. |
| NL8900050 | 1989-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02227670A true JPH02227670A (ja) | 1990-09-10 |
| JP3088727B2 JP3088727B2 (ja) | 2000-09-18 |
Family
ID=19853926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02003275A Expired - Lifetime JP3088727B2 (ja) | 1989-01-10 | 1990-01-10 | 零入力電流測定装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5057774A (ja) |
| EP (1) | EP0386804B1 (ja) |
| JP (1) | JP3088727B2 (ja) |
| KR (1) | KR0142080B1 (ja) |
| DE (1) | DE69004830T2 (ja) |
| NL (1) | NL8900050A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501979A (ja) * | 2003-08-07 | 2007-02-01 | ローズマウント インコーポレイテッド | ループオーバライド付きプロセス装置 |
| JP2007520057A (ja) * | 2003-12-23 | 2007-07-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高感度磁気内蔵電流センサ |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321354A (en) * | 1990-07-23 | 1994-06-14 | Seiko Epson Corporation | Method for inspecting semiconductor devices |
| US5498972A (en) * | 1990-08-15 | 1996-03-12 | Telefonaktiebolaget Lm Ericsson | Device for monitoring the supply voltage on integrated circuits |
| US5254942A (en) * | 1991-04-25 | 1993-10-19 | Daniel D'Souza | Single chip IC tester architecture |
| US5420522A (en) * | 1991-12-04 | 1995-05-30 | Texas Instruments Incorporated | Method and system for fault testing integrated circuits using a light source |
| ES2046136B1 (es) * | 1992-07-03 | 1996-12-16 | Inelcom Ingenieria Electronica | Circuito electronico detector de corrientes en multiples entradas. |
| US5325054A (en) * | 1992-07-07 | 1994-06-28 | Texas Instruments Incorporated | Method and system for screening reliability of semiconductor circuits |
| DE4237122C2 (de) * | 1992-11-03 | 1996-12-12 | Texas Instruments Deutschland | Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors |
| US5392293A (en) * | 1993-02-26 | 1995-02-21 | At&T Corp. | Built-in current sensor for IDDQ testing |
| US5483170A (en) * | 1993-08-24 | 1996-01-09 | New Mexico State University Technology Transfer Corp. | Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis |
| JPH07159496A (ja) * | 1993-10-12 | 1995-06-23 | At & T Global Inf Solutions Internatl Inc | 集積回路の検査のための装置及びその方法 |
| KR100358609B1 (ko) * | 1993-12-16 | 2003-01-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체기판에집적된전자회로의검사방법,전자회로및집적회로 |
| GB2285516B (en) * | 1994-01-05 | 1997-07-30 | Hewlett Packard Co | Quiescent current testing of dynamic logic systems |
| EP0672911A1 (en) * | 1994-02-25 | 1995-09-20 | ALCATEL BELL Naamloze Vennootschap | Quiescent supply current test device |
| US5731700A (en) * | 1994-03-14 | 1998-03-24 | Lsi Logic Corporation | Quiescent power supply current test method and apparatus for integrated circuits |
| EP0717851B1 (en) * | 1994-07-05 | 2003-08-27 | Koninklijke Philips Electronics N.V. | A method of testing and an electronic circuit comprising a flipflop with a master and a slave |
| JP3157683B2 (ja) * | 1994-08-30 | 2001-04-16 | 株式会社 沖マイクロデザイン | 半導体集積回路の静止時電流測定法、半導体集積回路 |
| US5519333A (en) * | 1994-09-09 | 1996-05-21 | Sandia Corporation | Elevated voltage level IDDQ failure testing of integrated circuits |
| DE4434792C1 (de) * | 1994-09-29 | 1996-05-23 | Telefunken Microelectron | Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung |
| TW280869B (en) * | 1995-07-17 | 1996-07-11 | Philips Electronics Nv | IDDQ-testing of bias generator circuit |
| JP3233559B2 (ja) * | 1995-08-14 | 2001-11-26 | シャープ株式会社 | 半導体集積回路のテスト方法および装置 |
| US5670892A (en) * | 1995-10-20 | 1997-09-23 | Lsi Logic Corporation | Apparatus and method for measuring quiescent current utilizing timeset switching |
| US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
| US5652524A (en) * | 1995-10-24 | 1997-07-29 | Unisys Corporation | Built-in load board design for performing high resolution quiescent current measurements of a device under test |
| US5721495A (en) * | 1995-10-24 | 1998-02-24 | Unisys Corporation | Circuit for measuring quiescent current |
| KR970029758A (ko) * | 1995-11-09 | 1997-06-26 | 리 패치 | 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법 |
| WO1997018481A1 (en) * | 1995-11-15 | 1997-05-22 | University Of South Florida | Method and apparatus for use in iddq integrated circuit testing |
| US5990699A (en) * | 1996-01-16 | 1999-11-23 | Intel Corporation | Method for detecting opens through time variant current measurement |
| US5760598A (en) * | 1996-02-12 | 1998-06-02 | International Business Machines Corporation | Method and apparatus for testing quiescent current in integrated circuits |
| US8290721B2 (en) | 1996-03-28 | 2012-10-16 | Rosemount Inc. | Flow measurement diagnostics |
| US7630861B2 (en) | 1996-03-28 | 2009-12-08 | Rosemount Inc. | Dedicated process diagnostic device |
| US7623932B2 (en) | 1996-03-28 | 2009-11-24 | Fisher-Rosemount Systems, Inc. | Rule set for root cause diagnostics |
| US7949495B2 (en) | 1996-03-28 | 2011-05-24 | Rosemount, Inc. | Process variable transmitter with diagnostics |
| JPH09292438A (ja) | 1996-04-30 | 1997-11-11 | Toshiba Corp | Ｃｍｏｓ集積回路装置、その検査方法及び検査装置 |
| DE69733789T2 (de) * | 1996-06-05 | 2006-06-01 | Interuniversitair Micro-Electronica Centrum Vzw | Hochauflösendes Stromversorgungsprüfsystem |
| US5889408A (en) * | 1996-06-27 | 1999-03-30 | Intel Corporation | Delta IDDQ testing |
| US5808476A (en) * | 1996-07-29 | 1998-09-15 | National Science Council | Built-in current sensor for IDDQ monitoring |
| US5869977A (en) * | 1996-09-26 | 1999-02-09 | Intel Corporation | Defect insertion testability mode for IDDQ testing methods |
| US5742177A (en) * | 1996-09-27 | 1998-04-21 | Intel Corporation | Method for testing a semiconductor device by measuring quiescent currents (IDDQ) at two different temperatures |
| US5757203A (en) * | 1996-10-16 | 1998-05-26 | Hewlett-Packard Company | Multiple on-chip IDDQ monitors |
| US6141243A (en) * | 1996-11-12 | 2000-10-31 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Sensor element |
| US6031403A (en) * | 1996-11-13 | 2000-02-29 | International Business Machines Corporation | Pull-up and pull-down circuits |
| US6175244B1 (en) | 1997-04-25 | 2001-01-16 | Carnegie Mellon University | Current signatures for IDDQ testing |
| US6323668B1 (en) * | 1997-11-20 | 2001-11-27 | Advantest Corporation | IC testing device |
| US6307406B1 (en) | 1998-09-25 | 2001-10-23 | Lucent Technologies, Inc. | Current comparator for current mode circuits |
| US6239605B1 (en) * | 1998-09-29 | 2001-05-29 | Intel Corporation | Method to perform IDDQ testing in the presence of high background leakage current |
| ATE240532T1 (de) | 1998-11-13 | 2003-05-15 | Broadcom Corp | Dynamisches register mit der fähigkeit zur prüfung der ruhestromaufnahme (iddq) |
| DE19918042C2 (de) * | 1999-04-21 | 2001-05-31 | Siemens Ag | Schaltungsanordnung zur Unterstromerkennung an einem MOS-Leistungstransistor |
| US6859058B2 (en) | 1999-05-11 | 2005-02-22 | Interuniversitair Microelektronica Centrum (Imec Uzw) | Method and apparatus for testing electronic devices |
| US6496028B1 (en) | 1999-05-11 | 2002-12-17 | Interuniversitair Micro-Elektronica Centrum | Method and apparatus for testing electronic devices |
| US6531885B1 (en) | 1999-05-11 | 2003-03-11 | Interuniversitair Micro-Elektronica Centrum (Imec Vzw) | Method and apparatus for testing supply connections |
| US7010459B2 (en) | 1999-06-25 | 2006-03-07 | Rosemount Inc. | Process device diagnostics using process variable sensor signal |
| EP1107013B1 (en) * | 1999-09-22 | 2006-06-07 | Interuniversitair Micro-Elektronica Centrum | A method and an apparatus for testing supply connections |
| EP1089082A1 (en) * | 1999-09-30 | 2001-04-04 | Interuniversitair Micro-Elektronica Centrum Vzw | A method and apparatus for testing supply connections |
| DE10050561B4 (de) * | 2000-10-12 | 2005-04-28 | Dialog Semiconductor Gmbh | Integrierte Schaltung mit Schaltungsteilen mit unterschiedlicher Versorgungsspannung |
| US6970003B2 (en) * | 2001-03-05 | 2005-11-29 | Rosemount Inc. | Electronics board life prediction of microprocessor-based transmitters |
| US20030222672A1 (en) * | 2002-05-31 | 2003-12-04 | Paul Winer | Testing optical displays |
| EP1378758B1 (en) * | 2002-07-03 | 2005-12-28 | Q-Star Test N.V. | Device for monitoring quiescent current of an electronic device |
| US20040156731A1 (en) * | 2003-02-06 | 2004-08-12 | Bond James R. | Straight-cut motor shaft with pinned eccentric |
| US7079963B2 (en) * | 2003-04-14 | 2006-07-18 | Lsi Logic Corporation | Modified binary search for optimizing efficiency of data collection time |
| US6954705B2 (en) * | 2003-06-23 | 2005-10-11 | Lsi Logic Corporation | Method of screening defects using low voltage IDDQ measurement |
| EP1646864B1 (en) | 2003-07-18 | 2018-11-07 | Rosemount Inc. | Process diagnostics |
| US7627441B2 (en) | 2003-09-30 | 2009-12-01 | Rosemount Inc. | Process device with vibration based diagnostics |
| US7523667B2 (en) | 2003-12-23 | 2009-04-28 | Rosemount Inc. | Diagnostics of impulse piping in an industrial process |
| US7046180B2 (en) * | 2004-04-21 | 2006-05-16 | Rosemount Inc. | Analog-to-digital converter with range error detection |
| US8112565B2 (en) | 2005-06-08 | 2012-02-07 | Fisher-Rosemount Systems, Inc. | Multi-protocol field device interface with automatic bus detection |
| US20070068225A1 (en) | 2005-09-29 | 2007-03-29 | Brown Gregory C | Leak detector for process valve |
| US7274203B2 (en) * | 2005-10-25 | 2007-09-25 | Freescale Semiconductor, Inc. | Design-for-test circuit for low pin count devices |
| US7953501B2 (en) | 2006-09-25 | 2011-05-31 | Fisher-Rosemount Systems, Inc. | Industrial process control loop monitor |
| US8788070B2 (en) | 2006-09-26 | 2014-07-22 | Rosemount Inc. | Automatic field device service adviser |
| CN101517377B (zh) | 2006-09-29 | 2012-05-09 | 罗斯蒙德公司 | 带有校验的磁流量计 |
| US7321846B1 (en) | 2006-10-05 | 2008-01-22 | Rosemount Inc. | Two-wire process control loop diagnostics |
| JPWO2008069025A1 (ja) * | 2006-11-29 | 2010-03-18 | 日本電気株式会社 | 半導体装置 |
| US8898036B2 (en) | 2007-08-06 | 2014-11-25 | Rosemount Inc. | Process variable transmitter with acceleration sensor |
| US7590511B2 (en) | 2007-09-25 | 2009-09-15 | Rosemount Inc. | Field device for digital process control loop diagnostics |
| US9121885B2 (en) * | 2010-08-16 | 2015-09-01 | Infineon Technologies Ag | Sensor package and method of manufacturing thereof |
| US9207670B2 (en) | 2011-03-21 | 2015-12-08 | Rosemount Inc. | Degrading sensor detection implemented within a transmitter |
| CN102759657B (zh) * | 2011-04-28 | 2015-04-08 | 上海西门子线路保护系统有限公司 | 一种耦合电流检测系统和检测方法 |
| US9052240B2 (en) | 2012-06-29 | 2015-06-09 | Rosemount Inc. | Industrial process temperature transmitter with sensor stress diagnostics |
| US9602122B2 (en) | 2012-09-28 | 2017-03-21 | Rosemount Inc. | Process variable measurement noise diagnostic |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896259A (ja) * | 1981-12-04 | 1983-06-08 | Mitsubishi Electric Corp | 半導体集積回路の電源電流等の測定方法 |
| US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
| JPS60247942A (ja) * | 1984-05-23 | 1985-12-07 | Advantest Corp | 半導体メモリ試験装置 |
| JPS6170777U (ja) * | 1984-10-15 | 1986-05-14 | ||
| NL8503394A (nl) * | 1985-12-10 | 1987-07-01 | Philips Nv | Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen. |
| IT1213415B (it) * | 1986-12-17 | 1989-12-20 | Sgs Microelettronica Spa | Circuito per la misura lineare della corrente circolante su un carico. |
-
1989
- 1989-01-10 NL NL8900050A patent/NL8900050A/nl not_active Application Discontinuation
-
1990
- 1990-01-04 DE DE69004830T patent/DE69004830T2/de not_active Expired - Lifetime
- 1990-01-04 EP EP90200016A patent/EP0386804B1/en not_active Expired - Lifetime
- 1990-01-09 US US07/462,663 patent/US5057774A/en not_active Expired - Lifetime
- 1990-01-10 KR KR1019900000212A patent/KR0142080B1/ko not_active IP Right Cessation
- 1990-01-10 JP JP02003275A patent/JP3088727B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501979A (ja) * | 2003-08-07 | 2007-02-01 | ローズマウント インコーポレイテッド | ループオーバライド付きプロセス装置 |
| JP4762140B2 (ja) * | 2003-08-07 | 2011-08-31 | ローズマウント インコーポレイテッド | ループオーバライド付きプロセス装置、及び方法 |
| JP2007520057A (ja) * | 2003-12-23 | 2007-07-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高感度磁気内蔵電流センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5057774A (en) | 1991-10-15 |
| EP0386804A3 (en) | 1990-10-24 |
| DE69004830D1 (de) | 1994-01-13 |
| KR900012103A (ko) | 1990-08-03 |
| JP3088727B2 (ja) | 2000-09-18 |
| DE69004830T2 (de) | 1994-05-19 |
| NL8900050A (nl) | 1990-08-01 |
| KR0142080B1 (ko) | 1998-07-15 |
| EP0386804A2 (en) | 1990-09-12 |
| EP0386804B1 (en) | 1993-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02227670A (ja) | 零入力電流測定装置 | |
| US20020125904A1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| KR100485462B1 (ko) | 집적회로검사방법 | |
| US7404119B2 (en) | Circuit for testing power down reset function of an electronic device | |
| US7802141B2 (en) | Semiconductor device having one-chip microcomputer and over-voltage application testing method | |
| WO2020217925A1 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| US6765403B2 (en) | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time | |
| JPH10239408A (ja) | Ｌｓｉ試験装置 | |
| JPH03229177A (ja) | 第１、第２の回路を有する集積回路 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| US8030958B2 (en) | System for providing a reference voltage to a semiconductor integrated circuit | |
| JPH0438303Y2 (ja) | ||
| KR100474986B1 (ko) | 반도체장치 | |
| US20240094751A1 (en) | Current controlled voltage regulator testing | |
| JP3196756B2 (ja) | 半導体集積回路測定装置 | |
| JP4665740B2 (ja) | リセット検出装置 | |
| JP2011232036A (ja) | 半導体装置 | |
| JPS6236143Y2 (ja) | ||
| JP3207639B2 (ja) | 半導体集積回路 | |
| JPS63135879A (ja) | 電源回路 | |
| JP2021141204A (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| JPH03189575A (ja) | 半導体装置の試験方法および試験装置 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JP2005249661A (ja) | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |