JPWO2008069025A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2008069025A1 JPWO2008069025A1 JP2008548218A JP2008548218A JPWO2008069025A1 JP WO2008069025 A1 JPWO2008069025 A1 JP WO2008069025A1 JP 2008548218 A JP2008548218 A JP 2008548218A JP 2008548218 A JP2008548218 A JP 2008548218A JP WO2008069025 A1 JPWO2008069025 A1 JP WO2008069025A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sub
- switch
- semiconductor device
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本発明の目的は、微細化CMOSデバイスにおいて、正常リーク電流が欠陥による異常リーク電流の検出を困難とするという課題を解消し、IDDQテストを可能とする半導体装置の提供すること、である。半導体チップ内の回路が、複数のサブ回路101〜10Nに分割され、前記サブ回路と電源(VDD又はGND)間にスイッチ111〜11Nと、スイッチ111〜11Nのオン抵抗を可変制御する回路12を備えている(図1を参照)。
Description
(関連出願)本願は、先の日本特許出願2006−322149号(2006年11月29日出願)の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、半導体装置に関し、特に、微細化デバイスのIDDQ(VDD supply current Quiescent)テストを実現可能とする回路設計技術に関する。
本発明は、半導体装置に関し、特に、微細化デバイスのIDDQ(VDD supply current Quiescent)テストを実現可能とする回路設計技術に関する。
CMOSデバイスではスイッチング動作をしていないとき(静止状態時)には、リーク電流以外のDC電流は流れないが、ブリッジ故障等の不良が存在すると、DC電流が流れる。IDDQテストは、被試験デバイスであるチップの静止状態での電源端子間(VDDとGND端子間)に流れる電源電流(静止電源電流、あるいは、IDDQ(VDD supply current Quiescent)という)を測定し、異常なリーク電流を観測することで、不良チップの選別を行うものであり、テスタより被試験デバイスにベクトルを印加して、信号が安定化したのち、電源端子に流れる静止電源電流を測定する。なお、IDDQテストについては、特許文献1等の記載が参照される。
以上の特許文献1の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
近時のCMOSプロセスの微細化により、トランジスタのソースとドレイン間に流れるリーク電流(「SDリーク電流」ともいう)が顕在化し、微細化プロセスの進展とともに、SDリーク電流の変動(ばらつき)幅も大きくなっている。そして、高集積化に伴い、1つのチップに搭載されるトランジスタ数が増大し、個々のトランジスタが正常な場合であっても、チップ内のトランジスタのSDリーク電流の総和は大となり、チップの電源端子間に流れる静止電源電流が大きくなり、且つ、その変動幅も大きくなっている。また、消費電力削減のためデバイスの電源電圧が低減されているが、低電圧化によりトランジスタの伝播遅延時間が増加することから、トランジスタの閾値電圧が下げられており、低閾値電圧により、リーク電流が増大している。
このため、微細CMOSデバイスでは、IDDQテストにより、電源端子間の静止電源電流を観測しても、正常なSDリーク電流であるのか、ブリッジ等の不良を示す異常なリーク電流であるのかを、正しく判断できない状況に至っている。すなわち、IDDQテストによるスクリーニングの実施は困難となっているというのが現状である。
したがって、本発明の目的は、微細化CMOSデバイス等においてIDDQテストを実現可能とする半導体装置を提供することにある。
本願発明者は、このたび、チップの回路設計方式(アーキテクチャ)を見直し、IDDQテスト向きの全く新規な回路設計方式(オンチップIDDQテスト)を提供することで、微細化CMOSデバイスのIDDQテストを実現可能としたものである。本発明を微細化CMOSデバイスに適用することで、既存のテスタ等を用いて、SDリーク電流であるのか、ブリッジ等の不良を示す異常なリーク電流であるかを正しく判別可能としている。本願で開示される発明は、概略、以下の構成とされる。
本発明の1つのアスペクト(側面)に係る半導体装置は、半導体装置内の回路を複数に分割してなる複数のサブ回路と、少なくとも1つの前記サブ回路と電源との間に配設されたスイッチと、を備えている。
本発明に係る半導体装置において、前記複数のサブ回路のそれぞれに対応して、前記サブ回路と前記電源との間にそれぞれ配設された複数のスイッチを備えている。
本発明に係る半導体装置において、前記スイッチが少なくとも1つのトランジスタを含み、前記トランジスタの制御端子に電圧を供給し、前記トランジスタのオン抵抗を可変させる回路を備えた構成としてもよい。
本発明に係る半導体装置において、前記スイッチが並列に接続された複数のトランジスタを含み、並列に接続された前記複数のトランジスタの制御端子に論理信号を供給し、並列に接続された前記複数のトランジスタのオン・オフを制御する回路を備えた構成としてもよい。
本発明に係る半導体装置において、一のサブ回路と前記一のサブ回路に対応する一のスイッチとの接続点の電圧と、他のサブ回路と前記他のサブ回路に対応する他のスイッチとの接続点の電圧との差電圧を観測する回路を備えた構成としてもよい。
本発明に係る半導体装置において、前記サブ回路と前記サブ回路に対応する前記スイッチとの複数の組が、複数のグループにグループ分けされており、複数のグループのうち1つのグループのスイッチがオンとされ、他のグループのスイッチはオフとされ、スイッチがオンのグループのサブ回路の電源パスに流れるリーク電流の測定が行われる構成としてもよい。
本発明に係る半導体装置において、前記複数のグループのスイッチの一端が共通接続されて電流モニタに接続される構成としてもよい。
本発明に係る半導体装置において、1つのグループ内のサブ回路の合計の通常リーク電流の大きさが、想定される異常リーク電流値よりも小さくなるように、サブ回路のグループ分けが為されている。
本発明に係る半導体装置において、複数の前記サブ回路のそれぞれに対して、前記サブ回路と、前記サブ回路に対応する前記スイッチとの接続を、オン・オフ制御する出力スイッチを備え、前記複数の出力スイッチのオン・オフを制御する選択回路を備え、複数の前記サブ回路と前記出力スイッチの組に対して、前記選択回路で選択された前記出力スイッチに接続する前記スイッチの端子電圧を観測する電圧観測回路を1つ備えた構成としてもよい。
本発明に係る半導体装置において、前記サブ回路と前記サブ回路に対応する前記スイッチと前記出力スイッチとの複数の組が、複数のグループにグループ分けされており、各グループに対して、前記電圧観測回路と前記選択回路を備えた構成としてもよい。
本発明に係る半導体装置において、前記スイッチは、前記サブ回路と高位側電源との間、又は、前記サブ回路と低位側電源との間に配設されている。
本発明に係る半導体装置において、前記サブ回路のリーク電流の分布の標準偏差をσ、平均値をμとしたとき、リーク電流の分布において、μからσの所定倍はなれた電流値が、異常リーク電流と同じとなるように、複数のサブ回路の分割数が定められている。
本発明の他のアスペクトに係る半導体装置は、半導体装置内の回路が複数(N個)のサブ回路に分割されており、前記サブ回路の静止状態での電源電流を測定するための回路手段を有する。
本発明に係る半導体装置において、前記回路手段は、前記サブ回路の電源パスに挿入されたスイッチと、前記スイッチの端子電圧を観測する回路と、を備え、前記スイッチは、テスト時に、前記サブ回路の静止状態での電源電流測定用の抵抗素子として機能する。通常動作時は、前記サブ回路の電源パスに挿入されたスイッチ両端は短絡状態とされる。
本発明に係る半導体装置において、前記スイッチの抵抗を可変制御する手段を備えた構成としてもよい。
本発明に係る半導体装置において、前記回路手段は、前記サブ回路の電源パスに挿入されたスイッチを備え、テスト時に、i個(但し、iは1≦i<Nの所定の整数)の前記サブ回路に対応するスイッチをオンとし、i個(但し、1≦i<N)の前記サブ回路の静止状態での電源電流の測定が行われる。
本発明に係る半導体集積回路においては、複数のサブ回路を備え、前記複数のサブ回路は複数のグループにグループ分けされており、前記複数のグループのうち少なくとも1つのグループに属するサブ回路と電源パスとの接続をオンとし、別のグループのサブ回路と電源パスとの接続をオフとする制御を行う回路手段を備えている。本発明において、前記オンとされたグループに属するサブ回路の電源パスに流れるリーク電流の測定が行われる。本発明においては、前記サブ回路のリーク電流が流れるパスの抵抗値を可変させる構成としてもよい、
本発明によれば、チップ内の回路をサブ回路に分割し、サブ回路のリーク電流を測定することで、正常リーク電流が欠陥による異常リーク電流の検出を困難とするという課題を解消し、IDDQテストにより、選別を行うことができる。
1 チップ
101〜10N サブ回路
111〜11N、111−1〜111−mスイッチ
12 電力制御回路
13、131〜13N 電圧観測回路
14 電流モニタ
151〜15N 出力スイッチ
16 選択回路
101〜10N サブ回路
111〜11N、111−1〜111−mスイッチ
12 電力制御回路
13、131〜13N 電圧観測回路
14 電流モニタ
151〜15N 出力スイッチ
16 選択回路
上記した本発明についてさらに詳細に説述すべく添付図面を参照して以下に説明する。図1は、本発明の一実施の形態に係る半導体装置の構成の一例を説明するための図である。図1を参照すると、本実施の形態に係る半導体装置においては、チップ1の内部回路(論理回路)を複数の回路ブロック(「サブ回路」という)101〜10Nに分割し、サブ回路101〜10NとGND間、又は電源VDDとサブ回路101〜10N間に、スイッチ111〜11Nをそれぞれ挿入し、サブ回路101〜10Nのそれぞれの静止状態での電源電流(IDDQ)を測定する。
例えばサブ回路101の静止電源電流を測定する場合、サブ回路101の電源パス上に挿入されたスイッチ111の端子間電圧を電圧計(電圧観測回路)で測定してもよい。また、複数のサブ回路に対応するスイッチのそれぞれに対応して複数の電圧観測回路を備え、複数のサブ回路に対応するスイッチの端子間電圧を電圧観測回路で同時に測定するようにしてもよい。あるいは、電圧観測回路を複数のサブ回路に対応する複数のスイッチに対して1つ備え、選択されたスイッチの端子電圧を順次に測定するようにしてもよい。なお、本実施形態では、電圧観測回路を、サブ回路、スイッチと、同一チップ上に備えてもよい。
あるいは、図1のサブ回路101の静止電源電流を測定する場合、スイッチ111をオンとして、他のスイッチはオフとして、サブ回路101からスイッチ111に流れる電源電流を電流モニタで測定してもよい。あるいは、複数(2つ)のサブ回路101と102の静止電源電流を併せて測定する場合(サブ回路101と102の正常リーク電流の合計が欠陥による異常リーク電流よりも小さい場合)、スイッチ111とスイッチ112をオンとして、他のスイッチはオフとして、サブ回路101とサブ回路101からスイッチ111とスイッチ112に流れる電源電流の和電流を電流モニタで測定してもよい。
かかる構成により、観測対象のサブ回路に流れるリーク電流が電源端子間の電流として観測される。各サブ回路は、該サブ回路に流れる正常リーク電流が、欠陥による異常リーク電流よりも小さい電流値となるように、分割されている。
図2を参照して、本発明における、サブ回路の分割について説明する。図2(A)、図2(B)は、リーク電流の分布の一例を模式的に示す図であり、横軸は対数表示のリーク電流、縦軸は数(度数)である。図2(A)には、設計ルールとして、例えば250nmルールでのリーク電流の分布が示されている。図2(B)には、90nmルールでのリーク電流の分布が示されている。図2(A)及び図2(B)には、チップ全体のリーク電流(サブ回路への分割無し)の分布、チップ全体をN分割した個々のサブ回路、チップ全体をM(N<M)分割した個々のサブ回路のリーク電流の分布の例、各トランジスタのリーク電流の分布の例が示されている。チップ内の各トランジスタのリーク電流のばらつきは、ほぼガウス分布に従う。
図2(A)の場合、欠陥による異常リーク電流の値は、チップ全体のリーク電流よりも十分に大きい。このため、チップ全体のリーク電流を測定することで、不良チップの選別を行うことができる。すなわち、250nmルールに従うCMOSデバイスについては、IDDQテスト向きに、チップ内の内部回路をサブ回路へ分割することは不要であり、チップの電源端子間の静止電源電流を測る、通常のIDDQテストを行うことで、チップのスクリーニングが可能である。
これに対して、図2(B)の場合、チップ全体のリーク電流が大きくなり、欠陥による異常リーク電流か、正常リーク電流か区別できない。したがって、チップ全体のリーク電流をみただけでは、選別テストはできなくなる。すなわち、チップの電源端子間の静止電源電流を測る、通常のIDDQテストでは、チップのスクリーニングは不可能である。
そこで、本発明においては、チップ全体をサブ回路に分割し、個々のサブ回路のリーク電流を個別に観測する。観測対象のサブ回路以外のサブ回路のスイッチは全てオフとする。サブ回路の分割数を増やすことで、サブ回路のリーク電流は欠陥の異常リーク電流よりも小さくすることが可能である。このため、個々のサブ回路のリーク電流を観測することで、不良チップの選別が可能となる。チップ全体のリーク電流が欠陥の異常リーク電流と重なる図2(B)の場合、サブ回路の分割数を増やすと(各トランジスタは、サブ回路の分割数の上限)、各サブ回路のリーク電流の平均は小さくなり、欠陥の異常リーク電流と重なることはなくなる。
特に制限されないが、例えば99.74%(=3σ)の正確さで、異常リーク電流による不良チップを選別する場合、サブ回路のリーク電流の分布の標準偏差をσ、平均値をμとして、対数軸上で、μから3σはなれた電流値が、欠陥による異常リーク電流と同じとなるように、チップ全体の分割数(サブ回路の規模と個数)を決定する。
なお、図2(A)、図2(B)において、異常リーク電流の値の決定として、トランジスタのオン電流に基づき、予め決めることは可能である。また、複数チップのリーク電流の観測値の分布情報をもとに、統計的にみて他と明らかにリーク電流が大きなチップは、異常リーク電流によるものと判別してもよい。以下、本発明の回路構成についていくつかの具体例に即して説明する。
<実施例1>
図3は、本発明の一実施例の構成を示す図である。図3を参照すると、本実施例の半導体装置は、複数(N個)のサブ回路101〜10Nと、複数のサブ回路101〜10NとGND間にそれぞれ接続されたNMOSトランジスタよりなるスイッチ111〜11Nと、複数のスイッチ111〜11Nの各ゲート電圧を与え、オン・オフ制御する電力制御回路12と、スイッチ111〜11Nのドレイン−ソース間電圧を観測する電圧観測回路131〜13Nと、をオンチップで備えている。スイッチ111〜11Nを構成するNMOSトランジスタは、いずれも高閾値とされ、スイッチ111〜11Nの閾値以下でのリーク電流が、IDDQテストの静止電源電流に影響を与えることがないように設定されている。
図3は、本発明の一実施例の構成を示す図である。図3を参照すると、本実施例の半導体装置は、複数(N個)のサブ回路101〜10Nと、複数のサブ回路101〜10NとGND間にそれぞれ接続されたNMOSトランジスタよりなるスイッチ111〜11Nと、複数のスイッチ111〜11Nの各ゲート電圧を与え、オン・オフ制御する電力制御回路12と、スイッチ111〜11Nのドレイン−ソース間電圧を観測する電圧観測回路131〜13Nと、をオンチップで備えている。スイッチ111〜11Nを構成するNMOSトランジスタは、いずれも高閾値とされ、スイッチ111〜11Nの閾値以下でのリーク電流が、IDDQテストの静止電源電流に影響を与えることがないように設定されている。
スイッチ111〜11Nのドレインとソース間の抵抗(オン抵抗)をRとし、サブ回路101〜10Nの各々についてトランジスタのSDリーク電流の総和の最大値をIdsとしたとき、サブ回路101〜10Nに不良がなく、静止状態での電源電流に、異常なリーク電流が流れない場合、スイッチ111〜11Nの端子間電圧(ドレイン−ソース間電圧)として電圧RxIdsが、それぞれ、電圧観測回路131〜13Nで観測される。
したがって、あるサブ回路について、スイッチの端子間電圧(=RxIds)が、予め定められた所定の電圧値よりも大となった場合、当該サブ回路が不良であることが検知できる。該所定の電圧値は、サブ回路のトランジスタのSDリーク電流の総和の最大値Idsが正常値である範囲を確定し、最大値Idsが正常値から外れている場合、スイッチの端子間電圧は所定の電圧値よりも大となる。
スイッチ111〜11Nのドレインとソース間の抵抗R(オン抵抗)は、スイッチ111〜11Nのゲート−ソース間電圧によって可変に制御されるため、RxIdsの電位差が電圧観測回路131〜13Nの電圧観測感度が一番高くなるように、電力制御回路12によって、ゲート電圧が調整される。すなわち、電力制御回路12は、サブ回路101〜10Nのリーク電流(互いに異なる場合がある)にそれぞれに対応して、スイッチ111〜11Nのゲートにそれぞれアナログ電圧を供給し、スイッチ111〜11Nのドレインとソース間の抵抗Rを個別に調整する。この場合、電圧観測回路131〜13Nでの観測結果に基づき、電力制御回路12は、スイッチ111〜11Nのゲートに供給するアナログ電圧を可変制御する構成(フィードバック構成)としてもよい。
例えば図2(B)(90nmルール)において、欠陥による異常リーク電流がuAのオーダであると想定したとき、個々のサブ回路のリーク電流が欠陥による異常リーク電流の1/10のオーダとなるように分割されている場合、スイッチ111〜11Nの端子間電圧を100mVオーダとするには、オン抵抗が106Ω(メガΩ)程度の高抵抗(スイッチ111〜11Nは実質的にオフ状態)となるように、電力制御回路12によって、スイッチ111〜11Nのゲート電圧が設定される。なお、スイッチ111〜11Nは通常動作時はオン状態とされる。スイッチ111〜11Nは、閾値以下でのリーク電流が、IDDQテストの静止電源電流に影響を与えることがないように設定されている。なお、電圧観測回路131〜13Nは、利得可変型の増幅器を備えた構成(電圧レンジ可変型の構成)としてもよく、電力制御回路12は、IDDQテスト時のスイッチ111〜11Nのゲート電圧(オン抵抗)を、電圧観測回路131〜13N内の増幅器の利得(測定レンジ)等と連動させて設定するようにしてもよいことは勿論である。
サブ回路101〜10N内のトランジスタのSDリーク電流は、トランジスタの微細化により大きくなり、その変動幅も大となる。
本実施例では、チップの内部回路を複数のサブ回路101〜10Nに分割し、サブ回路101〜10N内に含まれるトランジスタの個数を少なくすることで、サブ回路101〜10N内のトランジスタに流れるSDリーク電流の総和の最大値を一定とする(上限を設ける)ことが可能である。
1つのサブ回路内のトランジスタの個数を少なくすると、サブ回路の個数は多くなるが(例えば図2(B)のM分割の場合、N分割よりもサブ回路の個数が多くなる)、正常リーク電流であるか、異常リーク電流であるかを判別可能としている。しかも、各サブ回路に対して、1つのスイッチと1つの電圧観測回路を付加するだけで、微細化CMOSデバイスにおいて実現困難とされた、IDDQテストを可能としている。
<実施例2>
図4は、本発明の第2の実施例の構成を示す図である。前記第1の実施例では、スイッチ111〜11Nのそれぞれのソース端子とドレイン端子間の抵抗は、スイッチ111〜11Nのゲート電位で制御している。この場合、スイッチ111〜11Nのゲート電圧としては、アナログ電圧源からの電圧を供給する必要がある。すなわち、前記第1の実施例では、電力制御回路12が、スイッチ111〜11Nのゲート端子にアナログ電圧をそれぞれ供給している。
図4は、本発明の第2の実施例の構成を示す図である。前記第1の実施例では、スイッチ111〜11Nのそれぞれのソース端子とドレイン端子間の抵抗は、スイッチ111〜11Nのゲート電位で制御している。この場合、スイッチ111〜11Nのゲート電圧としては、アナログ電圧源からの電圧を供給する必要がある。すなわち、前記第1の実施例では、電力制御回路12が、スイッチ111〜11Nのゲート端子にアナログ電圧をそれぞれ供給している。
スイッチ111〜11Nは、チャネル幅(W)の小さなトランジスタ(NMOSパストランジスタ)から構成される。
本実施例では、図1の1つのスイッチ111を、複数(m個)の並列接続されたトランジスタ111−1〜111−mで構成し、並列接続された複数のトランジスタ111−1〜111−mについて、オン状態とオフ状態のトランジスタの数を可変させることで、スイッチ111−1〜111−mの両端間の抵抗を可変させる。
すなわち、本実施例によれば、並列接続されたトランジスタ111−1〜111−mのうちオンするトランジスタの個数を可変することで、サブ回路に接続するスイッチ111の抵抗Rの抵抗値が可変制御される。並列接続されたトランジスタ111−1〜111−mのオンとオフは、ゲートに、2値(ロジック)信号(電源電圧VDDとGND電位)を供給することで制御されるため、前記第1の実施例のように、スイッチのゲートにアナログ電圧を供給する必要はない。当然のことながら、並列接続されたトランジスタ111−1〜111−mのチャネル幅(W)は、図1のスイッチ111のm分の1のサイズでよい。なお、スイッチ111−1〜111−mを構成するNMOSトランジスタはいずれも高閾値とされる。
<実施例3>
図5は、本発明の第3の実施例の構成を示す図である。図5を参照すると、本実施例は、サブ回路101とスイッチ111との接続点の電圧と、サブ回路102とスイッチ112との接続点の電圧の差電位を測定する電圧観測回路13を備えている。2つのサブ回路101、102に対応する2つのスイッチ111、112の端子電圧を、電圧観測回路13で、電圧比較することで、一方のサブ回路に異常なリーク電流が流れた場合、2つのスイッチ111、112の端子電圧の差電位が大となり、どちらかのサブ回路に不良があることが検出される。
図5は、本発明の第3の実施例の構成を示す図である。図5を参照すると、本実施例は、サブ回路101とスイッチ111との接続点の電圧と、サブ回路102とスイッチ112との接続点の電圧の差電位を測定する電圧観測回路13を備えている。2つのサブ回路101、102に対応する2つのスイッチ111、112の端子電圧を、電圧観測回路13で、電圧比較することで、一方のサブ回路に異常なリーク電流が流れた場合、2つのスイッチ111、112の端子電圧の差電位が大となり、どちらかのサブ回路に不良があることが検出される。
<実施例4>
図6は、本発明の第4の実施例の構成を示す図である。図6を参照すると、本実施例においては、サブ回路101〜10Nは、グループ分けされている。1つのグループ内のサブ回路の合計の通常リーク電流の大きさが、想定される異常リーク電流値よりも小さくなるように、チップ内のサブ回路をグループ分けしている。特に制限されないが、図6に示す例では、グループAとグループBにグループ分けされている。同じグループ内のGNDは短絡されていてもよい。複数のグループのうちの1つのグループ内の全てのスイッチをオンとし、それ以外のグループ内の全てのスイッチをオフとする。スイッチがオンのグループのリーク電流を電流モニタ14で検出し、異常リーク電流が流れていないか検知する。
図6は、本発明の第4の実施例の構成を示す図である。図6を参照すると、本実施例においては、サブ回路101〜10Nは、グループ分けされている。1つのグループ内のサブ回路の合計の通常リーク電流の大きさが、想定される異常リーク電流値よりも小さくなるように、チップ内のサブ回路をグループ分けしている。特に制限されないが、図6に示す例では、グループAとグループBにグループ分けされている。同じグループ内のGNDは短絡されていてもよい。複数のグループのうちの1つのグループ内の全てのスイッチをオンとし、それ以外のグループ内の全てのスイッチをオフとする。スイッチがオンのグループのリーク電流を電流モニタ14で検出し、異常リーク電流が流れていないか検知する。
この検査を、全グループに対して行う。図6に示した構成の場合、例えば、グループAのスイッチをオンとし、残りのグループのスイッチをオフとし、リーク電流を電流モニタ14で測定し、次に、残りのグループの1つであるグループBのスイッチをオンとし、他のグループのスイッチをオフとし、リーク電流を電流モニタ14で測定する。なお、電流モニタ14はチップ1の静止電源電流を測定するもので、不図示のテスタ内の電流測定回路を用いてもよいことは勿論である。
<比較例>
図7は、本発明の比較例を示す図である。図7では、サブ回路101〜10NのGND側を短絡配線で接続しており、1つのグループ内のサブ回路の合計の通常リーク電流の大きさが、想定される異常リーク電流値よりも小さくなるように、チップ内のサブ回路をグループ分けしていない。
図7は、本発明の比較例を示す図である。図7では、サブ回路101〜10NのGND側を短絡配線で接続しており、1つのグループ内のサブ回路の合計の通常リーク電流の大きさが、想定される異常リーク電流値よりも小さくなるように、チップ内のサブ回路をグループ分けしていない。
<実施例5>
図8は、本発明の第5の実施例の構成を示す図である。図8を参照すると、本実施例においては、各サブ回路101〜10Nは、それぞれ出力スイッチ151〜15Nを介してスイッチ111〜11Nに接続されている。出力スイッチ151〜15Nは、各々、CMOSトランスファゲートよりなり、選択回路16からの選択信号とその反転信号(選択信号を入力するインバータの出力)により、PMOSトランジスタとNMOSトランジスタがオン、オフが制御される。電圧観測回路13は、複数のサブ回路101〜10Nに共通に1つ設けられ、スイッチ111〜11Nのうち、オンに設定された出力スイッチ151〜15Nに接続するスイッチの端子電圧を測定する。すなわち、スイッチ111〜11Nのドレインとソース間の抵抗(オン抵抗)をRとし、サブ回路101〜10Nのリーク電流をIdsとしたとき、電圧観測回路13は、選択回路16で選択された1つのサブ回路に流れるリーク電流による電圧降下RxIdsを測定する。
図8は、本発明の第5の実施例の構成を示す図である。図8を参照すると、本実施例においては、各サブ回路101〜10Nは、それぞれ出力スイッチ151〜15Nを介してスイッチ111〜11Nに接続されている。出力スイッチ151〜15Nは、各々、CMOSトランスファゲートよりなり、選択回路16からの選択信号とその反転信号(選択信号を入力するインバータの出力)により、PMOSトランジスタとNMOSトランジスタがオン、オフが制御される。電圧観測回路13は、複数のサブ回路101〜10Nに共通に1つ設けられ、スイッチ111〜11Nのうち、オンに設定された出力スイッチ151〜15Nに接続するスイッチの端子電圧を測定する。すなわち、スイッチ111〜11Nのドレインとソース間の抵抗(オン抵抗)をRとし、サブ回路101〜10Nのリーク電流をIdsとしたとき、電圧観測回路13は、選択回路16で選択された1つのサブ回路に流れるリーク電流による電圧降下RxIdsを測定する。
本実施例においても、前記第4の実施例のように、チップ内の複数のサブ回路をいくつかのグループにグループ分けし、それぞれのグループに対して、電圧観測回路と選択回路を備え、複数のグループで、並列にテストするようにしてもよい。
なお、上記各実施例では、サブ回路101〜10NとGND間に接続されたNMOSトランジスタによるスイッチ111〜11Nを例に説明したが、スイッチ111〜11Nはかかる構成に限定されるものでなく、電源VDDとサブ回路101〜10Nの間に配設されたPMOSトランジスタで構成してもよい。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。
Claims (20)
- 半導体装置内の所定の回路を複数に分割してなる複数のサブ回路と、
少なくとも1つの前記サブ回路と電源との間に配設されたスイッチと、
を備えている、ことを特徴とする半導体装置。 - 前記複数のサブ回路のそれぞれに対応して、前記サブ回路と前記電源との間にそれぞれ配設された複数のスイッチを備えている、ことを特徴とする請求項1記載の半導体装置。
- 前記スイッチが少なくとも1つのトランジスタを含み、
前記トランジスタの制御端子に電圧を供給し、前記トランジスタのオン抵抗を可変させる回路を備えている、ことを特徴とする請求項1又は2記載の半導体装置。 - 前記スイッチが並列に接続された複数のトランジスタを含み、
並列に接続された前記複数のトランジスタの制御端子に論理信号を供給し、並列に接続された前記複数のトランジスタのオン・オフを制御する回路を備えている、ことを特徴とする請求項1又は2記載の半導体装置。 - 一のサブ回路と前記一のサブ回路に対応する一のスイッチとの接続点の電圧と、他のサブ回路と前記他のサブ回路に対応する他のスイッチとの接続点の電圧との差電圧を観測する回路を備えている、ことを特徴とする請求項2記載の半導体装置。
- 前記サブ回路と前記サブ回路に対応する前記スイッチとの複数の組が、複数のグループにグループ分けされており、
複数のグループのうち1つのグループのスイッチがオンとされ、他のグループのスイッチはオフとされ、スイッチがオンのグループのサブ回路の電源パスに流れるリーク電流の測定が行われる、ことを特徴とする請求項2記載の半導体装置。 - 前記サブ回路と前記サブ回路に対応する前記スイッチとの複数の組が、複数のグループにグループ分けされており、
前記複数のグループのうち、スイッチがオンとされた少なくとも一つのグループのサブ回路の電源パスに流れるリーク電流の測定が行われる、ことを特徴とする請求項2記載の半導体装置。 - 前記複数のグループのスイッチの一端が共通接続されて電流モニタに接続される、ことを特徴とする請求項6又は7記載の半導体装置。
- 1つのグループ内のサブ回路の合計の通常リーク電流の大きさが、想定される異常リーク電流値よりも小さくなるように、サブ回路のグループ分けが為されている、ことを特徴とする請求項6又は7記載の半導体装置。
- 複数の前記サブ回路のそれぞれに対して、前記サブ回路と、前記サブ回路に対応する前記スイッチとの接続を、オン・オフ制御する出力スイッチを備え、
前記複数の出力スイッチのオン・オフを制御する選択回路を備え、
複数の前記サブ回路と前記出力スイッチの組に対して、前記選択回路で選択された前記出力スイッチに接続する前記スイッチの端子電圧を観測する電圧観測回路を1つ備えている、ことを特徴とする請求項2記載の半導体装置。 - 前記サブ回路と前記サブ回路に対応する前記スイッチと前記出力スイッチとの複数の組が、複数のグループにグループ分けされており、各グループに対して、前記電圧観測回路と前記選択回路を備えている、ことを特徴とする請求項10記載の半導体装置。
- 前記スイッチは、前記サブ回路と高位側電源との間、又は、前記サブ回路と低位側電源との間に配設されている、ことを特徴とする請求項1記載の半導体装置。
- 前記サブ回路のリーク電流の分布の標準偏差をσ、平均値をμとしたとき、リーク電流の分布において、μからσの所定倍はなれた電流値が、異常リーク電流と同じとなるように、複数のサブ回路の分割数が定められている、ことを特徴とする請求項1記載の半導体装置。
- 半導体装置内の所定の回路が複数(N個)のサブ回路に分割されており、
前記サブ回路の静止状態での電源電流を測定するための回路手段を有する、ことを特徴とする半導体装置。 - 前記回路手段は、前記サブ回路の電源パスに挿入されたスイッチと、前記スイッチの端子電圧を観測する回路と、を備え、
前記スイッチは、テスト時に、前記サブ回路の静止状態での電源電流測定用の抵抗素子として機能する、ことを特徴とする請求項14記載の半導体装置。 - 前記スイッチの抵抗を可変制御する手段を備えている、ことを特徴とする請求項15記載の半導体装置。
- 前記回路手段は、前記サブ回路の電源パスに挿入されたスイッチを備え、
テスト時に、i個(但し、iは1≦i<Nの所定の整数)の前記サブ回路に対応するスイッチをオンとし、i個(但し、1≦i<N)の前記サブ回路の静止状態での電源電流の測定が行われる、ことを特徴とする請求項14記載の半導体装置。 - 複数のサブ回路を備え、前記複数のサブ回路は複数のグループにグループ分けされており、
前記複数のグループのうち少なくとも1つのグループに属するサブ回路と電源パスとの接続をオンとし、別のグループのサブ回路と電源パスとの接続をオフとする制御を行う回路手段を備えている、ことを特徴とする半導体集積回路。 - 前記オンとされた少なくとも1つのグループに属するサブ回路の電源パスに流れるリーク電流の測定が行われる、ことを特徴とする請求項18記載の半導体集積回路。
- 前記サブ回路のリーク電流が流れるパスの抵抗値を可変させる手段を備えている、ことを特徴とする請求項19記載の半導体集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006322149 | 2006-11-29 | ||
JP2006322149 | 2006-11-29 | ||
PCT/JP2007/072612 WO2008069025A1 (ja) | 2006-11-29 | 2007-11-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2008069025A1 true JPWO2008069025A1 (ja) | 2010-03-18 |
Family
ID=39491929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008548218A Withdrawn JPWO2008069025A1 (ja) | 2006-11-29 | 2007-11-22 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8330483B2 (ja) |
JP (1) | JPWO2008069025A1 (ja) |
WO (1) | WO2008069025A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4835856B2 (ja) * | 2005-01-06 | 2011-12-14 | 日本電気株式会社 | 半導体集積回路装置 |
CN111158967B (zh) * | 2019-12-31 | 2021-06-08 | 北京百度网讯科技有限公司 | 人工智能芯片测试方法、装置、设备及存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8900050A (nl) * | 1989-01-10 | 1990-08-01 | Philips Nv | Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting. |
JP3641517B2 (ja) | 1995-10-05 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
US5742177A (en) * | 1996-09-27 | 1998-04-21 | Intel Corporation | Method for testing a semiconductor device by measuring quiescent currents (IDDQ) at two different temperatures |
JP3189744B2 (ja) | 1997-06-20 | 2001-07-16 | 日本電気株式会社 | 半導体装置 |
KR100832187B1 (ko) | 1998-08-24 | 2008-05-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로 |
JP2000206174A (ja) | 1999-01-14 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法 |
JP3850580B2 (ja) | 1999-03-30 | 2006-11-29 | 株式会社東芝 | 半導体装置 |
JP4406972B2 (ja) | 1999-09-22 | 2010-02-03 | ソニー株式会社 | Cmos集積回路の試験方法および解析方法 |
JP3720271B2 (ja) | 2001-03-22 | 2005-11-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2003258612A (ja) | 2002-03-06 | 2003-09-12 | Nec Corp | 半導体回路及び半導体回路を用いた半導体集積回路装置 |
DE60223730T2 (de) * | 2002-07-03 | 2008-10-30 | Q-Star Test N.V. | Vorrichtung zur Überwachung des Ruhestroms einer elektronischen Vorrichtung |
JP2004170126A (ja) | 2002-11-18 | 2004-06-17 | Matsushita Electric Ind Co Ltd | ノード論理固定回路およびiddq試験方法 |
JP2004257815A (ja) | 2003-02-25 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検査方法および半導体集積回路装置 |
JP2005057256A (ja) * | 2003-08-04 | 2005-03-03 | Samsung Electronics Co Ltd | 漏洩電流を利用した半導体検査装置および漏洩電流補償システム |
-
2007
- 2007-11-22 WO PCT/JP2007/072612 patent/WO2008069025A1/ja active Application Filing
- 2007-11-22 US US12/516,583 patent/US8330483B2/en not_active Expired - Fee Related
- 2007-11-22 JP JP2008548218A patent/JPWO2008069025A1/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2008069025A1 (ja) | 2008-06-12 |
US8330483B2 (en) | 2012-12-11 |
US20100066401A1 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282905B2 (en) | System and method for IDDQ measurement in system on a chip (SOC) design | |
JP3720271B2 (ja) | 半導体集積回路装置 | |
KR100832187B1 (ko) | 반도체 집적회로 | |
KR100485462B1 (ko) | 집적회로검사방법 | |
US8860455B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
US20120074981A1 (en) | Method and apparatus for device parameter measurement | |
JPWO2008069025A1 (ja) | 半導体装置 | |
JP4973157B2 (ja) | 半導体評価回路 | |
JP2010230668A (ja) | 試験装置およびドライバ回路 | |
US7603598B2 (en) | Semiconductor device for testing semiconductor process and method thereof | |
CN115565900A (zh) | 测试电路及其操作方法 | |
JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
WO2010029772A1 (ja) | 試験装置および試験方法 | |
JP2009188371A (ja) | 半導体装置及びその評価方法 | |
KR102694677B1 (ko) | 평가용 회로, 반도체 장치 및 평가 방법 | |
KR101575959B1 (ko) | 프로브 테스터 및 프로브 테스트 방법 | |
US20240110967A1 (en) | Evaluation circuit, semiconductor device, and evaluation method | |
KR101652648B1 (ko) | 반도체 장치의 검사 장치, 검사 시스템, 검사 방법, 및 검사가 완료된 반도체 장치의 생산 방법 | |
TWI830414B (zh) | 求值電路、半導體裝置以及求值方法 | |
JP4034242B2 (ja) | オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法 | |
US7532449B2 (en) | Analog semiconductor integrated circuit and method of adjusting same | |
JP2011222547A (ja) | テストエレメントグループおよび半導体装置 | |
CN118033354A (zh) | 求值电路、半导体装置以及求值方法 | |
JP2006119101A (ja) | 半導体試験装置及び半導体集積回路の試験方法 | |
US7940059B2 (en) | Method for testing H-bridge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |