DE4434792C1 - Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung - Google Patents
Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare SchaltungsanordnungInfo
- Publication number
- DE4434792C1 DE4434792C1 DE19944434792 DE4434792A DE4434792C1 DE 4434792 C1 DE4434792 C1 DE 4434792C1 DE 19944434792 DE19944434792 DE 19944434792 DE 4434792 A DE4434792 A DE 4434792A DE 4434792 C1 DE4434792 C1 DE 4434792C1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- switching
- signal
- connection
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des
Anspruchs 1.
Eine derartige integrierte Schaltungsanordnung (IC) ist aus der EP 205 258 A2
bekannt. Die dort beschriebene Schaltungsanordnung läßt sich in verschie
denen Betriebsmodi, beispielsweise in einem Arbeitsmodus, d. h. in einem
ersten Betriebsmodus, oder in einem Testmodus, d. h. in einem zweiten Be
triebsmodus, betreiben, ohne daß zum Umschalten der Betriebsmodi ein zu
sätzlicher Anschlußpin benötigt wird. Die Steuerschaltung der Schaltungsan
ordnung ist für das Umschalten der Betriebsmodi verantwortlich; sie über
wacht die am Signalanschlußpin anliegende Signalspannung und vergleicht
sie mit einer Signalschwelle, welche größer als die Versorgungsspannung ist.
Der Signalanschlußpin ist über mehrere in Reihe geschaltete MOS-Transisto
ren, deren Gate- und Drain-Anschlüsse jeweils miteinander verbunden sind,
und über eine den MOS-Transistoren nachgeschaltete Last mit Masse verbun
den. Der zweite Schaltungsteil wird durch die an der Last anstehende Span
nung gesteuert. Er ist, sofern die Signalspannung die von den Schwellen
spannungen der MOS-Transistoren abhängige Signalschwelle nicht über
schreitet, inaktiv (ausgeschaltet). Die Schaltungsanordnung befindet sich
dann im ersten Betriebsmodus; sie befindet sich im zweiten Betriebsmodus,
wenn der zweite Schaltungsteil aktiv (eingeschaltet) ist, d. h. wenn der zwei
te Schaltungsteil über den Signalanschlußpin angesteuert wird. Dies ist dann
der Fall, wenn die Signalspannung die Signalschwelle überschreitet. Der
Signalanschlußpin bildet infolgedessen gleichzeitig einen Eingangsanschluß
zum Ansteuern des ersten Schaltungsteils und einen Eingangsanschluß zum
Ansteuern des zweiten Schaltungsteils.
Der Signalanschlußpin kann über die in Reihe geschalteten MOS-Transistoren
und die Last auch an einen mit einer Versorgungsspannungsquelle verbun
denen Versorgungsanschluß angeschlossen sein. Eine derartige Schaltungs
anordnung ist aus der US 5 111 136 bekannt.
In der DE 43 05 526 A1 ist eine Schaltungsanordnung beschrieben, die durch
eine nicht-elektrische physikalische Größe, beispielsweise durch Licht, durch
Temperatur, durch Druck oder durch ein Magnetfeld, in einen Testmodus
schaltbar ist.
Aus der US 50 57 774 ist bekannt, die Funktionsfähigkeit einer integrierten
Schaltungsanordnung durch Messung eines durch diese fließenden Ruhe
stromes zu prüfen.
Es ist des weiteren bekannt, dem Signalanschlußpin im ersten Betriebsmo
dus ein Signal mit einem ständigen High- oder ständigen Low-Pegel und zum
Umschalten in den zweiten Betriebsmodus ein Signal mit einem zwischen
dem High- und Low-Pegel liegenden Pegel zuzuführen. Diese Signalpegel
werden von der Steuerschaltung detektiert und ausgewertet. Ein wesentli
cher Nachteil einer derartigen Schaltungsanordnung ist die durch den stati
schen Stromverbrauch der Steuerschaltung bedingte hohe Stromaufnahme
des ICs. Der Signalpegel am Signalanschlußpin darf dann im ersten Betriebs
modus nicht wechseln, da sonst der Einschaltpegel des zweiten Betriebsmo
dus durchlaufen und somit der zweite Betriebsmodus eingeschaltet wer
den würde. Infolgedessen kann der Signalanschlußpin einer derartigen
Schaltungsanordnung nicht als Ausgangsanschluß verwendet werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung nach
dem Oberbegriff des Anspruchs 1 anzugeben, die einen einfachen Aufbau
aufweist, die kostengünstig in einen IC integrierbar ist, die einen geringen
Stromverbrauch aufweist und die zumindest einen Signalanschlußpin auf
weist, an dem im ersten Betriebsmodus Signalpegeländerungen zulässig
sind und der einen Eingangsanschluß und/oder Ausgangsanschluß des ersten
Schaltungsteils und einen Eingangsanschluß zur Ansteuerung des zweiten
Schaltungsteils bildet.
Diese Aufgabe wird erfindungsgemäß durch die Merk
male des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und
Weiterbildungen ergeben sich aus den Unteransprüchen.
Die erfindungsgemäße Schaltungsanordnung weist mit anderen Worten eine Steuerschaltung
auf, die ein Schaltelement mit einem ersten Schaltanschluß, einem zweiten
Schaltanschluß und einem Referenzanschluß, sowie eine Stromspiegelanord
nung mit einem Spiegeleingang, einem Spiegelausgang und
einem Versorgungsanschluß umfaßt. Der erste Schaltan
schluß des Schaltelementes ist am Signalanschlußpin mit
dem als Eingangs- und/oder Ausgangsanschluß ausgeführ
ten Signalanschluß des ersten Schaltungsteils verbun
den; der zweite Schaltanschluß des Schaltelementes ist
mit dem Spiegeleingang der Stromspiegelanordnung ver
bunden; der Referenzanschluß des Schaltelementes ist an
eine Referenzspannungsquelle angeschlossen; der Spie
gelausgang der Stromspiegelanordnung ist mit dem Steu
ereingang des zweiten Schaltungsteils verbunden; der
Versorgungsanschluß der Stromspiegelanordnung ist an
eine erste Spannungsquelle angeschlossen. Die Referenz
spannungsquelle dient zur Bildung einer Steuerspannung
zur Ansteuerung des Schaltelementes. Diese Steuerspan
nung ist die Spannungsdifferenz zwischen dem Referenz
anschluß des Schaltelementes und dem Signalanschlußpin
der Schaltungsanordnung. Da sie von der Signalspannung
am Signalanschlußpin abhängt, hängt der Schaltzustand
des Schaltelementes ebenfalls von der Signalspannung
ab.
Im zweiten Schaltungsteil wird ein am Spiegelausgang
anstehender und in den zweiten Schaltungsteil fließen
der Spiegelstrom ausgewertet und entsprechend dieses
Stromes einer der Betriebsmodi eingeschaltet. Da der
Spiegelstrom proportional zu einem am Spiegeleingang
anstehenden und durch das Schaltelement fließenden Re
ferenzstrom ist, welcher seinerseits vom Schaltzustand
des Schaltelementes abhängig ist, hängt der eingeschal
tete Betriebsmodus vom Schaltzustand des Schaltelemen
tes und infolgedessen von der Signalspannung am Signal
anschlußpin ab.
Bei sperrendem Schaltelement befindet sich die Schal
tungsanordnung im ersten Betriebsmodus - der zweite
Schaltungsteil ist inaktiv und der erste Schaltungsteil
ist aktiv -; bei leitendem Schaltelement befindet sie
sich im zweiten Betriebsmodus - der zweite Schaltungs
teil ist aktiv. Solange die Signalspannung am Signalan
schlußpin nicht ausreicht, um das Schaltelement zu
schließen, wird die Schaltungsanordnung im ersten Be
triebsmodus betrieben. Zur Umschaltung der Schaltungs
anordnung in den zweiten Betriebsmodus wird eine äußere
Spannungsquelle benötigt, die hierzu mit dem Signalan
schlußpin verbunden wird. Die Steuerspannung des
Schaltelementes läßt sich über diese äußere Spannungs
quelle derart variieren, daß das Schaltelement in den
leitenden Zustand übergeht und einen von der Signal
spannung abhängigen Referenzstrom aufnimmt. Bei leiten
dem Schaltelement ist auch die Stromspiegelanordnung
leitend. Zur Auswertung des Spiegelstromes ist im zwei
ten Schaltungsteil vorzugsweise ein Lastelement vorge
sehen, das den Steuereingang des zweiten Schaltungs
teils mit einer zweiten Spannungsquelle verbindet. Die
am Lastelement anliegende Spannung dient als Steuersi
gnal zum Einschalten eines der Betriebsmodi. Das Last
element ist vorzugsweise als Lastwiderstand, das
Schaltelement vorzugsweise als Bipolartransistor oder
MOS-Transistor und die Stromspiegelanordnung vorzugs
weise als Schaltung mit MOS-Transistoren ausgeführt.
Während des zweiten Betriebsmodus ist es u. U. erfor
derlich, den Signalanschlußpin von weiteren Schaltungs
teilen des ersten Schaltungsteils zu entkoppeln. Diese
Entkopplung erfolgt vorzugsweise über ein im ersten
Schaltungsteil angeordnetes Entkopplungselement, wel
ches vorzugsweise als Entkopplungswiderstand ausgeführt
ist.
Die erfindungsgemäße Schaltungsanordnung ist durch fol
gende Vorteile charakterisiert:
- - sie weist einen einfachen Aufbau auf und ist auf grund des daraus resultierenden geringen Platzbe darfs kostengünstig in einen IC integrierbar,
- - sie weist im ersten Betriebsmodus eine geringe Leistungsaufnahme auf, da die Steuerschaltung we gen des offenen Schaltelementes keinen statischen Strom aufnimmt,
- - sie weist einen sowohl als Eingangsanschluß als auch als Ausgangsanschluß benutzbaren Signalan schlußpin auf, an dem im ersten Betriebsmodus Si gnalpegeländerungen zulässig sind.
Die Schaltungsanordnung läßt sich überall dort einset
zen, wo bei einem IC die Anzahl der Anschlußpins gering
gehalten werden muß.
Die Erfindung wird im folgenden anhand der Figuren
bis 3 näher beschrieben. Es zeigen:
Fig. 1 ein Prinzipschaltbild der Schaltungsanord
nung,
Fig. 2 ein erstes Ausführungsbeispiel der Schal
tungsanordnung,
Fig. 3 ein weiteres Ausführungsbeispiel der Schal
tungsanordnung.
Gemäß den Figuren ist der Signalanschlußpin P mit dem
ersten Schaltanschluß SA1 des Schaltelementes SE und
mit dem als Eingangs-/Ausgangsanschluß ausgeführten Si
gnalanschluß P₀ des ersten Schaltungsteils ES verbun
den. Der Referenzanschluß RA des Schaltelementes SE,
der ein Steueranschluß ist, ist mit einer Referenzspan
nungsquelle VR verbunden. Der zweite Schaltanschluß SA2
des Schaltelementes SE ist am Spiegeleingang SpE der
Stromspiegelanordnung SP an deren Referenzzweig RZ an
geschlossen. Die Stromspiegelanordnung SP wird über den
Versorgungsanschluß VA aus der ersten Spannungsquelle
V₀ gespeist. Der mit dem Spiegelzweig SZ verbundene
Spiegelausgang SpA der Stromspiegelanordnung SP ist mit
dem Steuereingang StE des zweiten Schaltungsteils ZS
verbunden. Der erste Anschluß des im zweiten Schal
tungsteil ZS vorgesehenen Lastelementes LE ist mit dem
Steuereingang StE des zweiten Schaltungsteils ZS ver
bunden; sein anderer Anschluß ist an die zweite Span
nungsquelle V₁ angeschlossen. Das Lastelement LE dient
zur Umwandlung des von der Stromspiegelanordnung gelie
ferten Spiegelstroms ISP in eine Spannung zur Ansteue
rung weiterer Schaltungsteile des zweiten Schaltungs
teils ZS.
Solange die Signalspannung am Signalanschlußpin P in
nerhalb des Aussteuerbereichs des ersten Betriebsmodus
liegt, reicht die zwischen dem Referenzanschluß RA
des Schaltelementes SE und dem Signalanschlußpin P an
liegende Spannung - die Steuerspannung USt - nicht aus,
um das Schaltelement SE zu schließen. Die Schaltungsan
ordnung befindet sich dann, da bei sperrendem Schalt
element SE die Stromspiegelanordnung SP stromlos ist
und infolgedessen kein Spiegelstrom ISP am Steuerein
gang StE zur Aktivierung des zweiten Schaltungsteils ZS
ansteht, im ersten Betriebsmodus und der Signalan
schlußpin P dient als Eingangs-/Ausgangsanschluß des
ersten Schaltungsteils ES. Die Steuerspannung USt kann
durch eine an den Signalanschlußpin P angelegte Span
nung variiert werden. Sobald sie einen bestimmten vom
Schaltelement SE und von der Referenzspannungsquelle VR
abhängigen Wert erreicht, wird das Schaltelement SE
leitend. Da dann ein Referenzstrom IRef durch das
Schaltelement SE und durch den Spiegeleingang SpE der
Stromspiegelanordnung SP fließt, fließt auch ein Spie
gelstrom ISP aus dem Spiegelausgang SpA der Stromspie
gelanordnung SP in den zweiten Schaltungsteil ZS und
verursacht dort am Lastelement LE einen Spannungsab
fall. Dadurch ändert sich das Potential am Steuerein
gang StE. Dieses Potential ist ein Steuersignal zur Ak
tivierung des zweiten Schaltungsteils ZS, d. h. ein
Steuersignal zum Umschalten der Betriebsmodi. Die
Schaltungsanordnung befindet sich infolgedessen bei
leitendem Schaltelement SE im zweiten Betriebsmodus.
Dieser zweite Betriebsmodus ist ein Testmodus, der nur
zum Testen der Schaltungsanordnung eingeschaltet wird.
Über den Entkopplungswiderstand REK werden weitere, in
den Figuren nicht gezeigte Schaltungsteile des ersten
Schaltungsteils ES vom Signalanschlußpin P entkoppelt.
Während des zweiten Betriebsmodus kann die Entkopp
lung im ersten Schaltungsteil ES auch über ein vom
zweiten Schaltungsteil ZS angesteuertes Entkopplungs
element, beispielsweise über ein weiteres Schaltele
ment, erfolgen.
Bei der in Fig. 2 gezeigten Schaltungsanordnung ist
das Schaltelement SE als npn-Transistor TSE ausgebil
det. Seine Basis, d. h. der Referenzanschluß RA des
Schaltelementes SE, liegt, da die Referenzspannungs
quelle VR als 0-V-Spannungsquelle ausgebildet ist, auf
Massepotential. Infolgedessen wird der Transistor TSE
erst leitend, wenn das Potential am Signalanschlußpin
P, der an den Emitter des npn-Transistors TSE ange
schlossen ist, um eine Basis-Emitter-Flußspannung unter
dem Massepotential liegt. Wenn der npn-Transistor TSE
leitend ist, d. h. wenn die Schaltungsanordnung sich im
zweiten Betriebsmodus befindet, fließt ein Referenz
strom IRef aus dem als PMOS-Transistor MSP1 ausgeführ
ten Referenzzweig RZ der Stromspiegelanordnung SP in
den npn-Transistor TSE. Infolgedessen fließt ein Spie
gelstrom ISP aus dem ebenfalls als PMOS-Transistor MSP2
ausgebildeten Spiegelzweig SZ der Stromspiegelanordnung
SP in das als Lastwiderstand RL ausgeführte Lastelement
LE des zweiten Schaltungsteils ZS. Der Lastwiderstand
RL liegt, da die zweite Spannungsquelle V₁ als 0-V-
Spannungsquelle ausgebildet ist, mit einem Anschluß auf
Massepotential; d. h. im ersten Betriebsmodus, bei aus
geschaltetem Schaltelement SE, liegt am Steuereingang
StE ein L-Pegel an. Im zweiten Betriebsmodus fließt ein
Strom in den Lastwiderstand RL, der so dimensioniert
ist, daß sich am Steuereingang StE ein H-Pegel ein
stellt.
Im in Fig. 3 gezeigten Ausführungsbeispiel ist die
Stromspiegelanordnung SP als Schaltung mit NMOS-Transi
storen MSP1 und MSP2 ausgebildet. Der Versorgungsan
schluß VA der Stromspiegelanordnung SP liegt, da die
erste Spannungsquelle V₀ eine 0-V-Spannungsquelle ist,
auf Massepotential. Das Schaltelement SE ist in diesem
Fall als PMOS-Transistor MSE ausgeführt, dessen Refe
renzanschluß RA, d. h. dessen Gate, mit der als zweite
Spannungsquelle V₁ ausgeführten Referenzspannungsquelle
VR verbunden ist. Diese zweite Spannungsquelle V₁ ist
im vorliegenden Ausführungsbeispiel die Versorgungs
spannungsquelle des ICs. Der PMOS-Transistor MSE bleibt
gesperrt, solange das Potential am Signalanschlußpin P
geringer als die Spannung der zweiten Spannungsquelle
V₁ ist. Da in diesem Fall kein Strom durch den Lastwi
derstand RL des zweiten Schaltungsteils ZS fließt und
dieser an die zweite Spannungsquelle V₁ angeschlossen
ist, stellt sich am Steuereingang StE ein H-Pegel ein.
Der PMOS-Transistor MSE kann durch eine an den Signal
anschlußpin P angelegte Spannung, die den Pegel der
zweiten Spannungsquelle V₁ überschreitet, eingeschaltet
werden. Aufgrund des dann fließenden Referenzstromes
IRef fließt auch ein Spiegelstrom ISP in den Steuerein
gang StE des zweiten Schaltungsteils ZS. Das Potential
am Steuereingang StE stellt sich daraufhin auf L-Pegel
ein. Die Schaltungsanordnung befindet sich infolgedes
sen bei einem L-Pegel des Potentials am Steuereingang
StE des zweiten Schaltungsteils im zweiten Betriebsmo
dus und bei einem H-Pegel im ersten Betriebsmodus.
Bei den vorliegenden Beispielen wird dem zweiten Schal
tungsteil ZS ein H-Pegel oder ein L-Pegel als Steuersi
gnal zugeführt. Selbstverständlich können, da der Spie
gelstrom ISP über die Signalspannung USig variierbar
ist, mehrere Signalpegel dem zweiten Schaltungsteil ZS
zugeführt werden, über die nach einer Decodierung im
zweiten Schaltungsteil ZS während des zweiten Betriebs
modus weitere Schaltungsteile des zweiten Schaltungs
teils ZS angesteuert werden, um beispielsweise unter
schiedliche Testfunktionen der Schaltungsanordnung ein
zuschalten.
Claims (13)
1. Integrierte, in einem ersten und einem zweiten Be
triebsmodus betreibbare Schaltungsanordnung, mit:
- - einem zumindest im ersten Betriebsmodus aktiven ersten Schaltungsteil (ES) mit einem Signalan schluß (P₀),
- - einem im zweiten Betriebsmodus aktiven zweiten Schaltungsteil (ZS) mit einem Steuereingang (StE),
- - einer mit dem ersten Schaltungsteil (ES) und dem zweiten Schaltungsteil (ZS) verbundenen Steuer schaltung (SS) zum Umschalten der Betriebsmodi und
- - mindestens einem Anschlußpin, von denen einer als Signalanschlußpin (P) ausgebildet ist, der mit dem ersten Schaltungsteil (ES) und mit der Steuer schaltung (SS) verbunden ist, und an dem eine Si gnalspannung (USig) anliegt,
dadurch gekennzeichnet, daß
- - die Steuerschaltung (SS) ein Schaltelement (SE) mit einem mit dem Signalanschlußpin (P) verbunde nen ersten Schaltanschluß (SA1), einem mit einer Referenzspannungsquelle (VR) verbundenen Referenz anschluß (RA) und einem zweiten Schaltanschluß (SA2) aufweist,
- - die Steuerschaltung (SS) eine Stromspiegelanord nung (SP) mit einem mit einer ersten Spannungs quelle (V₀) verbundenen Versorgungsanschluß (VA), einem mit dem zweiten Schaltanschluß (SA2) des Schaltelementes (SE) verbundenen Spiegeleingang (SpE) und einem mit dem Steuereingang (StE) des zweiten Schaltungsteils (ZS) verbundenen Spiegel ausgang (SpA) aufweist,
- - die Referenzspannungsquelle (VR) zur Bildung einer zwischen dem Referenzanschluß (RA) und dem Signal anschlußpin (P) anliegenden Steuerspannung (USt) zur Ansteuerung des Schaltelementes (SE) vorgese hen ist,
- - das Schaltelement (SE) zur Umschaltung der Be triebsmodi über den Signalanschlußpin (P) von ei ner externen, außerhalb der Schaltungsanordnung angeordneten, Spannungsquelle ansteuerbar ist,
- - das Schaltelement (SE) im ersten Betriebsmodus of fen ist und im zweiten Betriebsmodus leitend ist,
- - der Betriebsmodus der Schaltungsanordnung von ei nem am Spiegelausgang (SpA) der Stromspiegelanord nung (SP) bereitgestellten Spiegelstrom (ISP) ab hängig ist, der seinerseits von der am Signalan schlußpin (P) anliegenden Signalspannung (USig) abhängig ist,
- - der Signalanschluß (P₀) des ersten Schaltungsteils (ES) als Eingangs- und/oder Ausgangsanschluß aus gebildet ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn
zeichnet, daß der Signalanschlußpin (P) im ersten Be
triebsmodus den Signalanschluß (P₀) des ersten Schal
tungsteils (ES) bildet.
3. Schaltungsanordnung nach einem der vorherigen An
sprüche, dadurch gekennzeichnet, daß der Signalan
schlußpin (P) im zweiten Betriebsmodus einen Eingangs
anschluß zur Ansteuerung des zweiten Schaltungsteils
(ZS) bildet.
4. Schaltungsanordnung nach einem der vorherigen An
sprüche, dadurch gekennzeichnet, daß das Schaltelement
(SE) als Bipolartransistor (TSE) ausgebildet ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis
3, dadurch gekennzeichnet, daß das Schaltelement (SE)
als MOS-Transistor (MSE) ausgebildet ist.
6. Schaltungsanordnung nach einem der vorherigen An
sprüche, dadurch gekennzeichnet, daß die Stromspiegel
anordnung (SP) als Schaltung mit MOS-Transistoren
(MSP1, MSP2) ausgebildet ist.
7. Schaltungsanordnung nach einem der vorherigen An
sprüche, dadurch gekennzeichnet, daß der zweite Schal
tungsteil (ZS) eine Auswerteeinheit zur Auswertung des
von der Stromspiegelanordnung (SP) gelieferten Spiegel
stromes (ISP) und zum Einschalten eines der Betriebs
modi aufweist.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekenn
zeichnet, daß die Auswerteeinheit als Lastelement (LE)
ausgebildet ist, über das der Steuereingang (StE) des
zweiten Schaltungsteils (ZS) mit einer zweiten Span
nungsquelle (V₁) verbunden ist, und daß der eingeschal
tete Betriebsmodus von der am Lastelement (LE) abfal
lenden Spannung abhängig ist.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekenn
zeichnet, daß das Lastelement (LE) als Lastwiderstand
(RL) ausgebildet ist.
10. Schaltungsanordnung nach einem der vorherigen An
sprüche, dadurch gekennzeichnet, daß der erste Schal
tungsteil (ES) ein Entkopplungselement aufweist, über
das weitere Schaltungsteile des ersten Schaltungsteils
(ES) mit dem Signalanschluß (P₀) des ersten Schaltungs
teils (ES) verbunden sind.
11. Schaltungsanordnung nach Anspruch 10, dadurch ge
kennzeichnet, daß das Entkopplungselement des ersten
Schaltungsteils als Entkopplungswiderstand (REK) ausge
führt ist.
12. Schaltungsanordnung nach einem der vorherigen An
sprüche, dadurch gekennzeichnet, daß der weitere Be
triebsmodus ein Testmodus ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944434792 DE4434792C1 (de) | 1994-09-29 | 1994-09-29 | Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944434792 DE4434792C1 (de) | 1994-09-29 | 1994-09-29 | Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4434792C1 true DE4434792C1 (de) | 1996-05-23 |
Family
ID=6529499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944434792 Expired - Fee Related DE4434792C1 (de) | 1994-09-29 | 1994-09-29 | Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4434792C1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0813067A3 (de) * | 1996-06-12 | 1998-04-29 | TEMIC TELEFUNKEN microelectronic GmbH | Elektronische Messschaltung, insbesondere zum Messen von Strömen, mit einem integrierten Messwiderstand |
EP1089082A1 (de) * | 1999-09-30 | 2001-04-04 | Interuniversitair Micro-Elektronica Centrum Vzw | Verfahren und anordnung zum Testen von Speisespannungsanschlüsse |
EP1107013A2 (de) * | 1999-09-22 | 2001-06-13 | Interuniversitair Microelektronica Centrum Vzw | Verfahren und Vorrichtung zum Testen von Anschlüssen |
US6859058B2 (en) | 1999-05-11 | 2005-02-22 | Interuniversitair Microelektronica Centrum (Imec Uzw) | Method and apparatus for testing electronic devices |
CN105575949A (zh) * | 2014-10-09 | 2016-05-11 | 原景科技股份有限公司 | 功能装置及其测试模式启动电路与方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0205258A2 (de) * | 1985-05-11 | 1986-12-17 | Fujitsu Limited | Integrierte Halbleiterschaltung mit einer Schaltfunktion der Betriebsarten einer internen Schaltung |
DE3839289C1 (en) * | 1988-11-21 | 1990-05-23 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | Circuit for the operation of an integrated circuit of which it is a component, optionally in a test operation mode or a functional operation mode |
US5012185A (en) * | 1988-10-14 | 1991-04-30 | Nec Corporation | Semiconductor integrated circuit having I/O terminals allowing independent connection test |
US5057774A (en) * | 1989-01-10 | 1991-10-15 | U.S. Philips Corporation | Apparatus for measuring the quiescent current of an integrated monolithic digital circuit |
US5111136A (en) * | 1990-08-15 | 1992-05-05 | Fujitsu Limited | Semiconductor circuit |
DE4201155C1 (de) * | 1992-01-17 | 1993-01-28 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
DE4305526A1 (de) * | 1993-02-24 | 1994-08-25 | Telefunken Microelectron | Verfahren zum Betrieb einer integrierten Schaltung |
-
1994
- 1994-09-29 DE DE19944434792 patent/DE4434792C1/de not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0205258A2 (de) * | 1985-05-11 | 1986-12-17 | Fujitsu Limited | Integrierte Halbleiterschaltung mit einer Schaltfunktion der Betriebsarten einer internen Schaltung |
US5012185A (en) * | 1988-10-14 | 1991-04-30 | Nec Corporation | Semiconductor integrated circuit having I/O terminals allowing independent connection test |
DE3839289C1 (en) * | 1988-11-21 | 1990-05-23 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | Circuit for the operation of an integrated circuit of which it is a component, optionally in a test operation mode or a functional operation mode |
US5057774A (en) * | 1989-01-10 | 1991-10-15 | U.S. Philips Corporation | Apparatus for measuring the quiescent current of an integrated monolithic digital circuit |
US5111136A (en) * | 1990-08-15 | 1992-05-05 | Fujitsu Limited | Semiconductor circuit |
DE4201155C1 (de) * | 1992-01-17 | 1993-01-28 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
DE4305526A1 (de) * | 1993-02-24 | 1994-08-25 | Telefunken Microelectron | Verfahren zum Betrieb einer integrierten Schaltung |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0813067A3 (de) * | 1996-06-12 | 1998-04-29 | TEMIC TELEFUNKEN microelectronic GmbH | Elektronische Messschaltung, insbesondere zum Messen von Strömen, mit einem integrierten Messwiderstand |
US6859058B2 (en) | 1999-05-11 | 2005-02-22 | Interuniversitair Microelektronica Centrum (Imec Uzw) | Method and apparatus for testing electronic devices |
EP1107013A2 (de) * | 1999-09-22 | 2001-06-13 | Interuniversitair Microelektronica Centrum Vzw | Verfahren und Vorrichtung zum Testen von Anschlüssen |
EP1107013A3 (de) * | 1999-09-22 | 2002-12-18 | Interuniversitair Micro-Elektronica Centrum | Verfahren und Vorrichtung zum Testen von Anschlüssen |
EP1089082A1 (de) * | 1999-09-30 | 2001-04-04 | Interuniversitair Micro-Elektronica Centrum Vzw | Verfahren und anordnung zum Testen von Speisespannungsanschlüsse |
CN105575949A (zh) * | 2014-10-09 | 2016-05-11 | 原景科技股份有限公司 | 功能装置及其测试模式启动电路与方法 |
CN105575949B (zh) * | 2014-10-09 | 2018-05-29 | 原景科技股份有限公司 | 功能装置及其测试模式启动电路与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
DE69733789T2 (de) | Hochauflösendes Stromversorgungsprüfsystem | |
DE10110273C2 (de) | Spannungsgenerator mit Standby-Betriebsart | |
DE102004032697A1 (de) | Energieversorgungs-Steuergerät mit einer hochzuverlässigen Überstrom-Erfassungsschaltung | |
DE19925374A1 (de) | Schaltungen und Verfahren zum Einstellen eines digitalen Potentials | |
DE112005003277B4 (de) | Leseverstärker mit großem Spannungshub | |
DE102020105094A1 (de) | Intelligenter halbleiterschalter | |
DE102005003643A1 (de) | Strombegrenzer für Ausgangstransistor | |
DE3784285T2 (de) | Integrierte komplementaere mos-schaltung. | |
DE69320505T2 (de) | Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit | |
DE102004024112A1 (de) | Schaltung zur Messung des Stromes durch einen Leistungs-MOSFET | |
DE69628481T2 (de) | Vorrichtung zur Verminderung von Signalstörungen für eine Flüssigkristallanzeige | |
DE2643020A1 (de) | Schmitt-trigger | |
DE4227462C2 (de) | Mikrocomputer | |
DE4031432A1 (de) | Integrierte halbleiterschaltung | |
DE68915432T2 (de) | Schaltung zur Feststellung eines Versorgungsspannungsabfalls sowie zur Wiederherstellung des Beginnschaltzustands. | |
DE4122029C1 (de) | ||
DE69406942T2 (de) | Abtastprüfungsschaltung mit schnellem übertragungsgateschalter | |
DE4434792C1 (de) | Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung | |
DE69737378T2 (de) | Schutzschaltung | |
DE112019004618B4 (de) | Elektronische steuervorrichtung | |
DE10322246A1 (de) | Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr | |
DE19633971A1 (de) | Stromversorgungsschaltung zum Betrieb einer integrierten Schaltung | |
DE69906541T2 (de) | Mosfet-schalter mit geringer ladungsinjektion | |
DE19604041C1 (de) | Schaltungsanordnung zur Erkennung eines durch eine Last fließenden Laststroms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110401 |