KR970029758A - 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법 - Google Patents

저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법 Download PDF

Info

Publication number
KR970029758A
KR970029758A KR1019960048164A KR19960048164A KR970029758A KR 970029758 A KR970029758 A KR 970029758A KR 1019960048164 A KR1019960048164 A KR 1019960048164A KR 19960048164 A KR19960048164 A KR 19960048164A KR 970029758 A KR970029758 A KR 970029758A
Authority
KR
South Korea
Prior art keywords
leakage current
providing
signal
semiconductor region
bias
Prior art date
Application number
KR1019960048164A
Other languages
English (en)
Inventor
파울러 보이드
Original Assignee
리 패치
선 마이크로시스템즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈 인코포레이티드 filed Critical 리 패치
Publication of KR970029758A publication Critical patent/KR970029758A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 영역내에서의 누설 전류 제어용 누설 전류 제어 회로는 상기 반도체 영역내에 집적된 전류원, 바이어스 회로 및 검사 장치를 포함한다. 상기 반도체 영역이 P타입 집적회로 기판과 같은 P타입이면, 검사 장치는 N-MOS 트랜지스터이고, 반도체 영역이 P타입 집적 회로 기판내의 N우물과 같은 N타입인 검사 장치는 P-MOS 트랜지스터이다. 상기 MOS 트랜지스터는 서로 단락된 게이트 및 소스 단자를 갖는데, 그로 흘러들어가는 전류는 오직 누설 전류 뿐이다. 상기 전류원은 상기 MOS 트랜지스터 및 바이어스 회로에 입력신호를 공급한다. 상기 바이어스 회로는 입력신호와 요망되는 누설 전류에 상응하는 기준신호를 비교하고, 상기 비교에 기초하여, 바이어스 신호를 상기 NMOS 트랜지스터용이기도 한 벌크 단자인 반도체 영역에 인가한다. 상기 인가된 바이어스 신호에 기초하여 상기 MOS 트랜지스터로의 누설 전류의 흐름은 상기 바이어스 회로에 인가된 기준신호에 따라 선택될 수 있다.

Description

저전압 CMOS 회로용 누설 전류 제어 시스템 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 하나의 실시예에 따른 NMOS 누설 전류 제어 회로의 기능적인 개략도.
제3도는 본 발명의 다른 실시예에 따른 PMOS 누설 전류 제어 회로의 기능적인 개략도.
제11도는 제2도 및 제3도의 집적회로 NMOS 및 PMOS 누설 전류 제어회로에 있어서 집적 및 시험 겸용 시험칩의 기능적 개략도이다.

Claims (20)

  1. 반도체 영역; 입력 신호 통전용 신호 노드; 상기 반도체 영역 내에 집적되어 있고, 누설 전류 통전용 신호 노드와 결합되어 있는 반도체 장치; 및 상기 신호 노드 및 상기 반도체 영역과 결합되어 있으며, 입력신호의 일부분을 수신하고 그에 응답하여 상기 반도체 영역으로 바이어스 신호를 제공하는 바이어스 회로를 포함하는 누설 전류 제어 시스템에 있어서, 상기 반도체 장치는, 상기 반도체 영역으로의 상기 바이어스 신호의 제공에 응답하여, 누설 전류인 상기 입력 신호의 다른 부분을 수신하여 선택적으로 통전시키는 것을 특징으로 하는 누설 전류 제어 시스템.
  2. 제1항에 있어서, 상기 반도체 영역은 집적회로 기판을 포함하고, 상기 반도체 디바이스는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 누설 전류 제어 시스템.
  3. 제1항에 있어서, 상기 반도체 영역은 집적회로 기판 내에 있는 반도체 우물을 포함하고, 상기 반도체장치는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 누설 전류 제어 시스템.
  4. 제1항에 있어서, 상기 바이어스 회로는 상기 누설 전류에 상응하는 기준신호를 수신하고 상기 바이어스신호를 상기 기준신호 및 상기 입력 신호의 부분에 응답하여 상기 반도체 영역으로 제공하는 것을 특징으로 하는 누설 전류 제어 시스템.
  5. 제1항에 있어서, 상기 신호 노드와 결합되어 있으며 그곳으로 입력 신호를 제공하는 신호원을 더 포함하는 것을 특징으로 하는 누설 전류 제어 시스템.
  6. 제1항에 있어서, 상기 누설 전류 제어회는 집적회로를 집적회로를 더 포함하는 것을 특징으로 하는 누설전류 제어 시스템.
  7. 제1항에 있어서, 상기 누설 전류 제어회로가 내장되는 컴퓨터를 더 포함하는 것을 특징으로 하는 누설전류 제어 시스템.
  8. 누설 전류 제어 시스템을 제공하는 방법에 있어서, 반도체 영역을 제공하는 단계; 입력 신호 통전용 신호노드를 제공하는 단계; 상기 반도체 영역내에 집적되고, 누설 전류 통전용 신호 노드와 결합되어 있는 반도체장치를 제공하는 단계; 및 상기 신호 노드 및 상기 반도체 영역과 결합되어 있으며, 입력 신호의 일부분을 수신하고 그에 응답하여 상기 반도체 영역으로 바이어스 신호를 제공하는 바이어스 회로를 제공하는 단계를 포함하고, 상기 반도체 장치는, 상기 바이어스 신호의 상기 반도체 영역으로의 제공에 응답하여, 누설 전류인 상기 입력 신호의 다른 부분을 수신하여 선택적으로 통전시키는 것을 특징으로 하는 누설 전류 제어 시스템 제공방법.
  9. 제8항에 있어서, 상기 반도체 영역을 제공하는 단계를 집적회로 기판을 제공하는 단계를 포함하고, 상기 반도체 디바이스를 제공하는 단계는 NMOS 트랜지스터를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 상기 반도체 영역을 제공하는 단계는 집적회로 기판내에 반도체 우물을 제공하는 단계를 포함하고, 상기 반도체 장치를 제공하는 단계는 MOS 트랜지스터를 제공하는 것을 포함하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서, 상기 바이어스 회로는 나아가 누설 전류에 상응하는 기준신호를 수신하고, 상기 기준신호 및 입력 신호의 부분에 응답하여 상기 반도체 영역으로 바이어스 신호를 제공하는 것임을 특징으로 하는 방법.
  12. 제8항에 있어서, 상기 신호 노드와 결합되고, 상기 신호 노드로 입력신호를 제공하는 신호원을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제8항에 있어서, 상기 누설 전류 제어회로가 집적되는 집적회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제8항에 있어서, 상기 누설 전류 제어회로가 내장된 컴퓨터를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 집적회로 내에서 누설 전류를 제어하는 방법에 있어서, 입력 신호를 수신하는 단계; 상기 입력 신호의 일부분에 응답하여 반도체 영역으로 바이어스 신호를 제공하는 단계; 및 누설 전류인 입력신호의 다른 부분을, 상기 바이어스 신호의 상기 반도체 영역으로의 제공에 응답하여, 상기 반도체 영역내에 집적된 반도체 장치로 통전시키는 단계를 포함하는 것을 특징으로 하는 집적회로 내에서 누설 전류를 제어하는 방법.
  16. 제15항에 있어서, 상기 바이어스 신호를 반도체 영역에 제공하는 단계는, 상기 바이어스 신호를 집적회로 기판에 제공하는 단계를 포함하며, 누설 전류인 상기 입력 신호의 다른 부분을 상기 반도체 장치로 통전시키는 단계는 누설 전류인 상기 입력 신호의 다른 부분을 MOS 트랜지스터로 통전시키는 것을 포함하는 것을 특징으로 하는 방법.
  17. 제15항에 있어서, 상기 반도체 영역으로 바이어스 신호를 제공하는 단계는, 집적회로 기판내의 반도체우물로 바이어스 신호를 제공하는 단계를 포함하고, 누설 전류인 상기 입력 신호의 다른 부분을 반도체 장치로 통전시키는 단계는 누설 전류인 상기 입력 신호의 다른 부분을 NMOS 트랜지스터로 통전시키는 것을 포함하는 것을 특징으로 하는 방법.
  18. 제15항에 있어서, 상기 누설 전류에 상응하는 기준신호를 수신하는 단계를 더 포함하고, 상기 반도체영역으로 바이어스 신호를 제공하는 단계는 상기 기준 신호 및 상기 입력 신호의 부분에 응답하여 상기 반도체영역으로 바이어스 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제15항에 있어서, 집적회로 내에서 상기 열거한 단계를 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제15항에 있어서, 컴퓨터 내에서 상기 열거한 단계를 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019960048164A 1995-11-09 1996-10-25 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법 KR970029758A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55539195A 1995-11-09 1995-11-09
US08/555,391 1995-11-09

Publications (1)

Publication Number Publication Date
KR970029758A true KR970029758A (ko) 1997-06-26

Family

ID=24217090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048164A KR970029758A (ko) 1995-11-09 1996-10-25 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법

Country Status (3)

Country Link
EP (1) EP0773448A1 (ko)
JP (1) JPH09181266A (ko)
KR (1) KR970029758A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069838A (ko) * 2013-12-16 2015-06-24 한국항공우주연구원 아날로그 먹스 회로 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453032B (en) 1998-09-09 2001-09-01 Hitachi Ltd Semiconductor integrated circuit apparatus
EP1118867B1 (en) 2000-01-18 2005-10-19 STMicroelectronics S.r.l. Method for testing a CMOS integrated circuit
JP3956896B2 (ja) * 2002-08-07 2007-08-08 株式会社デンソー 電動モータ駆動装置
US7564274B2 (en) * 2005-02-24 2009-07-21 Icera, Inc. Detecting excess current leakage of a CMOS device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8900050A (nl) * 1989-01-10 1990-08-01 Philips Nv Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting.
JP3157683B2 (ja) * 1994-08-30 2001-04-16 株式会社 沖マイクロデザイン 半導体集積回路の静止時電流測定法、半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069838A (ko) * 2013-12-16 2015-06-24 한국항공우주연구원 아날로그 먹스 회로 장치

Also Published As

Publication number Publication date
JPH09181266A (ja) 1997-07-11
EP0773448A1 (en) 1997-05-14

Similar Documents

Publication Publication Date Title
KR950004746A (ko) 지연 회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR970008162A (ko) 저소비전력의 내부전원회로
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR930009245A (ko) 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기
KR940025179A (ko) 인터페이스 회로
KR970055264A (ko) 차동 증폭기
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
JP4714353B2 (ja) 基準電圧回路
KR950035088A (ko) 시모스 회로용 입력 버퍼
KR970029758A (ko) 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR960012859A (ko) 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR920702499A (ko) 초고집적 반도체장치의 용장(redundancy)을 위한 영전력소모 레이저 퓨즈시그니쳐회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR970003924A (ko) 반도체 장치
KR970013649A (ko) 전압/전류 변환기, 전압/전류 변환기의 집적 회로 및 전압 신호를 전류신호로 변환하는 방법
JPH07191065A (ja) 集積コンパレータ回路
KR950001875A (ko) 반도체 집적회로장치
KR960026761A (ko) 반도체집적회로의 인터페이스회로
US6710642B1 (en) Bias generation circuit
KR970003257A (ko) 반도체 메모리 장치
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
JPS6294973A (ja) Ｍｏｓ型集積回路のテストインタ−フエ−ス

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid