KR20150069838A - 아날로그 먹스 회로 장치 - Google Patents

아날로그 먹스 회로 장치 Download PDF

Info

Publication number
KR20150069838A
KR20150069838A KR1020130156452A KR20130156452A KR20150069838A KR 20150069838 A KR20150069838 A KR 20150069838A KR 1020130156452 A KR1020130156452 A KR 1020130156452A KR 20130156452 A KR20130156452 A KR 20130156452A KR 20150069838 A KR20150069838 A KR 20150069838A
Authority
KR
South Korea
Prior art keywords
analog
mux
analog mux
nmos
input
Prior art date
Application number
KR1020130156452A
Other languages
English (en)
Other versions
KR101587104B1 (ko
Inventor
원주호
고형호
Original Assignee
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원 filed Critical 한국항공우주연구원
Priority to KR1020130156452A priority Critical patent/KR101587104B1/ko
Publication of KR20150069838A publication Critical patent/KR20150069838A/ko
Application granted granted Critical
Publication of KR101587104B1 publication Critical patent/KR101587104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

아날로그 먹스 회로 장치가 개시된다. 여기서, 아날로그 먹스 회로 장치는 아날로그 데이터를 다중화하는 아날로그 먹스, 상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS), 상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND) 그리고 제어 신호가 입력되는 제어 신호 입력단을 포함한다.

Description

아날로그 먹스 회로 장치{ANALOG MUX CIRCUIT DEVICE}
본 발명은 아날로그 먹스 회로 장치에 관한 것으로서, 크로스-스트래핑(Cross-strapping)이 필요한 전기전자 장치에 사용되는 아날로그 먹스에 관한 기술이다.
고도의 안정성을 요구하는 위성이나 비행체 같은 경우, 고장이 발생하더라도 안정적인 동작을 보장하기 위해서 잉여성(redundancy)을 필수적으로 요구하고 있다. 그리고 단일지점고장(single point failure)을 방지하기 위해서 프라이머리 엔 레던턴트 유닛(primary & redundant unit) 사이에 크로스-스트래핑(cross-strapping)을 요구하고 있다.
일반적으로 먹스(MUX)는 CMOS 전달 게이트(transmission gate)를 이용해서 구성된다. PMOS와 NMOS가 페어(pair)로 구성된 전달 게이트(transmission gate)는 전압 풀 레인지(voltage full range)에 대해서 안정적인 전달 능력을 보여준다. 하지만, 하이 임피던스(high impedance)를 유지하기가 어렵다.
PMOS는 게이트(gate)가 LOW인 경우에 턴-온(turn-on)되지만, 입력이 로우(LOW)인 경우에 문턱전압(VTH)이 올라간 값(value)까지만 전달이 가능하다. 그리고, NMOS는 게이트(gate)가 하이(high)인 경우에 턴-온(turn-on)이 되지만 입력이 하이(high)인 경우에 VTH가 내려간 값(value)까지만 전달이 가능하다.
대표적으로 많이 사용되는 HS-508인 경우, 전원이 오프(OFF)되면 하이 임피던스(high impedance) 특성을 유지하지 못해 크로스-스트래핑(cross-strapping) 시키는 경우, 누설 전류(leakage current)에 의해서 에러(error)가 발생한다.
도 1은 종래의 HS-1840 먹스(MUX)의 블록 다이어그램(HS1840 block diagram)을 도시한다.
도 1을 참조하면, 하이 임피던스(high impedance) 특성을 유지한다고 하는 HS-1840 먹스(MUX)도 디바이스에 따라서 하이 임피던스(high impedance) 특성이 유지되지 않는 특성을 갖고 있다.
HS-1840과 같은 일반적인 먹스(MUX)는 전원 라인(line)에 다이오드(diode)를 사용해서 전원이 오프(OFF)되는 경우에도 전원 라인(line)의 안정화 커패시터(stabilization capacitor)의 차지(charge)의 누설 전류(leakage current)를 막아서 전원 라인(line)을 최대한 유지하도록 한다. 하지만 다이오드(diode) 역시 역방향 누설(reverse leakage)이 존재해서 안정적인 하이 임피던스(high impedance)를 유지하는 것이 불가능하다. 이처럼, 다이오드 누설 전류(diode leakage current)에 따라서 아날로그 먹스(Analog MUX)가 하이 임피던스(high impedance)를 유지하는 것은 불가능하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 전원 오프(OFF) 하이 임피던스(High Impedance)를 유지할 수 있는 아날로그 먹스(Analog MUX) 회로 장치를 제공하는 것이다.
본 발명의 한 특징에 따르면, 아날로그 먹스 회로 장치는 아날로그 데이터를 다중화하는 아날로그 먹스, 상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS), 상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND) 그리고 제어 신호가 입력되는 제어 신호 입력단을 포함한다.
본 발명의 다른 특징에 따르면, 아날로그 먹스 회로 장치는 아날로그 데이터를 다중화하는 아날로그 먹스, 상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS), 상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND) 그리고 제어 신호가 입력되는 제어 신호 입력단을 포함하고,
상기 아날로그 먹스, 상기 엔모스(NMOS), 상기 그라운드 단자 및 상기 제어 신호 입력단은 집적 회로로 구현된다.
본 발명의 또 다른 특징에 따르면, 아날로그 먹스 회로 장치는 아날로그 데이터를 다중화하는 아날로그 먹스, 상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS), 제어 신호가 입력되는 제어 신호 입력단, 상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND), 그리고 외부의 그라운드 단자에 연결되는 풀-업(Pull-up) 저항을 포함하고,
상기 아날로그 먹스, 상기 엔모스(NMOS), 상기 그라운드 단자 및 상기 제어 신호 입력단은 집적 회로로 구현될 수 있다.
상기 제어 전압 신호는 상기 아날로그 먹스의 전원보다 높은 전원을 사용할 수 있다.
상기 아날로그 먹스는 씨모스(CMOS)를 사용하는 아날로그 먹스를 포함할 수 있다.
상기 아날로그 먹스는 풀-업(pull-up) 저항을 내장할 수 있다.
본 발명의 실시예에 따르면, 하이 임피던스 아날로그 먹스(High Impedance Analog MUX)의 제작이 가능하다.
도 1은 종래의 HS-1840 먹스(MUX)의 블록 다이어그램(HS1840 block diagram)을 도시한다.
도 2는 일반적인 PMOS를 도시한다.
도 3은 일반적인 NMOS를 도시한다.
도 4는 본 발명의 실시예가 적용되는 CMOS 트랜스미션 게이트(Transmission gate)를 나타낸다.
도 5는 일반적인 크로스-스트래핑(Cross-strapping) 구조를 나타낸다.
도 6은 본 발명의 하나의 실시예에 따른 일반적인 먹스(MUX)와 디스크리트(discrete) NMOS를 이용하는 구성을 도시한다.
도 7은 본 발명의 다른 실시예에 따른 하이 임피던스(High Impedance)용 NMOS를 내장해서 집적 제작한 IC 구성을 도시한다.
도 8은 본 발명의 또 다른 실시예에 따른 풀-업(Pull-up) 저항을 외부에 사용한 IC 구성을 도시한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "…부"의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하, 도면을 참조로 하여 본 발명의 실시예에 따른 아날로그 먹스(Analog MUX) 회로 장치에 대하여 상세히 설명한다.
이때, 아날로그 먹스(analog mux)는 전원 오프(OFF) 하이 임피던스(High Impedance)를 유지할 수 있는 회로로 구현된다. 아날로그 먹스(analog mux)는 다이오드 누설(diode leakage) 전류에 따라서 하이 임피던스(high impedance)를 유지하는 것이 불가능하다. 따라서, 다이오드(diode)만 이용하는 HS-1840 아날로그 먹스(analog mux)와 같은 먹스(mux)를 보강하기 위해서 사용할 수도 있다. 또한, 별도로 아날로그 먹스(analog mux)를 씨모스(CMOS)를 이용해서 제작해서 집적 칩(Integrated Chip) 형태의 부품으로도 제작해서 사용할 수가 있다.
본 발명의 실시예가 적용되는 일반적인 MOS FET는 대칭 구조로서, 소스(Source)와 드레인(Drain)의 차이는 없고, 대칭적으로 사용할 수가 있다. 이러한 MOS FET는 N형 FET(NMOS, 즉 엔모스)와 P형 FET(PMOS, 즉, 피모스)가 있다.
먼저, 도 2는 일반적인 PMOS를 도시한다.
도 2를 참조하면, 피모스(PMOS)(Gate: Control Node, Source: Input, Drain: Output)는 게이트(Gate)가 소스(Source)보다 VTH(threshold voltage of a transistor)만큼 낮은 경우에 턴-온(turn-on)이 되어서 입력(Input)이 출력(Output)으로 전달될 수 있는 스위치(switch)로 사용할 수가 있다. 따라서, 게이트(Gate)가 일반적으로 낮은 전위인 그라운드(GND)(0V)인 경우에 VTH가 0.7V라고 가정하면, 소스(Source)가 0.7V이하가 되는 경우에 피모스(PMOS)는 턴-오프(turn-off)가 된다. 그래서 입력(Input)을 출력(Output)으로 전달할 수가 없다. 따라서, 피모스(PMOS)는 Good for High(VTH 이상), Poor for Low(VTH 이하) 특성을 갖는다.
도 3은 일반적인 NMOS를 도시한다.
도 3을 참조하면, 엔모스(NMOS)는 게이트(Gate)가 소스(Source)보다 VTH만큼 높은 경우에 턴-온(turn-on)이 되어서 입력(Input)이 출력(Output)으로 전달될 수 있는 스위치(switch)로 사용할 수가 있다. 따라서, 게이트(Gate)가 일반적으로 가장 높은 전위인 VDD(0V)인 경우에 VTH가 0.7V라고 가정하면, 소스(Source)가 VDD-0.7 이상되는 경우에 NMOS는 턴-오프(turn-off)가 된다. 그래서 입력(Input)을 출력(Output)으로 전달할 수가 없다.
따라서, 엔모스(NMOS)는 Good for Low(VDD-VTH 이하), Poor for High(VDD-VTH 이상) 특성을 갖는다.
여기서, 하이(High)와 로우(Low)에 대해서 모두 전달 특성을 좋게 하기 위해서는 도 4와 같이 트랜스미션 게이트(Transmission gate)를 이용한다.
도 4는 본 발명의 실시예가 적용되는 CMOS 트랜스미션 게이트(Transmission gate)를 나타낸다.
도 4를 참조하면, 일반적으로 전원이 공급되는 경우에는 트랜스미션 게이트(Transmission gate)는 정상적으로 동작한다. 그리고 제어 전압(Vcontrol)이 로우(low)인 경우에는 오프(OFF)가 되어서 하이 임피던스(high impedance)를 유지하는 것이 가능하다.
하지만, 전원이 오프(OFF)인 경우에는 피모스(PMOS)가 턴-오프(turn-off)시키기 위한 포텐셜(potential)을 유지하는 것이 불가능해서 제어 전압(Vcontrol)이 로우(low)가 유지된다고 하더라도, 엔모스(NMOS)는 턴-오프(turn-off)되지만 피모스(PMOS)는 턴-오프(turn-off)가 유지되지 않아서 결국 하이 임피던스(high impedance)를 유지할 수가 없다.
도 5는 일반적인 크로스-스트래핑(Cross-strapping) 구조를 나타낸다.
도 5를 참조하면, 1개의 사이드(Side) 즉 프라이머리 사이드(Primary Side)만 온(ON)되어 있다. 그리고 나머지 사이드(side) 즉 레던던트 사이드(Redundant Side)는 오프(OFF)된 상태로 운영된다.
그런데, 이러한 경우에 오프(OFF)된 사이드(side)의 아날로그 먹스(Analog MUX)가 하이 임피던스(high impedance)가 유지되지 않는다면 온(ON)되어 있는 프라이머리 사이드(Primary Side)의 아날로그 애퀴지션(analog acquisition) 정보에 에러(error) 발생이 가능하다.
온(ON)되어있는 프라이머리 사이드(Primary side)에 대해서만 전류 경로(path)가 형성되어야 에러(error)가 발생하지 않는데, 오프(OFF)되어 있는 레던던트 사이드(Redundant side)를 통해서 누설 전류 경로(leakage current path)가 형성이 되어서 애퀴지션(acquisition)하는 전압값에 에러(error)가 발생할 수 있다. 따라서, 아날로그 먹스(Analog MUX)의 오프(OFF)시에 하이 임피던스(High Impedance) 특성은 매우 중요하다.
전자 장비에서 전원이 공급되는 전원 공급기가 정상인 경우에는 VDD 전원(공급 전원)은 문제가 없지만, 전원 공급기가 이상이거나 오프(OFF)인 경우에는 VDD를 유지하는 것은 불가능하다. 하지만 그라운드(GND)는 전원공급기와는 관련없이 구조체 또는 지상의 레퍼런스(reference)를 이용하게 되어서 항상 이용하는 것이 가능하다. 따라서, 전원이 오프(OFF)인 경우에도 그라운드(GND)를 이용하는 것은 가능하다.
또한, 다양한 전원 소스(source)를 이용하는 시스템에서는 VDDL(VLOW)와 VDDM(VMID), VDDH(VHIGH)등이 사용된다. 위성을 예로 드는 경우, VDDL은 +5V level, VDDM은 +15V level, VDDH는 +28V or +17V를 사용하고, LCD에서는 VDDL은 +1.8V, VDDM은 +5V, VDDH는 +15V를 사용하게 된다.
본 발명의 실시예에서는 주로 사용되는 하이 임피던스용 먹스(High Impedance MUX)의 입력과 출력에 NMOS와 풀 다운(pull-down) 저항을 사용해서 파워 오프(Power OFF)시에도 NMOS를 통해서 하이 임피던스(High Impedance)를 이상적으로 유지할 수 있도록 할 수 있는 방법을 구현할 수 있으며, 도 6과 같다.
먼저, 도 6은 본 발명의 하나의 실시예에 따른 일반적인 먹스(MUX)와 디스크리트(discrete) NMOS를 이용하는 구성을 도시한다.
도 6을 참조하면, 아날로그 먹스(Analog MUX) 회로 장치(100)는 HS-508 먹스(MUX)(101)와 디스크리트(discrete) NMOS(103)를 이용하는 구성을 나타낸다. 즉, 먹스(MUX)(101)는 본래 구성대로 사용하고 입력 핀(pin)(IN1, IN2, ..., IN8)과 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에 NMOS(103)를 사용하는 구성이다. 그리고 입력 핀(pin)(IN1, IN2, ..., IN8) 및 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에는 그라운드 단자(GND) 및 제어 전압(Vcontrol) 신호의 입력단이 연결되어 있다.
한편, 본 발명의 실시예에서는 일반적인 아날로그 먹스(Analog MUX)가 아닌 NMOS를 내장한 IC를 구현할 수 있으며, 도 7 및 도 8과 같다.
다음, 도 7은 본 발명의 다른 실시예에 따른 하이 임피던스(High Impedance)용 NMOS를 내장해서 집적 제작한 IC 구성을 도시한다. 즉, NMOS를 내장해서 제작되는 IC를 보여주는 것이다.
도 7을 참조하면, 아날로그 먹스(Analog MUX) 회로 장치(200)는 CMOS 게이트(gate)를 사용하는 아날로그 먹스 코어(Analog MUX core)(201), 입력 핀(pin)(IN1, IN2, ..., IN8)과 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에 하이 임피던스(High Impedance)용 NMOS(203)를 사용하는 구성이다. 즉, 먹스(MUX)(201)는 본래 구성대로 사용하고 입력 핀(pin)(IN1, IN2, ..., IN8)과 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에 NMOS(203)를 사용하는 구성이다. 그리고 입력 핀(pin)(IN1, IN2, ..., IN8) 및 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에는 그라운드 단자(GND) 및 제어 전압(Vcontrol) 신호의 입력단이 연결되어 있다. 이러한 아날로그 먹스의 회로 구성은 집적 제작된 IC 회로 형태로 구현된다.
도 8은 본 발명의 또 다른 실시예에 따른 풀-업(Pull-up) 저항을 외부에 사용한 IC 구성을 도시한다.
도 8을 참조하면, 아날로그 먹스(Analog MUX) 회로 장치(300)는 CMOS 게이트(gate)를 사용하는 아날로그 먹스 코어(Analog MUX core)(301), 입력 핀(pin)(IN1, IN2, ..., IN8)과 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에 NMOS(203)를 사용하는 구성이다. 그리고 입력 핀(pin)(IN1, IN2, ..., IN8) 및 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에는 그라운드 단자(GND) 및 제어 전압(Vcontrol) 신호의 입력단이 연결되어 있다. 즉, 먹스(MUX)(301)는 본래 구성대로 사용하고 입력 핀(pin)(IN1, IN2, ..., IN8)과 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에 NMOS(303)를 사용하는 구성이다. 이때, 외부에 풀-업(Pull-up) 저항(305)이 연결되어 있다.
도 6, 7 및 8을 참조하면, 제어 전압(Vcontrol) 신호는 아날로그 먹스(Analog MUX)(101, 201, 301)의 전원보다 높은 전원을 사용한다.
하이(High)인 경우, NMOS의 게이트(gate)가 하이(High)가 되므로 입력 핀(pin)(IN1, IN2, ..., IN8) 및 출력 핀(pin)(OUT1, OUT2, ..., OUT8)에 위치한 NMOS(103, 203, 303)가 턴-온(turn-on)이 되어 아날로그 먹스(Analog MUX)(101, 201, 301)가 이네이블(enable)되며 원래의 아날로그 먹스(Analog MUX)와 동일하게 기능을 한다.
또한, 아날로그 먹스(Analog MUX)(101, 201, 301)의 전원보다 높은 전원을 제어 전압(Vcontrol)이 사용하기 때문에 NMOS(103, 203, 303)의 푸어 폴 하이(poor for high) 특성을 상쇄해서 아날로그 먹스(Analog MUX)(101, 201, 301)의 입력 및 출력 모두에 대해서 하이(high) 전원도 정상적으로 전달하는 것이 가능하다.
또한, NMOS(103, 203, 303)가 추가되었기 때문에 도 7 및 도 8과 같이 별도의 집적회로로 제작할 수 있다.
또한, 전원이 오프(OFF)이거나 제어 전압(Vcontrol)이 로우(low)인 경우에는 풀-다운(pull-down) 저항에 따라서 NMOS(103, 203, 303)의 게이트(gate)가 항상 그라운드(GND)로 유지되어서 턴-오프(turn-off) 상태가 되어 디스에이블(disable)되고, NMOS(103, 203, 303)를 통해서 하이 임피던스(high impednace) 특성을 유지하는 것이 가능하다.
또한, CMOS 공정에서는 폴리(poly) 저항, 메탈(metal) 저항등의 저항도 제공하므로 CMOS를 사용하는 아날로그 먹스(Analog MUX)(101, 201, 301)는 풀-업(pull-up) 저항까지 내장하는 것이 가능하다.
따라서, 적은 면적에 하이 임피던스 아날로그 먹스(High Impedance Analog MUX) 제작이 가능하다.
또한, IC 내부의 저항은 정확도가 떨어지지만 풀-업(Pull-up) 저항은 저항값의 정확도가 중요하지 않으므로 문제가 없이 집적회로 제작이 가능하다.
또한, 도 8과 같이 IC 내부의 저항을 이용하지 않더라도 외부에 저항을 사용해서 IC를 사용하는 아날로그 먹스 회로 구현도 가능하다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (12)

  1. 아날로그 데이터를 다중화하는 아날로그 먹스,
    상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS),
    상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND) 그리고
    제어 신호가 입력되는 제어 신호 입력단
    를 포함하는 아날로그 먹스 회로 장치.
  2. 제1항에 있어서,
    상기 제어 전압 신호는 상기 아날로그 먹스의 전원보다 높은 전원을 사용하는 아날로그 먹스 회로 장치.
  3. 제1항에 있어서,
    상기 아날로그 먹스는,
    씨모스(CMOS)를 사용하는 아날로그 먹스를 포함하는 아날로그 먹스 회로 장치.
  4. 제3항에 있어서,
    상기 아날로그 먹스는,
    풀-업(pull-up) 저항을 내장하는 아날로그 먹스 회로 장치.
  5. 아날로그 데이터를 다중화하는 아날로그 먹스,
    상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS),
    상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND) 그리고
    제어 신호가 입력되는 제어 신호 입력단을 포함하고,
    상기 아날로그 먹스, 상기 엔모스(NMOS), 상기 그라운드 단자 및 상기 제어 신호 입력단은 집적 회로로 구현되는 아날로그 먹스 회로 장치.
  6. 제5항에 있어서,
    상기 제어 전압 신호는 상기 아날로그 먹스의 전원보다 높은 전원을 사용하는 아날로그 먹스 회로 장치.
  7. 제5항에 있어서,
    상기 아날로그 먹스는,
    씨모스(CMOS)를 사용하는 아날로그 먹스를 포함하는 아날로그 먹스 회로 장치.
  8. 제7항에 있어서,
    상기 아날로그 먹스는,
    풀-업(pull-up) 저항을 내장하는 아날로그 먹스 회로 장치.
  9. 아날로그 데이터를 다중화하는 아날로그 먹스,
    상기 아날로그 먹스의 입력 핀 및 출력 핀에 각각 연결되는 엔모스(NMOS),
    제어 신호가 입력되는 제어 신호 입력단,
    상기 아날로그 먹스의 입력 핀 및 출력 핀에 모두 연결되는 그라운드 단자(GND), 그리고
    외부의 그라운드 단자에 연결되는 풀-업(Pull-up) 저항을 포함하고,
    상기 아날로그 먹스, 상기 엔모스(NMOS), 상기 그라운드 단자 및 상기 제어 신호 입력단은 집적 회로로 구현되는 아날로그 먹스 회로 장치.
  10. 제9항에 있어서,
    상기 제어 전압 신호는 상기 아날로그 먹스의 전원보다 높은 전원을 사용하는 아날로그 먹스 회로 장치.
  11. 제9항에 있어서,
    상기 아날로그 먹스는,
    씨모스(CMOS)를 사용하는 아날로그 먹스를 포함하는 아날로그 먹스 회로 장치.
  12. 제11항에 있어서,
    상기 아날로그 먹스는,
    풀-업(pull-up) 저항을 내장하는 아날로그 먹스 회로 장치.
KR1020130156452A 2013-12-16 2013-12-16 아날로그 먹스 회로 장치 KR101587104B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130156452A KR101587104B1 (ko) 2013-12-16 2013-12-16 아날로그 먹스 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130156452A KR101587104B1 (ko) 2013-12-16 2013-12-16 아날로그 먹스 회로 장치

Publications (2)

Publication Number Publication Date
KR20150069838A true KR20150069838A (ko) 2015-06-24
KR101587104B1 KR101587104B1 (ko) 2016-01-20

Family

ID=53516858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156452A KR101587104B1 (ko) 2013-12-16 2013-12-16 아날로그 먹스 회로 장치

Country Status (1)

Country Link
KR (1) KR101587104B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029758A (ko) * 1995-11-09 1997-06-26 리 패치 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
KR20020080910A (ko) * 2001-04-18 2002-10-26 삼성전자 주식회사 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템
KR20040021893A (ko) * 2002-09-05 2004-03-11 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20070035924A (ko) * 2005-09-28 2007-04-02 주식회사 하이닉스반도체 누설전류 방지를 위한 메모리장치의 데이터 출력 멀티플렉서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029758A (ko) * 1995-11-09 1997-06-26 리 패치 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
KR20020080910A (ko) * 2001-04-18 2002-10-26 삼성전자 주식회사 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템
KR20040021893A (ko) * 2002-09-05 2004-03-11 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20070035924A (ko) * 2005-09-28 2007-04-02 주식회사 하이닉스반도체 누설전류 방지를 위한 메모리장치의 데이터 출력 멀티플렉서

Also Published As

Publication number Publication date
KR101587104B1 (ko) 2016-01-20

Similar Documents

Publication Publication Date Title
US8643425B2 (en) Level shifter circuit
US8179160B1 (en) Input-output (I/O) circuit supporting multiple I/O logic-level swings
US7430100B2 (en) Buffer circuit with enhanced overvoltage protection
KR19990067849A (ko) 허용 전압 출력 버퍼
US11362660B2 (en) Level shifter circuit and method of operating the same
EP3269039B1 (en) Transistors configured for gate overbiasing and circuits therefrom
KR100691349B1 (ko) 멀티 파워 시스템에 사용되는 차동 회로, 출력 버퍼 회로및 반도체 집적 회로
US10291230B2 (en) Level shifter and level shifting method
US6927602B2 (en) Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit
KR0176326B1 (ko) 배타적 오아/노아게이트 회로
KR100300687B1 (ko) 반도체집적회로
US7190191B1 (en) Over-voltage tolerant input buffer having hot-plug capability
KR101587104B1 (ko) 아날로그 먹스 회로 장치
US9620185B1 (en) Voltage supply devices generating voltages applied to nonvolatile memory cells
US10218352B2 (en) Semiconductor integrated circuit
US11223345B2 (en) Low power input receiver using a Schmitt trigger circuit
US20160071559A1 (en) Data readout circuit
US6329842B1 (en) Output circuit for electronic devices
JP5942756B2 (ja) 保護回路、インタフェース回路、及び通信システム
US10804901B1 (en) Signal transfer circuit and semiconductor device including the same
US11271554B2 (en) Control circuit and sensor device
KR100277866B1 (ko) 반도체 소자의 출력 드라이버
CN117639753A (zh) 具有断开状态注入电流控制的面积高效双向开关
JP2018142894A (ja) 出力バッファ及び半導体装置
KR20040005091A (ko) 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee