KR950001875A - 반도체 집적회로장치 - Google Patents

Abstract

LSI의 시험회로(29)에 의해 LSI의 내부회로(22)를 시험하게 하는 모드셀렉터가 개시되어 있다. 모드셀렉터는 소스, 및 LSI의 내부단자(21)에 접속되는 게이트와 드레인을 갖는 N채널 MOS 트랜지스터(25), 및 게이트, N채널 MOS 트랜지스터의 소스에 접속된 소스와 P채널 MOS 트랜지스터의 게이트에 인가되는 제어전압에 따라 시험회로(29)에 모드변화신호를 출력하는 드레인을 갖는 P채널 MOS 트랜지스터(26)을 포함한다. 모드셀렉터는 P채널 MOS 트랜지스터(26)의 게이트에 제어전압을 인가하는 전압공급회로(24)를 더 포함한다. 제어전압은 정상 동작전압보다 높은 전압을 입력단자(21)에 인가할때 N채널 MOS 트랜지스터와 P채널 MOS 트랜지스터를 ON시키도록 설정된다.

Description

반도체 집적회로장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 제1실시예에 따른 운전모드 셀렉터를 결합한 LSI를 도시한 회로도, 제3도는 본 발명의 제2실시예에 따른 운전모드 셀렉터를 결합한 LSI를 도시한 회로도, 제4도는 본 발명의 제3실시예에 따른 운전모드 셀렉터를 결합한 LSI를 도시한 회로도.

Claims (16)

1. 전압레벨이 변화가능한 외부신호를 수신하는 입력단자(21), 상기 입력단자를 거쳐 공급된 정상 동작 전압에 따라 소정의 기능을 성취하는 내부회로(22), 상기 내부회로의 기능을 시험하는 시험회로(29), 상기 시험회로에 의해 상기 내부회로를 시험하게 하는 모드셀렉터(23)로 구성되는 반도체 집적회로장치에 있어서, 모드셀렉터가 소스 및 상기 입력단자에 접속된 게이트와 드레인을 갖는 제1전도형의 제1트랜지스터(25), 게이트, 상기 제1트랜지스터의 소스에 접속된 소스, 및 제2트랜지스터의 게이트에 인가되는 제어전압에 따라 상기 시험회로에 모드변화신호를 출력하는 드레인을 갖는 제2전도형의 제2트랜지스터(26), 상기 제2트랜지스터의 게이트에 상기 제어전압(Vref)을 인가하는 전압공급수단(24)으로 구성되고, 상기 제어전압(Vref)이 상기 정상 동작전압이 상기 입력단자에 인가되는 전압보다 높은 전압일때 상기 제1트랜지스터와 제2트랜지스터를 ON시키도록 설정되는 것을 특징으로 하는 반도체 집적회로장치.
2. 제1항에 있어서, 상기 모드셀렉터는 상기 정상 동작전압을 상기 외부 입력단자에 인가할때 상기 모드변화신호가 상기 시험회로에 공급되지 않도록 상기 제2트랜지스터(26)의 드레인을 접지에 접속하기 위하여, 상기 제2트랜지스터(26)의 드레인과 접지사이에 제공된 보증회로로 더 구성되는 것을 특징으로 하는 장치.
3. 제2항에 있어서, 상기 보증회로가 상기 접지와 상기 제2트랜지스터(26)의 드레인 사이에 제공된 저항(27)을 포함하는 것을 특징으로 하는 장치.
4. 제2항에 있어서, 상기 보증회로가 상기 제2트랜지스터의 드레인에 접속된 드레인, 상기 접지에 접속된 소스, 및 상기 제어전압(Vref)을 인가하는 게이트를 갖는 제1전도형의 트랜지스터(39)를 포함하는 것을 특징으로 하는 장치.
5. 제2항에 있어서, 상기 보증회로가 상기 제2트랜지스터의 드레인에 접속된 게이트와 드레인, 및 상기 접지에 접속된 소스를 포함하는 것을 특징으로 하는 장치.
6. 제2항에 있어서, 상기 보증회로가 상기 제2트랜지스터의 드레인에 접속된 소스, 및 상기 접지에 접속된 드레인과 게이트를 갖는 제2전도형의 트랜지스터(43)를 포함하는 것을 특징으로 하는 장치.
7. 제2항에 있어서, 상기 보증회로가 상기 제2트랜지스터의 드레인에 접속된 드레인, 상기 접지에 접속된 소스, 및 인버터를 거쳐 상기 제1트랜지스터의 드레인에 접속된 게이트를 포함하는 것을 특징으로 하는 장치.
8. 제1항에 있어서, 상기 전압공급수단이 상기 정상 동작전압에 따라 상기 제어전압(Vref)을 출력하고 상기 제어전압을 출력하는 전압발생기(24,32,35)를 포함하는 것을 특징으로 하는 장치.
9. 제8항에 있어서, 상기 전압발생기가 상기 정상 동작전압과 접지사이에 직렬로 접속된 일전도형의 2개의 MOS 트랜지스터로 구성되며, 각각의 MOS 트랜지스터가 함께 접속된 게이트와 드레인을 가지고, 상기 MOS 트랜지스터들 사이의 전위가 상기 제어전압(Vref)인 것을 특징으로 하는 장치.
10. 제9항에 있어서, 상기 일전도형의 MOS 트랜지스터가 N채널 MOS 트랜지스터인 것을 특징으로 하는 장치.
11. 제9항에 있어서, 상기 일전도형의 MOS 트랜지스터가 P채널 MOS 트랜지스터인 것을 특징으로 하는 장치.
12. 제8항에 있어서, 상기 전압발생기가 상기 제어전압(Vref)을 발생시키도록 상기 정상 동작전압을 구동시키기 위하여 상기 정상 동작전압과 접지사이에 직렬로 접속된 적어도 2개의 저항(36,37)으로 구성되는 것을 특징으로 하는 장치.
13. 전압레벨이 변화가능한 외부신호를 수신하는 입력단자(21), 입력단자를 거쳐 공급된 정상 동작전압에 따라 소정의 기능을 성취하는 내부회로(22), 및 내부회로의 기능을 시험하는 시험회로(29)로 구성되어, 모드셀렉팅 회로(23)가 시험회로에 의해 내부회로를 시험하게 하는 반도체 집적회로 장치용 모드셀렉팅 회로에 있어서, 소스 및 입력단자에 접속된 게이트와 드레인을 갖는 제1전도형의 제1트랜지스터(25), 게이트, 상기 제1트랜지스터의 소스에 접속된 소스, 및 제2트랜지스터의 게이트에 인가되는 제어전압(Vref)에 따라 시험회로에 모드변화신호를 출력하는 드레인을 갖는 제2전도형의 제2트랜지스터(26), 상기 제2트랜지스터의 게이트에 제어전압을 인가하는 전압공급수단(24)으로 구성되고, 상기 제어전압(Vref)이 정상 동작 전압보다 높은 전압을 입력단자에 인가할때 상기 제1트랜지스터와 상기 제2트랜지스터를 ON시키도록 설정되는 것을 특징으로 하는 반도체 집적회로용 모드셀렉팅 회로.
14. 제13항에 있어서, 정상 동작전압을 외부 입력단자에 인가할때 상기 모드변화신호가 시험회로에 공급되지 않도록 상기 접지에 상기 제2트랜지스터(26)의 드레인과 접지사이에 제공된 보증회로로 더 구성되는 것을 특징으로 하는 모드셀렉팅 회로.
15. 제13항에 있어서, 제1전도형이 N채널형이고, 제2전도형이 P채널형인 것을 특징으로 하는 모드셀렉팅 회로.
16. 전압레벨이 변화가능한 명령신호를 수신하는 입력단자(21), 소스, 및 상기 입력단자에 접속되는 게이트와 드레인을 갖는 제1전도형의 제1트랜지스터(25), 게이트, 상기 제1트랜지스터의 소스에 접속된 소스, 및 상기 제2트랜지스터의 게이트에 인가되는 제어전압(Vref)에 따라 다른 회로(22,29)에 모드변화신호를 출력하는 드레인을 갖는 제2전도형의 제2트랜지스터(26), 및 상기 제2트랜지스터의 게이트에 제어전압(Vref)을 인가하는 전압공급수단(24)으로 구성되고, 상기 제어전압(Vref)은 소정의 정상 동작전압보다 높은 전압을 입력단자에 인가할때 상기 제1트랜지스터와 상기 제2트랜지스터를 ON시키도록 설정되는 것을 특징으로 하는 외부로 공급된 명령신호를 검출하고 명령신호에 따라 다른 회로의 운전모드를 절환시키는 회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.