JP2001208801A - Ｉｃテスタのリーク電流補正方法およびその装置 - Google Patents
Ｉｃテスタのリーク電流補正方法およびその装置Info
- Publication number
- JP2001208801A JP2001208801A JP2000014486A JP2000014486A JP2001208801A JP 2001208801 A JP2001208801 A JP 2001208801A JP 2000014486 A JP2000014486 A JP 2000014486A JP 2000014486 A JP2000014486 A JP 2000014486A JP 2001208801 A JP2001208801 A JP 2001208801A
- Authority
- JP
- Japan
- Prior art keywords
- current
- leakage current
- tester
- test
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】静止電源電流を測定してＩＣの良否を判定する
ＩＣテスタにおいて、ピンエレクトロニクス部のリーク
電流により、静止電源電流の測定が不正確になるという
課題を解決する。 【解決手段】各テストパターンにおけるピンエレクトロ
ニクス部のリーク電流を予め測定して保存しておき、こ
の保存された値によりリーク電流の影響を補正するよう
にした。高価な部品を用いることなく簡単な構成でリー
ク電流の影響が除去できるので、正確にＩＣの良否を判
定することができる。また、リレーを操作する場合に比
べて高速でテストが可能になる。
ＩＣテスタにおいて、ピンエレクトロニクス部のリーク
電流により、静止電源電流の測定が不正確になるという
課題を解決する。 【解決手段】各テストパターンにおけるピンエレクトロ
ニクス部のリーク電流を予め測定して保存しておき、こ
の保存された値によりリーク電流の影響を補正するよう
にした。高価な部品を用いることなく簡単な構成でリー
ク電流の影響が除去できるので、正確にＩＣの良否を判
定することができる。また、リレーを操作する場合に比
べて高速でテストが可能になる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣの静止電源
電流を測定してそのＩＣの良否を判定するＩＣのテスト
方法および装置において、試験装置が発生するリーク電
流の影響を受けないＩＣテスタのリーク電流補正方法お
よびその装置に関するものである。
電流を測定してそのＩＣの良否を判定するＩＣのテスト
方法および装置において、試験装置が発生するリーク電
流の影響を受けないＩＣテスタのリーク電流補正方法お
よびその装置に関するものである。
【０００２】
【従来の技術】近年、ＣＭＯＳＬＳＩなどの良否を判定
するテスト方法として、Ｉｄｄｑテストが用いられるよ
うになってきた。Ｉｄｄｑテストとは、ＬＳＩ内部の各
ノード状態に対応した静止電源電流を測定することによ
り、そのノードの開放や短絡故障を検出するものであ
る。
するテスト方法として、Ｉｄｄｑテストが用いられるよ
うになってきた。Ｉｄｄｑテストとは、ＬＳＩ内部の各
ノード状態に対応した静止電源電流を測定することによ
り、そのノードの開放や短絡故障を検出するものであ
る。
【０００３】このようなＩｄｄｑテストに用いるＩＣテ
スタの構成を図２に示す。図２において、１は被測定デ
バイス（ＤＵＴ）である。この被測定デバイス１の内部
には数多くの回路１１が含まれている。Ｉｄｄｑはこれ
らの回路１１が動作していないときに流れる静止電源電
流である。２は被測定デバイス１に電流を供給する電源
である。
スタの構成を図２に示す。図２において、１は被測定デ
バイス（ＤＵＴ）である。この被測定デバイス１の内部
には数多くの回路１１が含まれている。Ｉｄｄｑはこれ
らの回路１１が動作していないときに流れる静止電源電
流である。２は被測定デバイス１に電流を供給する電源
である。
【０００４】３は電源２と被測定デバイス１の間に挿入
される電流測定部である。電流測定部３の内部には抵抗
３１が置かれ、この両端電圧をアンプ３２で検出するこ
とにより被測定デバイス１に流れる電流を検出する。４
は判定部であり、電流測定部３の出力が入力され、被測
定デバイス１が良品であるかどうかを判定する。５はピ
ンエレクトロニクスぶ（以下ＰＥ部という）であり、被
測定デバイス１の入出力端子に接続される。ＰＥ部５に
はドライバ５１、コンパレータ５２、アクティブロード
５３およびリレー５４が含まれている。これらの構成要
素は被測定デバイス１のテストパターンに応じて切り替
えながらテストを実行する。
される電流測定部である。電流測定部３の内部には抵抗
３１が置かれ、この両端電圧をアンプ３２で検出するこ
とにより被測定デバイス１に流れる電流を検出する。４
は判定部であり、電流測定部３の出力が入力され、被測
定デバイス１が良品であるかどうかを判定する。５はピ
ンエレクトロニクスぶ（以下ＰＥ部という）であり、被
測定デバイス１の入出力端子に接続される。ＰＥ部５に
はドライバ５１、コンパレータ５２、アクティブロード
５３およびリレー５４が含まれている。これらの構成要
素は被測定デバイス１のテストパターンに応じて切り替
えながらテストを実行する。
【０００５】このような構成において、Ｉｄｄｑテスト
を行うときにはドライバ５１をハイインピーダンス状態
に設定して、電流測定部３により被測定デバイス１に流
れる電流を測定する。被測定デバイス１の内部で開放や
短絡が発生すると電流測定部３が測定する電流値が変化
するので、被測定デバイス１の良否を判定することがで
きる。
を行うときにはドライバ５１をハイインピーダンス状態
に設定して、電流測定部３により被測定デバイス１に流
れる電流を測定する。被測定デバイス１の内部で開放や
短絡が発生すると電流測定部３が測定する電流値が変化
するので、被測定デバイス１の良否を判定することがで
きる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うなＩｄｄｑテストには次のような問題点があった。Ｉ
ｄｄｑテストでは被測定デバイスに流れる電流値を正確
に測定しなければならない。ドライバ５１は被測定デバ
イスに電流を流す（あるいは被測定デバイスから電流を
吸い込む）出力であるのでハイインピーダンスになるよ
うに設定するが、いくらかのリーク電流が発生する。ま
た、コンパレータ５２、アクティブロード５３からもリ
ーク電流が発生する。これらのリーク電流は被測定デバ
イス１に流れ込み（または被測定デバイス１から流れ出
し）、静止電源電流測定の誤差の原因になる。そのた
め、被測定デバイス１の良否を正確に判定できないとい
う問題点があった。
うなＩｄｄｑテストには次のような問題点があった。Ｉ
ｄｄｑテストでは被測定デバイスに流れる電流値を正確
に測定しなければならない。ドライバ５１は被測定デバ
イスに電流を流す（あるいは被測定デバイスから電流を
吸い込む）出力であるのでハイインピーダンスになるよ
うに設定するが、いくらかのリーク電流が発生する。ま
た、コンパレータ５２、アクティブロード５３からもリ
ーク電流が発生する。これらのリーク電流は被測定デバ
イス１に流れ込み（または被測定デバイス１から流れ出
し）、静止電源電流測定の誤差の原因になる。そのた
め、被測定デバイス１の良否を正確に判定できないとい
う問題点があった。
【０００７】このような問題点をなくするために、Ｉｄ
ｄｑ測定のときは例えばリレー５４などによりＰＥ部５
を被測定デバイスから切り離すようにする場合もあっ
た。しかしながら、リレーが動作するのには時間がかか
るので、測定時間が長くなってしまうという問題点があ
った。また、リーク電流を小さくするために、ドライバ
５１、コンパレータ５２、アクティブロード５３などＰ
Ｅ部５の構成要素にリーク電流が小さい部品を用いる場
合もあった。しかし、このような部品は複雑なＩＣプロ
セスを用いたり、製造時にトリミングを行う必要があっ
たりして、高価になるという問題点があった。
ｄｑ測定のときは例えばリレー５４などによりＰＥ部５
を被測定デバイスから切り離すようにする場合もあっ
た。しかしながら、リレーが動作するのには時間がかか
るので、測定時間が長くなってしまうという問題点があ
った。また、リーク電流を小さくするために、ドライバ
５１、コンパレータ５２、アクティブロード５３などＰ
Ｅ部５の構成要素にリーク電流が小さい部品を用いる場
合もあった。しかし、このような部品は複雑なＩＣプロ
セスを用いたり、製造時にトリミングを行う必要があっ
たりして、高価になるという問題点があった。
【０００８】従って本発明が解決しようとする課題は、
ＰＥ部５のリーク電流の影響を受けないＩＣテスタのリ
ーク電流補正方法およびその装置を提供することにあ
る。
ＰＥ部５のリーク電流の影響を受けないＩＣテスタのリ
ーク電流補正方法およびその装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】このような課題を解決す
るために本発明は、ＩＣの静止電源電流を測定してその
ＩＣの良否を判定するＩＣのテスト方法において、各テ
ストパターンにおけるピンエレクトロニクス部のリーク
電流を予め測定して保存しておき、この保存された値に
よりリーク電流の影響を補正するようにしたものであ
る。
るために本発明は、ＩＣの静止電源電流を測定してその
ＩＣの良否を判定するＩＣのテスト方法において、各テ
ストパターンにおけるピンエレクトロニクス部のリーク
電流を予め測定して保存しておき、この保存された値に
よりリーク電流の影響を補正するようにしたものであ
る。
【００１０】また、ＩＣの静止電源電流を測定してその
ＩＣの良否を判定するＩＣテスタにおいて、ピンエレク
トロニクス部のリーク電流値をデジタルデータとして保
存するメモリを有し、このメモリに保存されたリーク電
流値により良否を判定するＩＣに流れる電流値を補正す
るようにしたものである。そのため、高価な部品を使用
することなく、高速でテストすることができる。
ＩＣの良否を判定するＩＣテスタにおいて、ピンエレク
トロニクス部のリーク電流値をデジタルデータとして保
存するメモリを有し、このメモリに保存されたリーク電
流値により良否を判定するＩＣに流れる電流値を補正す
るようにしたものである。そのため、高価な部品を使用
することなく、高速でテストすることができる。
【発明の実施の形態】以下に、図に基づいて発明を詳細
に説明する。図１は本発明に係るＩＣテスタのリーク電
流補正方法およびその装置の一実施例を示す構成図であ
る。なお、図２と同じ要素には同一符号を付し、説明を
省略する。図１において、６はメモリでありＰＥ部５の
リーク電流に関するデジタルデータが格納されている。
７は制御部であり、メモリ６の読み出し・書きこみを制
御する。また、制御部７はＩＣテスタのテストパターン
制御に連動している。８はＤＡ変換器であり、制御部７
によって読み出されたメモリ６のデジタルデータをアナ
ログ信号に変換する。９は加算器であり、電流測定部３
の出力とＤＡ変換器８の出力を加算する。加算器９の出
力は判定部４に入力され、被測定デバイス１の良否を判
定する。
に説明する。図１は本発明に係るＩＣテスタのリーク電
流補正方法およびその装置の一実施例を示す構成図であ
る。なお、図２と同じ要素には同一符号を付し、説明を
省略する。図１において、６はメモリでありＰＥ部５の
リーク電流に関するデジタルデータが格納されている。
７は制御部であり、メモリ６の読み出し・書きこみを制
御する。また、制御部７はＩＣテスタのテストパターン
制御に連動している。８はＤＡ変換器であり、制御部７
によって読み出されたメモリ６のデジタルデータをアナ
ログ信号に変換する。９は加算器であり、電流測定部３
の出力とＤＡ変換器８の出力を加算する。加算器９の出
力は判定部４に入力され、被測定デバイス１の良否を判
定する。
【００１１】次に、この実施例の動作を説明する。まず
良否を判定する被測定デバイスと同じ種類のデバイスを
被測定デバイス１の位置に接続し、全てのＰＥ部５のリ
レー５４をオンにする。そして、被測定デバイスに設定
される全てのテストパターンについて電流測定部３によ
り被測定デバイスに流れる電流を測定して、この電流を
Ｉ1とする。この電流Ｉ1は被測定デバイス１の静止電源
電流とＰＥ部５のリーク電流を加算した電流値になる。
良否を判定する被測定デバイスと同じ種類のデバイスを
被測定デバイス１の位置に接続し、全てのＰＥ部５のリ
レー５４をオンにする。そして、被測定デバイスに設定
される全てのテストパターンについて電流測定部３によ
り被測定デバイスに流れる電流を測定して、この電流を
Ｉ1とする。この電流Ｉ1は被測定デバイス１の静止電源
電流とＰＥ部５のリーク電流を加算した電流値になる。
【００１２】次に、設定されたテストパターンの状態を
保持するために必要なピンを除き、全てのＰＥ部５のリ
レー５４をオフにして、同じように全てのテストパター
ンについて被測定デバイスに流れる電流を測定して、こ
の電流をＩ2とする。このときは全てのＰＥ部５は切り
離されているのでＰＥ部５に起因するリーク電流は存在
せず、電流Ｉ2はそのときに接続されている被測定デバ
イスの静止電源電流そのものになる。従って、電流Ｉ＝
Ｉ1―Ｉ2を演算することにより、ＰＥ部５が発生するリ
ーク電流を計算することができる。制御部７によりこれ
らの演算を行い、かつメモリ６にこの電流Ｉの符号を反
転した値を書きこむ。
保持するために必要なピンを除き、全てのＰＥ部５のリ
レー５４をオフにして、同じように全てのテストパター
ンについて被測定デバイスに流れる電流を測定して、こ
の電流をＩ2とする。このときは全てのＰＥ部５は切り
離されているのでＰＥ部５に起因するリーク電流は存在
せず、電流Ｉ2はそのときに接続されている被測定デバ
イスの静止電源電流そのものになる。従って、電流Ｉ＝
Ｉ1―Ｉ2を演算することにより、ＰＥ部５が発生するリ
ーク電流を計算することができる。制御部７によりこれ
らの演算を行い、かつメモリ６にこの電流Ｉの符号を反
転した値を書きこむ。
【００１３】次に、良否を判定したい被測定デバイスを
接続し、全てのＰＥ部５のリレー５４をオンにする。そ
して、全てのテストパターンについて被測定デバイスに
流れる電流値を測定する。このとき、各テストパターン
の測定で電流検出部３で被測定デバイス１に流れる電流
を測定し、制御部７によってメモリ６からそのテストパ
ターンに対応するリーク電流の値を読み出してＤＡ変換
器８でアナログ信号に変換し、加算器９で電流検出部３
の出力と加算する。
接続し、全てのＰＥ部５のリレー５４をオンにする。そ
して、全てのテストパターンについて被測定デバイスに
流れる電流値を測定する。このとき、各テストパターン
の測定で電流検出部３で被測定デバイス１に流れる電流
を測定し、制御部７によってメモリ６からそのテストパ
ターンに対応するリーク電流の値を読み出してＤＡ変換
器８でアナログ信号に変換し、加算器９で電流検出部３
の出力と加算する。
【００１４】全てのＰＥ部５が接続されているので、電
流検出部３の出力は被測定デバイス１の静止電源電流と
そのテストパターンでのリーク電流が加算された電流値
であり、前述したようにメモリ６にはリーク電流の符号
を反転した電流値が格納されているので、加算器９の出
力にはリーク電流による影響が除かれた静止電源電流そ
のものの値が得られる。この静止電源電流を判定部４に
入力して、被測定デバイスの良否を判定する。
流検出部３の出力は被測定デバイス１の静止電源電流と
そのテストパターンでのリーク電流が加算された電流値
であり、前述したようにメモリ６にはリーク電流の符号
を反転した電流値が格納されているので、加算器９の出
力にはリーク電流による影響が除かれた静止電源電流そ
のものの値が得られる。この静止電源電流を判定部４に
入力して、被測定デバイスの良否を判定する。
【００１５】この実施例では、リーク電流の値をメモリ
から読み出してアナログ信号に変換し、それを電流検出
部３の出力と加算するという処理をしなければならない
が、リレー５４をオンオフする時間に比べてずっと早い
速度で処理することができるので、測定時間が長くなる
ことはない。
から読み出してアナログ信号に変換し、それを電流検出
部３の出力と加算するという処理をしなければならない
が、リレー５４をオンオフする時間に比べてずっと早い
速度で処理することができるので、測定時間が長くなる
ことはない。
【００１６】なお、この実施例ではリーク電流値をアナ
ログ信号に変換して電流検出部３の出力と加算してリー
ク電流の影響を除くようにしたが、電流検出部３の出力
をデジタル値に変換して、デジタル演算でリーク電流を
差し引くようにしてもよい。要するに、各テストパター
ンのリーク電流の値を予め測定して保存しておき、この
保存した値を用いてリーク電流の影響を取り除くような
構成であればよい。
ログ信号に変換して電流検出部３の出力と加算してリー
ク電流の影響を除くようにしたが、電流検出部３の出力
をデジタル値に変換して、デジタル演算でリーク電流を
差し引くようにしてもよい。要するに、各テストパター
ンのリーク電流の値を予め測定して保存しておき、この
保存した値を用いてリーク電流の影響を取り除くような
構成であればよい。
【００１７】また、ＰＥ部５のリレー５４をオン／オフ
したときの電流検出部３の出力の差からＰＥ部５のリー
ク電流値を求めるようにしたが、必ずしもこの方法によ
る必要はない。要は、ＰＥ部５のリーク電流が求められ
ればよい。
したときの電流検出部３の出力の差からＰＥ部５のリー
ク電流値を求めるようにしたが、必ずしもこの方法によ
る必要はない。要は、ＰＥ部５のリーク電流が求められ
ればよい。
【００１８】
【発明の効果】以上説明したことから明らかなように、
本発明によれば、各テストパターンにおけるピンエレク
トロニクス部のリーク電流を予め測定して保存してお
き、テストすべきＩＣに流れる電流値をこの保存したリ
ーク電流値で補正するようにした。そのため、ピンエレ
クトロニクス部のリーク電流の影響を受けることなく高
精度でテストを行うことができるという効果がある。ま
た、リレーなどによりピンエレクトロニクス部を切り離
す方式に比べて、高速でテストできるという効果もあ
る。更に、リーク電流が少ない高価な部品を使用する必
要がないので、安価に構成できるという効果もある。
本発明によれば、各テストパターンにおけるピンエレク
トロニクス部のリーク電流を予め測定して保存してお
き、テストすべきＩＣに流れる電流値をこの保存したリ
ーク電流値で補正するようにした。そのため、ピンエレ
クトロニクス部のリーク電流の影響を受けることなく高
精度でテストを行うことができるという効果がある。ま
た、リレーなどによりピンエレクトロニクス部を切り離
す方式に比べて、高速でテストできるという効果もあ
る。更に、リーク電流が少ない高価な部品を使用する必
要がないので、安価に構成できるという効果もある。
【図１】本発明の一実施例を示す構成図である。
【図２】従来のＩＣテスタの構成を示す図である。
１ 被測定デバイス ２ 電源 ３ 電流検出部 ４ 判定部 ５ ＰＥ部 ５４ リレー ６ メモリ ７ 制御部 ９ 加算器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA07 AB02 AB05 AF02 AF06 2G032 AA01 AB00 AD01 AL16 9A001 BZ05 JJ45 KK37 LL05
Claims (2)
- 【請求項１】ＩＣの静止電源電流を測定してそのＩＣの
良否を判定するＩＣのテスト方法において、各テストパ
ターンにおけるピンエレクトロニクス部のリーク電流を
予め測定して保存しておき、この保存された値によりリ
ーク電流の影響を補正するようにしたことを特徴とする
ＩＣテスタのリーク電流補正方法。 - 【請求項２】ＩＣの静止電源電流を測定してそのＩＣの
良否を判定するＩＣテスタにおいて、ピンエレクトロニ
クス部のリーク電流値をデジタルデータとして保存する
メモリを有し、このメモリに保存されたリーク電流値に
より良否を判定するＩＣに流れる電流値を補正するよう
にしたことを特徴とするＩＣテスタのリーク電流補正装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014486A JP2001208801A (ja) | 2000-01-24 | 2000-01-24 | Ｉｃテスタのリーク電流補正方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014486A JP2001208801A (ja) | 2000-01-24 | 2000-01-24 | Ｉｃテスタのリーク電流補正方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001208801A true JP2001208801A (ja) | 2001-08-03 |
Family
ID=18541935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014486A Pending JP2001208801A (ja) | 2000-01-24 | 2000-01-24 | Ｉｃテスタのリーク電流補正方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001208801A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008298426A (ja) * | 2007-05-29 | 2008-12-11 | Nec Electronics Corp | 半導体装置 |
-
2000
- 2000-01-24 JP JP2000014486A patent/JP2001208801A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008298426A (ja) * | 2007-05-29 | 2008-12-11 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142080B1 (ko) | 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치 | |
| JP4119060B2 (ja) | 試験装置 | |
| JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
| KR20070112195A (ko) | 전류 측정 장치, 시험 장치, 전류 측정 방법, 및 시험 방법 | |
| KR20010020388A (ko) | 누설 전류 보상회로를 구비하는 집적회로 테스터 | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| JP5032892B2 (ja) | 回路基板検査方法及び装置 | |
| US7256602B2 (en) | Electrical circuit and method for testing integrated circuits | |
| JP2001208801A (ja) | Ｉｃテスタのリーク電流補正方法およびその装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP2002323546A (ja) | リーク電流試験方法及び半導体集積回路 | |
| JP3283986B2 (ja) | インピーダンス測定装置 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
| US6693437B2 (en) | Method and apparatus for identifying state-dependent, defect-related leakage currents in memory circuits | |
| JP3148576B2 (ja) | 半導体集積回路のテスト回路及びテスト方法 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| US5990699A (en) | Method for detecting opens through time variant current measurement | |
| JP2007093460A (ja) | 半導体試験装置および半導体試験方法 | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| JP4207107B2 (ja) | Ｉｃテスタ | |
| JP2000206175A (ja) | Ｌｓｉ電流測定装置 | |
| JP2006105738A (ja) | 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム | |
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JP2000258501A (ja) | Ｉｃ試験装置用電源装置 |