JP4625453B2 - 精度を高めた測定回路 - Google Patents
精度を高めた測定回路 Download PDFInfo
- Publication number
- JP4625453B2 JP4625453B2 JP2006513400A JP2006513400A JP4625453B2 JP 4625453 B2 JP4625453 B2 JP 4625453B2 JP 2006513400 A JP2006513400 A JP 2006513400A JP 2006513400 A JP2006513400 A JP 2006513400A JP 4625453 B2 JP4625453 B2 JP 4625453B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- coupled
- feedback
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 56
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 27
- 238000007689 inspection Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 4
- 230000000638 stimulation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 208000007398 vitreoretinopathy with phalangeal epiphyseal dysplasia Diseases 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/10—Measuring sum, difference or ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
図1は、高精度ペデスタル源112を用いた測定回路のハイレベルの例である。ペデスタル源は、通常プログラム可能であり、これを調節して、予測される測定回路の差動入力電圧HI−LOにほぼ等しい高精度電圧VPEDを生成する。加算回路114が、測定回路のロー(低)側(LO)をVPEDに加算し、差動増幅器110が、測定回路のハイ(高)側(HI)と加算器114の出力(LO+VPED)との差を測定する。次いで、差動増幅器の出力は、アナログ−ディジタル変換器116によって、ディジタル信号に変換されるのが慣例である。
前述の背景を念頭に入れて、本発明の目的は、ペデスタル源を用いた測定回路の誤差を減少させることである。
本発明の更に別の目的、利点、および新規な特徴は、以下に続く説明および図面の検討から明白になるであろう。
[数1]
V_+(V+−V_)/G
となることを意味する。
[数2]
HI+((HI−(LO+VPED))*(G−1)
差動増幅器210の利得が1であると仮定すると、差動増幅器の出力は、次のようになる。
[数3]
VDIFF=V+−V_=HI+((HI−LO−VPED))*(G−1)−(LO+V PED)
=G*((HI−LO)−VPED)
=G*(残余)
この値は、正確に所望量であり、1のみの利得を有する差動増幅器によって得られる。この値を測定した後、実際の入力電圧HI−LOを、VPED+VDIFF/Gとして計算することができる。
代替案
以上、一実施形態について説明したが、多数の代替実施形態または変形も可能である。図2および図3に示した測定回路は、HI入力およびLO入力双方を有する差動入力電圧を受け取るように構成されている。代わりに、LO入力を接地し、入力信号を事実上シングル・エンドにすることもできる。この場合、加算器214/314を省略することができ、ペデスタル源を直接差動増幅器210/310に結合することができる。
Claims (21)
- 測定回路であって、
第1入力と第2入力とを有する差動増幅器と、
前記差動増幅器の第1入力に結合され、ペデスタル信号を発生するペデスタル源と、
測定すべき入力信号を受け取る第1入力と、フィードバック信号を受け取る第2入力と、前記差動増幅器の第2入力に結合された出力とを有するフィードバック増幅器と、
前記差動増幅器の第1および第2入力間に結合され、前記フィードバック増幅器にフィードバック信号を供給する減衰器と、
を備えた測定回路。 - 請求項1記載の測定回路において、前記フィードバック増幅器の第1入力における入力信号は、差動入力信号のHI側であり、前記測定回路は、更に、
前記ペデスタル源に直列に結合され、前記差動入力信号のLO側を前記ペデスタル信号に加算する加算回路を備えている、
測定回路。 - 請求項1記載の測定回路において、前記減衰器は、
前記フィードバック増幅器の出力に結合された第1ノードと、前記フィードバック増幅器の第2入力に結合された第2ノードとを有する第1インピーダンスと、
前記フィードバック増幅器の第2入力に結合された第1ノードと、前記差動増幅器の第1入力に結合された第2入力とを有する第2インピーダンスと、
を備えている測定回路。 - 請求項3記載の測定回路において、前記第1および第2インピーダンスは、各々ある抵抗値を有する抵抗であり、前記第1インピーダンスの抵抗値は、前記第2インピーダンスの抵抗値の(G−1)倍で、Gは前記差動増幅器の利得である、測定回路。
- 請求項1記載の測定回路において、前記ペデスタル源はディジタル−アナログ変換器を備えている、測定回路。
- 請求項5記載の測定回路において、前記ペデスタル源は前記測定回路の予測入力電圧に等しい値にプログラム可能である、測定回路。
- 請求項1記載の測定回路において、前記フィードバック増幅器は、前記フィードバック回路の所望の動特性を確立するための補償増幅器を備えている、測定回路。
- 請求項7記載の測定回路において、前記補償増幅器は積分器を備えている、測定回路。
- 請求項1記載の測定回路において、前記フィードバック増幅器は、
前記測定すべき入力信号と前記フィードバック信号とを受け取る入力段と、
前記入力段の出力に結合された入力と、前記差動増幅器の第2入力に結合された出力とを有し、DCにおいて高い利得を与える積分段と、
を備えている測定回路。 - 請求項9記載の測定回路において、前記フィードバック増幅器は、更に、前記入力段の出力と反転段の入力との間に直列に結合されている反転段を備えている、測定回路。
- 請求項10記載の測定回路において、前記入力段、反転段、および積分段の各々は、少なくとも1つのオペアンプを備えている、測定回路。
- 電子デバイスを検査する自動検査システムであって、
検査プログラムを実行するコンピュータと、
前記コンピュータの制御下で動作可能な複数の刺激回路と、
前記コンピュータの制御下で動作可能な複数の測定回路であって、各測定回路が、
第1入力と第2入力とを有する差動増幅器と、
前記差動増幅器の第1入力に結合され、ペデスタル信号を発生するペデスタル源と、
測定すべき入力信号を受け取る第1入力と、フィードバック信号を受け取る第2入力と、前記差動増幅器の第2入力に結合された出力とを有するフィードバック増幅器と、
前記差動増幅器の第1および第2入力にそれぞれ結合された第1および第2ノードと、前記フィードバック増幅器に前記フィードバック信号を供給する第3ノードとを有する減衰器と、
を含む自動検査システム。 - 請求項12記載の自動検査システムにおいて、前記フィードバック増幅器の第1入力における入力信号は、差動入力信号のHI側であり、前記測定回路は、更に、
前記ペデスタル源と直列に結合され、前記差動入力信号のLO側を前記ペデスタル信号に加算する加算回路を備えている、
自動検査システム。 - 請求項12記載の自動検査システムにおいて、前記減衰器は、
前記フィードバック増幅器の出力に結合された第1ノードと、前記フィードバック増幅器の第2入力に結合された第2ノードとを有する第1インピーダンスと、
前記フィードバック増幅器の第2入力に結合された第1ノードと、前記差動増幅器の第1入力に結合された第2入力とを有する第2インピーダンスと、
を備えている自動検査システム。 - 請求項14記載の自動検査システムにおいて、前記第1および第2インピーダンスは、各々ある抵抗値を有する抵抗であり、前記第1インピーダンスの抵抗値は、前記第2インピーダンスの抵抗値の(G−1)倍で、Gは前記差動増幅器の利得である、自動検査システム。
- 電子回路の製造方法であって、
前記電子回路上において、複数の製造工程を実行するステップと、
前記電子回路を検査して、前記複数の製造工程を検証するステップと、
から成り、
前記検査するステップは、刺激を前記電子回路に印加し、前記電子回路からの応答を測定するステップを含み、
前記応答を測定するステップは、測定回路を用い、該測定回路が、
第1入力と第2入力とを有する差動増幅器と、
前記差動増幅器の第1入力に結合され、ペデスタル信号を発生するペデスタル源と、
入力信号を受け取る第1入力と、フィードバック信号を受け取る第2入力と、前記差動増幅器の第2入力に結合された出力とを有するフィードバック増幅器と、
前記差動増幅器の第1および第2入力間に結合され、前記フィードバック増幅器にフィードバック信号を供給する減衰器と、
を含む、方法。 - 請求項16記載の方法において、応答を測定する前記ステップは前記測定回路からの値を読み取るステップを含む、方法。
- 請求項17記載の方法であって、更に、前記読み取った値を検査限度値と比較し、前記電子回路がその検査に合格したかまたは不合格かを判定するステップを含む、方法。
- 請求項16記載の方法において、前記フィードバック増幅器の第1入力における入力信号は、差動入力信号のHI側であり、前記測定回路は、更に、
前記ペデスタル源と直列に結合され、前記差動入力信号のLO側を前記ペデスタル信号に加算する加算回路を備えている、方法。 - 請求項16記載の方法において、前記減衰器は、
前記フィードバック増幅器の出力に結合された第1ノードと、前記フィードバック増幅器の第2入力に結合された第2ノードとを有する第1インピーダンスと、
前記フィードバック増幅器の第2入力に結合された第1ノードと、前記差動増幅器の第1入力に結合された第2入力とを有する第2インピーダンスと、
を備えている、方法。 - 請求項20記載の方法において、前記第1および第2インピーダンスは、各々ある抵抗値を有する抵抗であり、前記第1インピーダンスの抵抗値は、前記第2インピーダンスの抵抗値の(G−1)倍で、Gは前記差動増幅器の利得である、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/425,329 US6914425B2 (en) | 2003-04-29 | 2003-04-29 | Measurement circuit with improved accuracy |
PCT/US2004/013109 WO2004097436A2 (en) | 2003-04-29 | 2004-04-27 | Measurement circuit with improved accuracy |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006525513A JP2006525513A (ja) | 2006-11-09 |
JP4625453B2 true JP4625453B2 (ja) | 2011-02-02 |
Family
ID=33309676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513400A Expired - Lifetime JP4625453B2 (ja) | 2003-04-29 | 2004-04-27 | 精度を高めた測定回路 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6914425B2 (ja) |
EP (1) | EP1618397B1 (ja) |
JP (1) | JP4625453B2 (ja) |
CN (1) | CN100449322C (ja) |
DE (1) | DE602004002209T2 (ja) |
MY (1) | MY136596A (ja) |
SG (1) | SG146469A1 (ja) |
TW (1) | TWI333552B (ja) |
WO (1) | WO2004097436A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914425B2 (en) * | 2003-04-29 | 2005-07-05 | Teradyne, Inc. | Measurement circuit with improved accuracy |
CN101567729B (zh) * | 2008-04-21 | 2013-07-17 | 北京六合万通微电子技术股份有限公司 | 差分信号强度检测装置 |
FR2982674B1 (fr) * | 2011-11-10 | 2015-01-16 | Renault Sas | Procede et systeme de mesure de courant electrique |
US9217780B2 (en) * | 2014-01-07 | 2015-12-22 | Qualcomm Incorporated | Compensation technique for amplifiers in a current sensing circuit for a battery |
RU2646377C1 (ru) * | 2017-04-11 | 2018-03-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет "(ЮЗГУ) | Аналоговый интегратор |
CN110677133B (zh) * | 2019-09-11 | 2023-03-28 | 北京爱尔微科技有限公司 | 一种积分型自适应基线恢复电路 |
US11156692B2 (en) | 2020-02-19 | 2021-10-26 | Teradyne, Inc. | Calibrating differential measurement circuitry |
KR102338892B1 (ko) * | 2020-03-02 | 2021-12-13 | 울산과학기술원 | 생체 신호 처리 장치 |
KR102424344B1 (ko) * | 2020-09-04 | 2022-07-22 | 울산과학기술원 | 임피던스 부스팅하는 뇌전도 신호 증폭 장치 |
CN114487615B (zh) * | 2022-04-06 | 2022-08-30 | 基合半导体(宁波)有限公司 | 电容测量电路及电容测量方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60127572U (ja) * | 1984-02-06 | 1985-08-27 | 株式会社アドバンテスト | 電圧印加電流測定装置 |
JPS61170137A (ja) * | 1985-01-23 | 1986-07-31 | Nippon Atom Ind Group Co Ltd | アナログ・デイジタル変換装置 |
GB2263784B (en) * | 1990-01-09 | 1994-02-16 | Richard George Vivian Doble | High frequency measuring circuit |
JP2542311Y2 (ja) * | 1990-07-13 | 1997-07-23 | 日置電機株式会社 | 電圧検出器 |
JPH04144423A (ja) * | 1990-10-05 | 1992-05-18 | Jeol Ltd | Adコンバータ |
NL9200974A (nl) * | 1992-06-03 | 1994-01-03 | Stichting Tech Wetenschapp | Instrumentatieversterker. |
US5424663A (en) * | 1993-04-22 | 1995-06-13 | North American Philips Corporation | Integrated high voltage differential sensor using the inverse gain of high voltage transistors |
EP0631144A1 (en) * | 1993-06-24 | 1994-12-28 | Koninklijke Philips Electronics N.V. | High voltage differential sensor having a capacitive attenuator |
US5514972A (en) * | 1994-10-20 | 1996-05-07 | International Business Machines Corporation | Voltage comparison circuit |
CN1093950C (zh) * | 1995-07-21 | 2002-11-06 | 皇家菲利浦电子有限公司 | 电压参考装置,伏特表,电池电压检测装置和无线通信设备 |
JP3888592B2 (ja) * | 1996-04-22 | 2007-03-07 | ビービーイー サウンド インク. | 状態変数前置増幅器を有する低入力信号帯域幅圧縮器・増幅器制御回路 |
WO1998000910A1 (en) * | 1996-06-28 | 1998-01-08 | Philips Electronics N.V. | Circuit arrangement comprising a feedback loop |
JP3186665B2 (ja) * | 1997-09-19 | 2001-07-11 | 三菱電機株式会社 | 位相推定回路および復調回路 |
JP3863262B2 (ja) * | 1997-09-30 | 2006-12-27 | 松下電器産業株式会社 | 電池電圧測定装置 |
US6914425B2 (en) * | 2003-04-29 | 2005-07-05 | Teradyne, Inc. | Measurement circuit with improved accuracy |
-
2003
- 2003-04-29 US US10/425,329 patent/US6914425B2/en not_active Expired - Lifetime
-
2004
- 2004-04-26 TW TW093111576A patent/TWI333552B/zh not_active IP Right Cessation
- 2004-04-27 CN CNB2004800006089A patent/CN100449322C/zh not_active Expired - Lifetime
- 2004-04-27 WO PCT/US2004/013109 patent/WO2004097436A2/en active IP Right Grant
- 2004-04-27 MY MYPI20041546A patent/MY136596A/en unknown
- 2004-04-27 JP JP2006513400A patent/JP4625453B2/ja not_active Expired - Lifetime
- 2004-04-27 DE DE602004002209T patent/DE602004002209T2/de not_active Expired - Fee Related
- 2004-04-27 EP EP04750816A patent/EP1618397B1/en not_active Expired - Lifetime
- 2004-04-27 SG SG200701979-7A patent/SG146469A1/en unknown
-
2005
- 2005-06-15 US US11/153,104 patent/US7064535B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2004097436A3 (en) | 2004-12-29 |
US20040217809A1 (en) | 2004-11-04 |
JP2006525513A (ja) | 2006-11-09 |
US6914425B2 (en) | 2005-07-05 |
EP1618397B1 (en) | 2006-08-30 |
CN1697979A (zh) | 2005-11-16 |
MY136596A (en) | 2008-10-31 |
SG146469A1 (en) | 2008-10-30 |
TW200506400A (en) | 2005-02-16 |
US20050231189A1 (en) | 2005-10-20 |
EP1618397A2 (en) | 2006-01-25 |
DE602004002209T2 (de) | 2007-07-26 |
CN100449322C (zh) | 2009-01-07 |
WO2004097436A2 (en) | 2004-11-11 |
TWI333552B (en) | 2010-11-21 |
US7064535B2 (en) | 2006-06-20 |
DE602004002209D1 (de) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050231189A1 (en) | Measurement circuit with improved accuracy | |
JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
JP4119060B2 (ja) | 試験装置 | |
US5424677A (en) | Common mode error correction for differential amplifiers | |
JPWO2006019007A1 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
RU2612872C1 (ru) | Устройство для измерения электрических параметров операционных усилителей и компараторов напряжения | |
KR960019094A (ko) | 다기능 측정기 | |
CN113702711A (zh) | 电阻测试电路及电阻测试方法 | |
JP4043743B2 (ja) | 半導体試験装置 | |
US3818339A (en) | Amplitude comparison circuit | |
CN117544121A (zh) | 差分放大器和仪表放大器的修调校准方法 | |
US3769580A (en) | Delay line attenuation tester | |
US10161977B2 (en) | Circuit and method for gain measurement | |
JP2008096354A (ja) | 半導体試験装置 | |
JPH10227837A (ja) | 半導体テスト装置の試験電圧校正装置及び方法 | |
JPH04191677A (ja) | 半導体装置の検査装置 | |
JP2002168902A (ja) | 直流試験装置及びこの試験装置を使用する直流試験方法 | |
JP4207107B2 (ja) | Icテスタ | |
Wan et al. | An embedded offset and gain instrument for OpAmp IPs | |
JP2007093460A (ja) | 半導体試験装置および半導体試験方法 | |
JP2023147461A (ja) | 測定回路及びこれを用いる測定システム | |
JP2004144490A (ja) | Icテスタ | |
JPH02132382A (ja) | 半導体試験装置 | |
JP2001208801A (ja) | Icテスタのリーク電流補正方法およびその装置 | |
KR970002373A (ko) | 자동 회로검사장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100303 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100324 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100423 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100506 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4625453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |