KR102424344B1 - 임피던스 부스팅하는 뇌전도 신호 증폭 장치 - Google Patents

임피던스 부스팅하는 뇌전도 신호 증폭 장치 Download PDF

Info

Publication number
KR102424344B1
KR102424344B1 KR1020200113207A KR20200113207A KR102424344B1 KR 102424344 B1 KR102424344 B1 KR 102424344B1 KR 1020200113207 A KR1020200113207 A KR 1020200113207A KR 20200113207 A KR20200113207 A KR 20200113207A KR 102424344 B1 KR102424344 B1 KR 102424344B1
Authority
KR
South Korea
Prior art keywords
eeg signal
feedback loop
dsl
signal amplifier
present
Prior art date
Application number
KR1020200113207A
Other languages
English (en)
Other versions
KR20220031368A (ko
Inventor
김성진
박용재
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200113207A priority Critical patent/KR102424344B1/ko
Priority to US17/466,393 priority patent/US20220071544A1/en
Publication of KR20220031368A publication Critical patent/KR20220031368A/ko
Application granted granted Critical
Publication of KR102424344B1 publication Critical patent/KR102424344B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30—Input circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/30—Input circuits therefor
    • A61B5/307—Input circuits therefor specially adapted for particular uses
    • A61B5/31—Input circuits therefor specially adapted for particular uses for electroencephalography [EEG]
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/316—Modalities, i.e. specific diagnostic methods
    • A61B5/369—Electroencephalography [EEG]
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
    • A61B5/316—Modalities, i.e. specific diagnostic methods
    • A61B5/369—Electroencephalography [EEG]
    • A61B5/372—Analysis of electroencephalograms
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/48—Other medical applications
    • A61B5/4821—Determining level or depth of anaesthesia
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7203—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal
    • A61B5/7207—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal of noise induced by motion artifacts
    • A61B5/7214—Signal processing specially adapted for physiological signals or for diagnostic purposes for noise prevention, reduction or removal of noise induced by motion artifacts using signal cancellation, e.g. based on input of two identical physiological sensors spaced apart, or based on two signals derived from the same sensor, for different optical wavelengths
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7225—Details of analog processing, e.g. isolation amplifier, gain or sensitivity adjustment, filtering, baseline or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Pathology (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Psychiatry (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physiology (AREA)
  • Anesthesiology (AREA)
  • Psychology (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 AFE(Analog Front End)에서 임피던스를 부스팅하기 위한 뇌전도 신호 증폭 장치에 대한 것이다. 본 발명의 EEG 신호 증폭기는 EEG 신호를 증폭하는 제1 피드백 루프, 제1 피드백 루프에 연결되고, 입력 임피던스를 증폭하는 제2 피드백 루프 및 제2 피드백 루프에 포함된 감쇄기를 포함한다.

Description

임피던스 부스팅하는 뇌전도 신호 증폭 장치{EEG SIGNAL AMPLIFIFICATION APPARATUS FOR BOOSTING IMPEDANCE}
본 발명은 AFE(Analog Front End)에서 임피던스를 부스팅하기 위한 뇌전도 신호 증폭 장치에 대한 것이다.
구체적으로 본 발명은, 수술 중 환자의 마취심도를 판단하고 각성을 방지하기 위해 장시간 EEG 신호를 측정하고자 할 때, 측정 장치의 전극 임피던스(Electrode Impedance)를 높이기 위한 회로이다. 또한, 본 발명은 DSL(DC Servo Loop)에 포함된 커패시터 변화에 대응하여 임피던스 부스팅(Impedance Boosting) 효과를 극대화하기 위한 회로이다.
의료 수술 중 잘못된 마취 투여양으로 인하여 환자의 수술 중 사망 및 각성 사고가 많아지고 있으며, 이 때문에 의료 수술 중 뇌전도 신호 측정을 통한 환자의 마취 심도를 정확히 판단하는 것이 매우 중요하다.
EEG 신호는 매우 작은 신호이므로, 이를 측정하기 위한 의료 장치 또한 매우 작은 노이즈(Noise)를 발생시키도록 구현되어야 한다. 한편, 장시간 수술 시 전극(Electrode)의 젤(Gel)이 마르는 현상으로 인하여, 장치(Device)의 DC offset이 커지는 현상 및 전극(Electrode) 자체의 임피던스(Impedance)가 커지는 현상이 발생할 수 있다. 이에 따라, 장치(Device)의 입력 임피던스(Input impedance)도 마찬가지로 증가시켜야한다.
종래의 회로에서는 유닛 커패시터(Unit Capacitance)를 작게 구현함으로써, 입력 임피던스(ZIN)를 증가시킬 수 있으나, 작은 커패시터는 정확히 구현하기 어렵고, 비선형성(non-linearity)과 미스매치(mismatch)의 문제가 있다는 점에서, 개선의 필요성이 있다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명은 EDO(Electrode DC Offset)를 상쇄(Cancellation)하면서, 동시에 입력 인피던스를 높게 유지시키는 뇌전도 신호 증폭 장치를 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시 예에 따른 EEG 신호 증폭기는 EEG 신호를 증폭하는 제1 피드백 루프; 상기 제1 피드백 루프에 연결되고, 입력 임피던스를 증폭하는 제2 피드백 루프; 및 상기 제2 피드백 루프에 포함된 감쇄기;를 포함한다.
또한, 상기 감쇄기는 이득이 0보다 크고 1보다 작게 구현된 것이다.
또한, 상기 EEG 신호 증폭기는, 상기 제1 피드백 루프 및 상기 제2 피드백 루프에 연결되고, EDO(Electrode DC Offset)을 상쇄하는 제1 DSL(DC Servo Loop); 및 제1 DSL에 연결되고, 상기 제1 DSL의 출력 전압과 기준 전압과의 비교 결과를 기초로 EDO를 상쇄하는 제2 DSL;를 더 포함한다.
이때, 상기 제2 DSL은, 상기 출력 전압과 상기 기준전압을 비교한 결과, 플래그 신호 및 카운트 값 신호를 생성하는 싱글슬로프 비교기; 및 상기 플래그 신호 및 상기 카운트 값 신호를 기초로 복수의 커패시터 중 적어도 하나의 커패시터를 동작시키는 커패시터 동작부;를 포함한다.
이때, 상기 제2 피드백 루프는 상기 감쇄기의 출력단에 가변 커패시터;를 포함하고, 상기 EEG 신호 증폭기는, 메모리;를 더 포함하고, 상기 메모리는 상기 복수의 커패시터 중 적어도 하나의 커패시터의 커패시턴스 값 변화에 대응한 상기 가변 커패시터의 커패시턴스 값에 대한 정보를 포함한다.
이때, 상기 EEG 신호 증폭기는, 상기 정보를 기초로 상기 가변 커패시터의 커패시턴스 값을 제어한다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 EEG 신호 증폭기는 양성 피드백 루프에서 요구되는 유닛 커패시턴스를 감쇄기(Attenuator)를 삽입함으로써 용이하게 입력 임피던스 부스팅 효과를 가질 수 있다.
또한, 본 발명의 EEG 신호 증폭기는 외부 커패시턴스와 EDO를 처리하기 위한 커패시턴스의 변화에 따라 유동적으로 양성 피드백 루프의 커패시턴스 값을 조절함으로써, 안정성있게 입력 임피던스를 제어할 수 있다는 효과가 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a는 양성 피드백 루프를 포함하는 EEG 신호 증폭기를 도시한다.
도 1b는 도 1a의 EEG 신호 증폭기를 다시 모델링하여 표현한 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 EEG 신호 증폭기의 구성을 도시한다.
도 2b는 도 2a의 EEG 신호 증폭기를 모델링하여 표현한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 직류서보루프를 포함하는 EEG 신호 증폭기를 도시한다.
도 4는 본 발명의 일 실시예에 따른 메모리 기반 EEG 신호 증폭기를 설명하기 위한 도면이다.
이하, 본 개시의 다양한 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양한 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나 이는 본 개시의 다양한 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.
본 개시의 다양한 실시예에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시의 다양한 실시예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 개시의 다양한 실시예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않으며, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 개시의 실시 예에서 "모듈", "유닛", "부(part)" 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성요소를 지칭하기 위한 용어이며, 이러한 구성요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈", "유닛", "부(part)" 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 개시의 다양한 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서, 첨부된 도면을 이용하여 본 발명의 다양한 실시 예들에 대하여 구체적으로 설명한다.
도 1a는 양성 피드백 루프를 포함하는 EEG 신호 증폭기를 도시한다.
EEG 신호 증폭기는 입력 EEG 신호를 증폭하여 출력할 수 있다. 예를 들어, EEG 신호 증폭기는 아날로그 프론트 엔드(analogue front-end, AFE)에서, 심전도(ECG), 근전도(EMG), 뇌파(EEG) 등의 생체 신호를 증폭하여 출력하는 계측 증폭기(Instrumentation Amplifier, IA)일 수 있다.
EEG 신호는 작은 신호이므로, EEG 신호 증폭기 또한 작은 노이즈를 가져야 한다. 마취 심도가 아닌 일반적인 경우 EDO가 최대 50mV 수준이지만, 장시간 수술의 경우 전극의 젤(Gel)이 마르면서 EDO가 200~400mV로 크게 나타날 수 있어 문제가 될 수 있다.
본 발명의 일 실시예에 따른 EEG 신호 증폭기는 작은 노이즈를 발생시키는 초퍼를 이용할 수 있다. 초퍼를 이용한 초퍼 제어란, 전류의 온오프(ON/OFF)를 반복하는 것을 통해 직류 또는 교류 신호를 초퍼의 동작 주파수 대역으로 변조하는 회로의 제어 방식이다.
한편, 입력 임피던스 ZIN은 수학식 1과 같이 표현될 수 있다.
Figure 112020094011900-pat00001
이때, s는 초퍼 주파수(Chopping Frequency)일 수 있고, 입력 임피던스 ZIN은 초퍼 주파수에 반비례하게 된다. 작은 노이즈를 가지기 위하여 초퍼(Chopper)를 이용한 구조가 보편적이나 초퍼를 이용하면 입력 임피던스(Input Impedance)가 초퍼 주파수(Chopping Frequency) 만큼 작아진다는 단점이 있다. 즉, 보편적으로 초퍼(Chopper)를 이용한 구조는 입력 임피던스(Input Impedance)가 작아 질 수 밖에 없다.
본 발명의 EEG 신호 증폭기는 이를 해결하기 위해 EEG 신호가 지나는 메인 패스에 양성 피드백(positive feedback) 루프를 포함할 수 있다. 즉, EEG 신호 증폭기는 CPFC를 포함하는 양성 피드백(positive feedback) 루프를 이용하여 입력 임피던스(Input Impedance)를 향상시킬 수 있다. 이에 대하여 도 1b를 통해 추가적으로 설명한다.
메인 패스(Main Path)는 입력 신호(Vin)가 입력되는 EEG 신호 입력단, OTA(Operation Transconductance Amplifier)가 출력되는 EEG 신호 출력단으로 연결되는 경로를 의미할 수 있다.
구체적으로, 양성 피드백 루프는 OTA의 입력부와 OTA의 출력부 사이에 CPFC를 포함하는 폐루프로 구현된 것일 수 있다. OTA 는 인가된 입력 전압을 트랜스컨덕턴스(Gm)에 비례하여 출력전류로 내보내 주는 증폭기 일 수 있다.
도 1b는 도 1a의 EEG 신호 증폭기를 다시 모델링하여 표현한 회로도이다.
도 1a의 양성 피드백(positive feedback)을 포함하는 회로는 밀러 정리(Miller Theorem)을 이용하여 도 1b와 같이 모델링(Modeling)될 수 있다. 특히, CPFC는 CPFC(1-G)로 등가로 모델링될 수 있다. 도 1b을 참조하면, CP_EXT, CPFC(1-G) 및 CIN은 서로 병렬이고, 입력 임피던스 ZIN은 수학식 2와 같다.
Figure 112020094011900-pat00002
이때, G는 CIN 및 CFB을 기초로 형성되는 이득(gain)이다. G가 양수일 경우 CPFC(1-G)는 음수가 된다. CPFC(1-G)가 병렬 연결된 CIN을 상쇄(Cancellation)할 수 있고, 이는 곧 수학식 2에서 CIN 자체가 작아지는 효과를 냄으로써 ZIN이 증가하게 된다.
한편, EEG 신호 증폭기의 안정성(stability)을 유지하기 위해서는 수학식 3의 조건을 만족시켜야 한다.
Figure 112020094011900-pat00003
CPFC 값이 (CIN + CP_EXT)/(1-G)에 가까울수록 ZIN은 증가하나, CPFC 값이 (CIN + CP_EXT)/(1-G)과 같은 경우, ZIN 는 무한대로 발산한다. 즉, CPFC의 단위 커패시턴스(Unit Capacitance)를 작게 함으로써 ZIN이 증가하는 효과를 볼 수 있지만, ZIN의 안정성을 만족하는 단위 커패시턴스(Unit Capacitance)는 정확히 구현하기 어렵고 비선형성(Non-linearity)과 미스매치(Mismatch)의 문제가 있을 수 있다.
도 2a는 본 발명의 일 실시예에 따른 EEG 신호 증폭기의 구성을 도시한다.
도 2a를 참조하면, 본 발명의 EEG 신호 증폭기는 도 1a에서 추가된 감쇄기(Attenuator) APFB를 포함하는 양성 피드백(Positive feedback) 루프를 포함할 수 있다.
본 발명의 APFB는 양성 피드백 루프에 포함되며, OTA의 출력단과 CPFC 사이에 폐루프를 형성하도록 설치된 것일 수 있다. 이때, 감쇄기APFB의 이득(Gain)은 0보다 크고 1보다 작게 구현된 것일 수 있다.
도 2b는 도 2a의 EEG 신호 증폭기를 모델링하여 표현한 회로도이다.
도 2a의 회로는 밀러 정리(Miller Theorem)을 이용하여 도 2b와 같이 모델링(Modeling)될 수 있다. 특히, CPFC 및 APFB를 포함하는 폐루프 회로는 CPFC(1-G)APFB로 등가되어 모델링될 수 있다.
도 2b를 참조하면, CP_EXT, CPFC(1-G)APFB 및 CIN은 서로 병렬이고, 입력 임피던스 ZIN은 수학식 4와 같다.
Figure 112020094011900-pat00004
한편, EEG 신호 증폭기의 안정성(stability)을 유지하기 위해서는 수학식 5의 조건을 만족시켜야 한다.
Figure 112020094011900-pat00005
CPFC의 단위 커패시턴스(unit capacitance)가 크더라도 APFB가 1보다 작기 때문에, CPFC의 단위 커패시턴스(unit capacitance)는 작게 되는 효과가 있을 수 있다. 예를 들어, 본 발명의 도 2a 및 2b에 따른 회로는 APFB가 0.1로 구현된다고 가정하면 CPFC의 단위 커패시턴스는 10배 가량이 크더라도 결과적으로 동일한 크기의 입력 임피던스를 유지하는 효과를 낼 수 있다.
도 3은 본 발명의 일 실시예에 따른 직류서보루프를 포함하는 EEG 신호 증폭기를 도시한다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 아날로그 직류서보루프(Analog DC Servo Loop; 이하 ADSL)(200)를 포함할 수 있다.
또한, 본 발명의 EEG 신호 증폭기는 장시간 수술로 인한 EDO 증가를 처리하기 위한 디지털(Digital) 방식의 직류서보루프를 포함할 수 있다. 디지털 방식의 직류서보루프는 싱글슬로프 비교기(210) 및 커패시터 동작부(220)를 포함할 수 있다.
직류서보루프(DC servo loop)는 높은 DC 이득과 상대적으로 낮은 고주파 이득을 가진 증폭기(OP-AMP, OTA 등)를 이용한 네거티브 피드백 루프로서, 고주파 전류는 필터링하고 낮은 주파수의 전류만 증폭할 수 있다.
본 발명의 EEG 신호 증폭기는 아날로그 직류서보루프(이하 ADSL; Analog DC Servo Loop)(200)가 메인 패스(Main Path)와 네거티브 피드백으로 폐루프를 형성하여, EEG 신호에 포함된 EDO를 상쇄(Cancellation)시킬 수 있다.
구체적으로 초퍼(chop)를 이용하는 경우, EDO를 포함한 DC 신호가 변조되어EEG 신호와 같이 증폭된다는 문제점이 있고, 이 문제점을 해결하기 위한 도 3의 EDO 상쇄 회로는 ADSL(200)을 갖는 네거티브 피드백(Negative Feedback)을 통하여 VOUT 노드에서 DC 신호만을 필터링할 수 있다.
다만, 상술한 방법에서 큰 EDO를 상쇄하기 위해서는 ADSL(200) 내부의 CDSL이 커짐으로써 증폭기의 노이즈(noise)가 늘어날 수밖에 없는 구조이다. 즉, VEDO를 늘리기 위해선 CDSL을 늘려야 하며, CDSL을 늘리면 노이즈가 늘어난다. 이에 따라, CDSL값을 증가시키는데 한계가 있다.
싱글슬로프 비교기(210)는 ADSL(200)에 포함된 OTA의 출력단에 연결될 수 있다. 싱글슬로프 비교기(210)는 적은 노이즈 수반과 동시에 많은 양의 EDO를 상쇄하기 위해 싱글-슬로프 알고리즘(Single-Slope algorithm)을 이용할 수 있다.
이때, 싱글슬로프 비교기(210)는 기설정된 비교 주기에 대응하여 기준 전압과 ADSL(200)에서의 출력 전압을 비교하는 비교부(미도시), 비교부에서의 비교 결과를 기초로 플래그(Flag) 신호 및 카운트 값(CNT Value) 신호를 생성하는 제어부(미도시)를 포함할 수 있다. 비교부 및 제어부는 각각 별도의 칩으로 구현될 수 있으나, 이에 한정하지 않는다.
구체적으로 비교기(210)는 ADSL(200) 출력단 전압을 센싱(sensing)할 수 있고, 출력단 전압이 기 설정된 기준 전압보다 높아지면 커패시터 동작부(220)를 동작 시키기 위한 플래그(Flag) 신호 및 카운트 값(CNT Value) 신호를 생성할 수 있다. 이때, 플래그(Flag) 신호 및 카운트 값(CNT Value) 신호는 디지털 신호일 수 있다.
커패시터 동작부(220)는 싱글슬로프 비교기(210)로부터의 플래그 신호 및/또는 카운트 값(CNT Value) 신호에 대응하여 복수의 커패시터(CSS_DSL) 중 적어도 하나의 캐퍼시터를 온(On)할 수 있고, 온되는 커패시터를 통해 메인패스의 OTA 입력단과 연결되어 네거티브 피드백을 형성하여 폐루프 연결될 수 있다.
구체적으로 커패시터 동작부(220)는 플래그 신호가 0이면, 기존의 온(On) 되어 있는 CSS_DSL를 유지하고, 플래그 신호가 1이면, 카운트 값 신호에 대응하는 수만큼 CSS_DSL가 온 되도록 제어할 수 있다.
예를 들어, ADSL(100)은 50mV의 EDO를 트래킹(tracking)할 수 있고, 각각의 CSS_DSL은 25mV의 EDO를 상쇄할 수 있다고 한다. 이때, 커패시터 동작부(220)에 포함된 커패시터(예로, 15개)가 모두 온 되는 경우, 디지털 직류서보루프는 총 375mV의 EDO를 상쇄할 수 있다. 즉, EEG 신호 증폭기는 총 425mV의 EDO를 상쇄할 수 있게 된다.
본 발명의 EEG 신호 증폭기는 싱글슬로프 비교기(210) 및 커패시터 동작부(220)를 이용함으로써 ADSL(200)만을 사용하였을 때에 비교하여, 대폭 증가된 EDO를 상쇄할 수 있다는 효과가 있다.
한편, 도 3과 같은 실시예의 경우, CSS_DSL이 증가하게 되면, 그에 따라 CPFC도 증가한다. CPFC가 증가하는 경우, 의도한 ZIN 값보다 높은 입력 임피던스가 형성되거나, 불안정한 입력 임피던스로 형성될 수 있다는 위험성이 있다.
도 4는 본 발명의 일 실시예에 따른 메모리 기반 EEG 신호 증폭기를 설명하기 위한 도면이다.
본 발명의 EEG 신호 증폭기는 양성 피드백(positive feedback) 루프에서는 초퍼의 영향 등으로 인해 Vx가 AC 그라운드(ground), 즉 AC 성분이 0인 상태가 아니다. 또한, EDO를 상쇄(cancellation) 하기 위해 Vx 노드에 추가 커패시터(CSS_DSL)를 추가하였기 때문에 CSS_DSL가 CPFC에 영향을 줄 수 있다.
EDO가 증가함으로 인해 CSS_DSL이 증가하게 되면, 상술한 바와 같이 CPFC도 증가한다. 본 발명의 일 실시예에 따른 EEG 신호 증폭기는 CPFC가 증가에 따른, 의도한 ZIN 값보다 높은 입력 임피던스가 형성되거나, 불안정한 입력 임피던스로 형성될 수 있다는 부작용을 방지할 수 있다.
구체적으로, 본 발명의 EEG 신호 증폭기는 메모리(Memory)를 포함할 수 있고, 메모리는 변화하는 CSS_DSL마다 캘리브레이션(calibration)된 CPFC값을 저장할 수 있다.
본 발명의 캘리브레이션 신호 생성기(Cali Signal Generator)는 테스트 신호를 입력할 수 있다. 안정성 판별부(Stability Detector)는 테스트 신호에 대응하여 EDO를 제거하도록 변화하는 CSS_DSL값을 식별할 수 있다. 또한, 안정성 판별부는 변화하는 CSS_DSL값에 대응하여, 안정성을 유지하면서도 높은 입력 임피던스를 제공하는 CPFC값을 획득할 수 있다.
메모리는 안정성 판별부에서 획득된 정보를 저장할 수 있다. 즉, 메모리는 EEG 신호에 대응하여 변화하는 CSS_DSL값 정보 및 변화하는 CSS_DSL값에 대응하여 변화하는 CPFC값 정보를 저장할 수 있다.
다시 말하면, 본 발명의 EEG 신호 증폭기는 변화하는 EEG 신호 값에 유동적으로 CSS_DSL를 변경함으로써, 순차적으로 증가하는 싱글-슬로프 신호로 ADSL(200)에 포함된 CDSL의 값을 한계치 이상 증가시키지 않고도, EDO 상쇄량을 증가시킬 수 있다.
또한, 본 발명의 EEG 신호 증폭기는 메모리에 저장된 값을 기초로 유동적으로 변경되는 CSS_DSL에 대응하여 CPFC값을 변경함으로써, 안정성있게 입력 임피던스를 제어할 수 있다.
본 발명의 EEG 신호 증폭기는 양성 피드백 루프에서 요구되는 유닛 커패시턴스를 감쇄기(Attenuator)를 삽입함으로써 용이하게 ZIN 부스팅 효과를 가지며, 외부 커패시턴스(CP-EXT)와 EDO를 처리하기 위한 CSS_DSL 커패시턴스의 변화에 따라 유동적으로 CPFC의 값을 조절할 수 있다는 효과가 있다.
한편, 본 발명의 일 실시예에 따르면, 이상에서 설명된 다양한 실시예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록매체(computer readable recording medium)에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시예들이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.
기기로 읽을 수 있는 기록매체는, 비일시적 기록매체(non-transitory computer readable recording medium)의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다. 이때 비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
200: ADSL
210: 싱글슬로프 비교기
220: 커패시터 동작부

Claims (6)

  1. EEG 신호 증폭기에 있어서,
    EEG 신호를 증폭하는 제1 피드백 루프;
    상기 제1 피드백 루프에 연결되고, 입력 임피던스를 증폭하는 제2 피드백 루프;
    상기 제2 피드백 루프에 포함된 감쇄기;
    상기 제1 피드백 루프 및 상기 제2 피드백 루프에 연결되고, EDO(Electrode DC Offset)을 상쇄하는 제1 DSL(DC Servo Loop); 및
    제1 DSL에 연결되고, 상기 제1 DSL의 출력 전압과 기준 전압과의 비교 결과를 기초로 EDO를 상쇄하는 제2 DSL를 더 포함하고,
    상기 제2 DSL은, 상기 출력 전압과 상기 기준 전압을 비교한 결과, 플래그 신호 및 카운트 값 신호를 생성하는 싱글슬로프 비교기; 및 상기 플래그 신호 및 상기 카운트 값 신호를 기초로 복수의 커패시터 중 적어도 하나의 커패시터를 동작시키는 커패시터 동작부를 포함하는 EEG 신호 증폭기.
  2. 제1항에 있어서,
    상기 감쇄기는 이득이 0보다 크고 1보다 작게 구현된 것인 EEG 신호 증폭기.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 피드백 루프는 상기 감쇄기의 출력단에 가변 커패시터;를 포함하고,
    상기 EEG 신호 증폭기는,
    메모리;를 더 포함하고,
    상기 메모리는 상기 복수의 커패시터 중 적어도 하나의 커패시터의 커패시턴스 값 변화에 대응한 상기 가변 커패시터의 커패시턴스 값에 대한 정보를 포함하는 EEG 신호 증폭기.
  6. 제5항에 있어서,
    상기 EEG 신호 증폭기는,
    상기 정보를 기초로 상기 가변 커패시터의 커패시턴스 값을 제어하는 EEG 신호 증폭기.
KR1020200113207A 2020-09-04 2020-09-04 임피던스 부스팅하는 뇌전도 신호 증폭 장치 KR102424344B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200113207A KR102424344B1 (ko) 2020-09-04 2020-09-04 임피던스 부스팅하는 뇌전도 신호 증폭 장치
US17/466,393 US20220071544A1 (en) 2020-09-04 2021-09-03 Electroencephalogram (eeg) signal amplification apparatus for boosting impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113207A KR102424344B1 (ko) 2020-09-04 2020-09-04 임피던스 부스팅하는 뇌전도 신호 증폭 장치

Publications (2)

Publication Number Publication Date
KR20220031368A KR20220031368A (ko) 2022-03-11
KR102424344B1 true KR102424344B1 (ko) 2022-07-22

Family

ID=80470416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200113207A KR102424344B1 (ko) 2020-09-04 2020-09-04 임피던스 부스팅하는 뇌전도 신호 증폭 장치

Country Status (2)

Country Link
US (1) US20220071544A1 (ko)
KR (1) KR102424344B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114533087B (zh) * 2022-04-28 2022-08-26 之江实验室 一种基于斩波技术消除电极间直流偏移的方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525513A (ja) * 2003-04-29 2006-11-09 テラダイン・インコーポレーテッド 精度を高めた測定回路
KR101937676B1 (ko) * 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로
KR101948651B1 (ko) * 2017-09-29 2019-02-15 조선대학교 산학협력단 저전력 고입력 임피던스 cmos 전단 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525513A (ja) * 2003-04-29 2006-11-09 テラダイン・インコーポレーテッド 精度を高めた測定回路
KR101937676B1 (ko) * 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로
KR101948651B1 (ko) * 2017-09-29 2019-02-15 조선대학교 산학협력단 저전력 고입력 임피던스 cmos 전단 증폭기

Also Published As

Publication number Publication date
US20220071544A1 (en) 2022-03-10
KR20220031368A (ko) 2022-03-11

Similar Documents

Publication Publication Date Title
US9853611B2 (en) Instrumentation amplifier with digitally programmable input capacitance cancellation
US9681844B2 (en) Biopotential signal acquisition system and method
US8390374B2 (en) Apparatus and method for amplification with high front-end gain in the presence of large DC offsets
US9294048B2 (en) Instrumentation amplifier and signal amplification method
JPS6017531B2 (ja) 生理学上の測定信号を処理するための回路装置
US5392784A (en) Virtual right leg drive and augmented right leg drive circuits for common mode voltage reduction in ECG and EEG measurements
Koo et al. A 24.8-μW biopotential amplifier tolerant to 15-V PP Common-mode interference for two-electrode ECG recording in 180-nm CMOS
KR102424344B1 (ko) 임피던스 부스팅하는 뇌전도 신호 증폭 장치
US10416193B2 (en) Circuit, device, and method to measure biosignal using common mode driven shield
CN108494370A (zh) 斩波稳定仪表放大器
Hasan et al. A wide linear output range biopotential amplifier for physiological measurement frontend
KR102160673B1 (ko) 전류를 재사용하는 저전력 계측 증폭기 및 이에 포함되는 완전 차동 차분 증폭기
KR102375280B1 (ko) Dc 오프셋 상쇄를 위한 뇌전도 신호 증폭 장치
KR101764603B1 (ko) 생체 신호 리드 아웃 회로
Hu et al. An ultra-low power interface CMOS IC design for biosensor applications
Xu et al. Test signal generation for the calibration of analog front-end circuits in biopotential measurement applications
US20210333233A1 (en) Semiconductor device, biological signal sensor and biological signal sensor system
EP3042607A1 (en) Biopotential signal acquisition system and method
KR101569499B1 (ko) 공통모드제거비가 개선된 뇌파 신호 검출용 증폭 장치
ES2947387T3 (es) Sistema y método para procesar señales electrofisiológicas
KR102026557B1 (ko) 저잡음 증폭 회로 및 그 증폭 방법
US10044325B2 (en) Small signal amplifier
KR20170009034A (ko) 공통모드 제거비가 개선된 생체 신호 검출용 증폭 장치
JPH05220121A (ja) 携帯用心電図解析装置のオートドリフトキャンセル回路
CN204233122U (zh) 用于心电信号检测系统的前置放大及右腿驱动电路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant