JP4207107B2 - Ｉｃテスタ - Google Patents
Ｉｃテスタ Download PDFInfo
- Publication number
- JP4207107B2 JP4207107B2 JP2001231061A JP2001231061A JP4207107B2 JP 4207107 B2 JP4207107 B2 JP 4207107B2 JP 2001231061 A JP2001231061 A JP 2001231061A JP 2001231061 A JP2001231061 A JP 2001231061A JP 4207107 B2 JP4207107 B2 JP 4207107B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- noise
- cable
- performance board
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被試験対象、例えば、コンパレータ、Ａ／Ｄ変換器、Ｄ／Ａ変換器、オーディオＩＣ、ＬＳＩ等を試験するＩＣテスタに関し、ノイズの影響を抑えて試験することができるＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、ＩＣ、ＬＳＩ等の被試験対象（以下ＤＵＴ）に試験信号を与え、ＤＵＴの出力により、ＤＵＴの良否の判定を行っている。このような装置を図６に示し説明する。
【０００３】
図６において、本体１は、図示しない制御部、信号発生部、測定部等が設けられ、装置全体の制御、信号の発生、信号の測定等を行う。
【０００４】
テストヘッド２は、本体１とケーブル３，４により接続し、ドライバ、コンパレータ等を有すピンエレクトロニクスボード（図示せず）が複数設けられる。
【０００５】
パフォーマンスボード５は、テストヘッド２と電気的に接続し、ピンエレクトロニクスボードと電気的に接続し、ＤＵＴ６が取り付けられ、電気的に接続する。ここで、通常、ＤＵＴ６がパッケージの場合は、パフォーマンスボード５にはソケットが設けられ、ＤＵＴ６がウェハーの場合は、パフォーマンスボード５にはプローブが設けられている。
【０００６】
さらに電気的接続関係を、図７を用いて説明する。図７において、本体１の出力ピン１１が、ケーブル３、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の入力端に電気的に接続する。そして、本体１の入力ピン１２が、ケーブル４、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の出力端に電気的に接続する。
【０００７】
このような装置の動作を以下に説明する。ここで、ＤＵＴ６はアナログ入出力する装置とする。
【０００８】
テストヘッド２は、図示しない搬送装置（ハンドラ、プローバ等）に接続され、搬送装置がＤＵＴ６を搬送して、パフォーマンスボード５に電気的に接続する。
【０００９】
本体１が、出力ピン１１からアナログの試験信号（交流）を出力し、ケーブル３、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の入力端に入力する。そして、ＤＵＴ６は、入力した試験信号に基づいて、アナログ信号（交流）を出力し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、本体１の入力ピン１２に入力する。そして、本体１は、ＤＵＴ６からの信号に基づいて、良否の判定を行う。
【００１０】
そして、搬送装置が、ＤＵＴ６を切り替えて、パフォーマンスボード５に電気的に接続する。このような動作を繰り返し、ＤＵＴ６の試験を行う。
【００１１】
【発明が解決しようとする課題】
このような装置では、搬送装置と接続するためにケーブル３，４が長く、本体１からテストヘッド２までのケーブル３，４にグランドループによるコモンノイズの飛び込みがある。この対策として、本体１、テストヘッド２の信号を受ける部分で信号とグランドとをフローティングにより受け、コモンノイズの影響を防止している。
【００１２】
従来のＤＵＴ６の試験においては、ＴＨＤ(Total Harmonic Distortion)＋Ｎ(Noise)やＳ／Ｎが８０［ｄＢ］までの試験で、フローティングによるノイズ対策で問題が発生していなかった。しかし、近年、携帯電話やデジタルサウンド機器（ＣＤ、ＭＤ、ＤＶＤ等のオーディオ機器）に用いられるＩＣやＬＳＩ等の高精度化により、ＴＨＤ＋ＮやＳ／Ｎが１００［ｄＢ］までの試験を行う必要が生じ、フローティングによるコモンノイズの防止では防止できない低ノイズの問題が発生した。
【００１３】
また、本体１、テストヘッド２、パフォーマンスボード５で、テスタをコントロールする時に発生するデジタルノイズ、主にパルス性ノイズの飛び込みがある。測定するまで、テスタの制御を止めていれば、デジタルノイズが発生せず、ノイズ問題はないとされていた。しかし、測定時に制御動作を行うため、デジタルノイズが発生し、測定誤差になっていた。例えば、Ａ／Ｄ変換器、Ｄ／Ａ変換器、コンパレータ等を試験する場合、パルス性ノイズにより良品を不良品と判定してしまっていた。
【００１４】
そこで、本発明の目的は、ノイズの影響を抑えて試験することができるＩＣテスタを実現することにある。
【００１５】
【課題を解決するための手段】
第１の本発明は、
本体から、ノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、第１のアンプに試験信号を与え、第１のアンプの試験を行うＩＣテスタにおいて、
前記パフォーマンスボードに設けられ、前記第１のアンプの出力を入力し、前記パフォーマンスボード、前記テストヘッド、ノイズが混入する第２のケーブルを介して、前記本体に信号を反転して出力する第２のアンプを設けたことを特徴とするものである。
【００１６】
第２の本発明は、
本体から、ノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、バランス変換回路に試験信号を与え、バランス変換回路の試験を行うＩＣテスタにおいて、
前記パフォーマンスボードまたは前記テストヘッドに設けられ、前記バランス変換回路の正相出力を入力し、ノイズが混入する第２のケーブルを介して、前記本体に信号を反転して出力する反転アンプと、
前記パフォーマンスボードまたは前記テストヘッドに設けられ、前記バランス変換回路の逆相出力を入力し、ノイズが混入する第３のケーブルを介して、前記本体に信号を出力するアンプと
を設けたことを特徴とするものである。
【００１７】
第３の本発明は、
被試験対象にデジタルの試験信号を与え、被試験対象のアナログ出力により、被試験対象の試験を行うＩＣテスタにおいて、
パフォーマンスボードに設けられ、前記被試験対象のアナログ出力をプラス端子またはマイナス端子に入力し、本体からノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、所望の電圧を、被試験対象のアナログ出力を入力する端子と逆のマイナス端子またはプラス端子に入力し、パフォーマンスボード、テストヘッド、ノイズが混入する第２のケーブルを介して、本体に出力するオペアンプを設けたことを特徴とするものである。
【００１８】
第４の本発明は、
パフォーマンスボードに設けられる被試験対象にアナログの試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタにおいて、
前記パフォーマンスボードに設けられ、本体から第１のケーブル、テストヘッド、パフォーマンスボードを介して、前記試験信号をプラス端子またはマイナス端子に入力し、本体から第２のケーブル、テストヘッド、パフォーマンスボードを介して、前記試験信号とほぼ同一経路を通過する所望の電圧を、試験信号を入力する端子と逆のマイナス端子またはプラス端子に入力し、試験信号として、被試験対象に出力するオペアンプを設けたことを特徴とするものである。
【００１９】
第５の発明は、
パフォーマンスボードに設けられる被試験対象にアナログの試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタにおいて、
テストヘッドに設けられ、本体から第１のケーブルを介して、前記試験信号をプラス端子またはマイナス端子に入力し、本体から第２のケーブルを介して、前記試験信号とほぼ同一経路を通過する所望の電圧を、試験信号を入力する端子と逆のマイナス端子またはプラス端子に入力し、試験信号として、被試験対象に出力するオペアンプを設けたことを特徴とするものである。
【００２０】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。
【００２１】
［第１の実施例］図１は本発明の第１の実施例を示した構成図である。ここで、図６，７と同一のものは同一符号を付し説明を省略する。なお、全体構成は図６と同様であることはいうまでもない。
【００２２】
図１において、アンプ６１が、ＤＵＴ６に設けられ、本体１の出力ピン１１とケーブル３、テストヘッド２、パフォーマンスボード５を介して、入力端に電気的に接続し、入力を１倍に増幅する。反転アンプ５１は、パフォーマンスボード５に設けられ、ＤＵＴ６のアンプ６１の出力端に入力端を電気的に接続し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、本体１の入力ピン１２に電気的に接続し、入力を−１倍に増幅する。
【００２３】
ここで、出力ピン１１、入力ピン１２に電気的に接続する本体１の信号発生部、測定部（図示せず）は、同一の電源により動作するものであることはいうまでもない。
【００２４】
このような装置の動作を以下で説明する。本体１は、出力ピン１１からアナログの試験信号（交流）をケーブル３に出力する。試験信号がケーブル３を通過するときに、試験信号にコモンノイズが混入する。コモンノイズが混入した試験信号が、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の入力端に入力する。そして、ＤＵＴ６のアンプ６１は、入力した試験信号を１倍に増幅し、アナログ信号（交流）を出力する。
【００２５】
このアナログ信号を、反転アンプ５１は、−１倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４に出力する。アナログ信号が、ケーブル４を通過するときに、アナログ信号に再びコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズが反転アンプ５１で反転されているので、ケーブル４で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４から入力ピン１２に入力されるアナログ信号は、ノイズが混入されていない信号が入力される。そして、本体１は、ＤＵＴ６からの信号に基づいて、良否の判定を行う。
【００２６】
このように、反転アンプ５１により、入力側でケーブル３に混入されたコモンノイズが反転され、測定側のケーブル４で乗るノイズと逆位相の信号となるため、ノイズ同士が打ち消しあって、ノイズがない信号により試験を行うことができる。これにより、高精度の試験を行うことができる。
【００２７】
低ノイズ対策として、従来、ケーブル３，４の位置関係の調整により、ノイズを抑えていたが、この調整は微妙であり、ノウハウを必要とした。また、試験環境が変化した場合もノイズが変化し、ノイズが増えてしまい、試験精度を悪化させていた。しかし、反転アンプ５１により、ケーブル３，４の位置関係の調整が不要になり、ノウハウが必要なく、試験環境にも影響せずに、精度よく試験を行うことができる。
【００２８】
ここで、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００２９】
［第２の実施例］図２は本発明の第２の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００３０】
図２において、ＤＵＴ７はＢＴＬ（Bridged Transless；バランス変換）回路で、パフォーマンスボード５上に設けられ、アンプ７１、反転アンプ７２を有する。アンプ７１は、パフォーマンスボード５、テストヘッド２を介して、ケーブル３に入力端を電気的に接続し、１倍に増幅する。反転アンプ７２は、パフォーマンスボード５、テストヘッド２を介して、ケーブル３に入力端を電気的に接続し、−１倍に増幅する。反転アンプ５２は、パフォーマンスボード５上に設けられ、ＤＵＴ７のアンプ７１の出力端に入力端を電気的に接続し、−１倍に増幅する。アンプ５３は、パフォーマンスボード５上に設けられ、ＤＵＴ７の反転アンプ７２の出力端に入力端を電気的に接続し、１倍に増幅する。
【００３１】
ケーブル４１は、反転アンプ５２の出力端に、パフォーマンスボード５、テストヘッド２を介して、一端を電気的に接続し、他端を本体１の入力ピン１３に電気的に接続する。ケーブル４２は、アンプ５３の出力端に、パフォーマンスボード５、テストヘッド２を介して、一端を電気的に接続し、他端を本体１の入力ピン１４に電気的に接続する。ケーブル４１，４２はケーブル４を構成する。また、切り替え器により、１本のケーブル４を切り替えて、ケーブル４１，４２の代わりにする構成でもよい。
【００３２】
ここで、図１に示す装置と同様に、出力ピン１１、入力ピン１３，１４に電気的に接続する本体１の信号発生部、測定部は、同一の電源により動作するものであることはいうまでもない。
【００３３】
このような装置の動作を以下に説明する。本体１は、出力ピン１１からアナログの試験信号（交流）をケーブル３に出力する。試験信号がケーブル３を通過するときに、試験信号にコモンノイズが混入する。コモンノイズが混入した試験信号が、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ７の入力端に入力する。そして、ＤＵＴ７のアンプ７１は、入力した試験信号を１倍に増幅し、アナログ信号（交流）を正相出力とする。また、ＤＵＴ７の反転アンプ７２は、入力した試験信号を−１倍に増幅し、アナログ信号（交流）を逆相出力とする。
【００３４】
そして、反転アンプ５２が、正相出力を−１倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４１に出力する。正相出力が、ケーブル４１を通過するときに、正相出力にコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズが反転アンプ５２で反転されているので、ケーブル４１で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４１から入力ピン１３に入力される正相出力は、ノイズが混入されていない信号が入力される。
【００３５】
また、アンプ５３が、逆相出力を１倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４２に出力する。逆相出力が、ケーブル４２を通過するときに、逆相出力にコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズがＤＵＴ７の反転アンプ７２で反転されているので、ケーブル４２で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４２から入力ピン１４に入力される逆相出力は、ノイズが混入されていない信号が入力される。
【００３６】
そして、本体１は、ＤＵＴ７からの正相出力、逆相出力に基づいて、良否の判定を行う。
【００３７】
このように、ＤＵＴ７の正相出力、逆相出力に、それぞれ反転アンプ５２、アンプ５３を設け、逆相出力側にもアンプ５３を設けたので、出力負荷を同一にして、試験条件を同じにしたので、正確な試験を行うことができる。
【００３８】
ここで、図１に示す装置と同様に、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００３９】
［第３の実施例］図３は本発明の第３の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００４０】
図３において、ケーブル３１，３２は、ケーブル３を構成し、それぞれ本体１の出力ピン１５，１６に一端を電気的に接続する。ＤＵＴ８は、パフォーマンスボード５上に設けられ、Ｄ／Ａ変換器８１を有する。Ｄ／Ａ変換器８１は、パフォーマンスボード５、テストヘッド２を介して、ケーブル３１の他端に入力端を電気的に接続し、Ｌｃｈ、Ｒｃｈの２系統出力を行う。
【００４１】
オペアンプ５４，５５は、パフォーマンスボード５上に設けられ、それぞれ、Ｄ／Ａ変換器８１のＬｃｈ、Ｒｃｈ出力端にプラス端を電気的に接続し、テストヘッド２、パフォーマンスボード５を介して、ケーブル３２の他端にマイナス端子を電気的に接続する。ケーブル４１，４２は、それぞれオペアンプ５４，５５の出力端に一端を電気的に接続する。
【００４２】
ここで、図１，２に示す装置と同様に、出力ピン１６、入力ピン１３，１４に電気的に接続する本体１の信号発生部、測定部（図示せず）は、同一の電源により動作することはいうまでもない。
【００４３】
このような装置の動作を以下に説明する。本体１は、出力ピン１５からデジタルの試験信号を、ケーブル３１、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ８に出力する。ＤＵＴ８のＤ／Ａ変換器８１は、試験信号に基づいて、Ｌｃｈ、Ｒｃｈの２系統のアナログ信号を出力する。
【００４４】
同時に、本体１は、入力ピン１３，１４と電源を同じにする出力ピン１６から所望の電圧、ここでは、直流電圧０Ｖ（グランド以外）をケーブル３２に出力する。出力ピン１６からの電圧がケーブル３２を通過するときに、コモンノイズが混入し、テストヘッド２、パフォーマンスボード５を介して、オペアンプ５４，５５のマイナス端に入力する。
【００４５】
そして、オペアンプ５４が、Ｄ／Ａ変換器８１のＬｃｈ出力をプラス端に入力し、ケーブル３２を通過した電圧がマイナス端に入力しているので、ケーブル３２を通過した電圧に混入しているノイズが逆位相で、Ｌｃｈ出力に混入し、出力される。同様に、オペアンプ５５が、Ｄ／Ａ変換器８１のＲｃｈ出力をプラス端に入力し、ケーブル３２を通過した電圧がマイナス端に入力しているので、ケーブル３２を通過した電圧に混入しているノイズが逆位相で、Ｒｃｈ出力に混入し、出力される。
【００４６】
オペアンプ５４，５５の出力が、それぞれケーブル４１，４２を通過するときに、出力にコモンノイズが混入する。このとき、ケーブル３２を通過した電圧に混入したノイズが、オペアンプ５４，５４の出力に逆位相で混入しているので、ケーブル４１，４２で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４１，４２から入力ピン１３，１４に入力される出力は、ノイズが混入されていない信号が入力される。そして、本体１は、ＤＵＴ８からの出力に基づいて、良否の判定を行う。
【００４７】
このように、試験信号がデジタルで、ノイズが関係ない場合でも、ノイズを混入した信号をオペアンプ５４，５５に入力し、ＤＵＴ８の出力に逆位相のノイズをミックスする。この結果、ケーブル４１，４２に乗るノイズと打ち消しあって、ノイズのない信号により試験を行うことができる。
【００４８】
ここで、図１，２に示す装置と同様に、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００４９】
［第４の実施例］図４は本発明の第４の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００５０】
図４において、ＤＵＴ９は、パフォーマンスボード５上に設けられ、アンプ９１を有する。アンプ９１は、パフォーマンスボード５、テストヘッド２、ケーブル３を介して、本体１の出力ピン１１に入力端を電気的に接続し、入力を２倍に増幅する。反転アンプ５６は、パフォーマンスボード５上に設けられ、ＤＴＵ９のアンプ９１の出力端に入力端を電気的に接続し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、本体１の入力ピン１２に電気的に接続し、入力を−１／２倍に増幅する。
【００５１】
このような装置の動作を以下に説明する。本体１は、出力ピン１１からアナログの試験信号（交流）をケーブル３に出力する。試験信号がケーブル３を通過するときに、試験信号にコモンノイズが混入する。コモンノイズが混入した試験信号が、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ９の入力端に入力する。そして、ＤＵＴ９のアンプ９１は、入力した試験信号を２倍に増幅し、アナログ信号（交流）を出力する。このとき、ノイズも２倍に増幅される。
【００５２】
このアナログ信号を、反転アンプ５６は、−１／２倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４に出力する。これにより、ノイズは元の倍率に戻される。アナログ信号が、ケーブル４を通過するときに、アナログ信号に再びコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズが反転アンプ５６で反転されているので、ケーブル４で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４から入力ピン１２に入力されるアナログ信号は、ノイズが混入されていない信号が入力される。そして、本体１の入力ピン１２に入力される信号は、ＤＵＴ９のアンプ９１の出力より１／２倍となっているので、元の倍率にする演算等を施して、良否の判定を行う。
【００５３】
このように、ＤＵＴ９の内部で、試験信号を所望の倍率で増幅しても、反転アンプ５６で、元の倍率に戻すので、ノイズの影響を除去できる。
【００５４】
ここで、図１〜３に示す装置と同様に、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００５５】
［第５の実施例］図５は本発明の第５の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００５６】
図５において、出力ピン１７は、本体１に設けられ、ケーブル３１の一端に電気的に接続する。オペアンプ５７は、パフォーマンスボード５上に設けられ、プラス端をケーブル３１の他端に電気的に接続し、マイナス端をケーブル３２の他端に電気的に接続する。ＤＵＴ１０は、パフォーマンスボード５上に設けられ、抵抗Ｒ１，Ｒ２、コンパレータ１０１を有する。抵抗Ｒ１，Ｒ２は直列に接続され、電圧を分圧する。コンパレータ１０１は、プラス端をオペアンプ５７の出力端に接続し、マイナス端を抵抗Ｒ１，Ｒ２の接続点に接続し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、出力端を本体１の入力ピン１９に接続する。
【００５７】
ここで、出力ピン１６，１７は、同一の信号発生部（同一電源）から出力されることはいうまでもない。
【００５８】
このような装置の動作を以下に説明する。本体１は、出力ピン１７からアナログの試験信号を、ケーブル３１、テストヘッド２、パフォーマンスボード５を介して、オペアンプ５７のプラス端に出力する。このとき、本体１、テストヘッド２の経路中で、テスタを動作させる時に発生するデジタルノイズ、パルス性ノイズが混入する。
【００５９】
同時に、本体１は、出力ピン１６から所望の電圧、ここでは、直流電圧０Ｖ（グランド以外）をケーブル３２、テストヘッド２、パフォーマンスボード５を介して、オペアンプ５７のマイナス端に入力される。このとき、同様に、本体１、テストヘッド２における信号の経路中で、テスタを動作させる時に発生するデジタルノイズが混入する。
【００６０】
そして、オペアンプ５７が、プラス端、マイナス端に入力する信号のノイズ同士によりノイズをキャンセルし、ＤＵＴ１０に出力する。ＤＵＴ１０のコンパレータ１０１は、試験信号と抵抗Ｒ１，Ｒ２の分圧とを比較し、ケーブル４を介して、入力ピン１９に出力する。そして、本体１は、ＤＵＴ１０からの出力に基づいて、良否の判定を行う。
【００６１】
例えば、被試験対象がＡ／Ｄ変換器で、ノイズが１００［ｄＢ］のレベルのとき、影響を受ける場合は、Ａ／Ｄ変換器が１７［ｂｉｔ］以上の場合である。
【００６２】
また、ＤＵＴ１０がコンパレータ１０１により構成された場合、デジタルノイズがパルス状ノイズのため、値が簡単に変わってしまい、良品が不良品と判定されてしまう。
【００６３】
そこで、試験信号とほぼ同一経路でノイズが混入した電圧を、オペアンプ５７に入力し、試験信号に逆位相のノイズをミックスする。この結果、ノイズが打ち消しあって、ノイズがない試験信号により、正確な試験を行うことができる。
【００６４】
ここで、デジタルノイズについて説明したが、コモンノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされることはいうまでもない。
【００６５】
なお、本発明はこれに限定されるものではなく、パフォーマンスボード５上に反転アンプ５１，５２，５６、アンプ５３、オペアンプ５４，５５，５７を設ける構成を示したが、テストヘッド２内に設ける構成でもよい。
【００６６】
また、ＤＵＴがアナログ入出力の場合、内部が増幅回路だけでない場合、図３，５に示す装置のオペアンプ５４，５５，５７を組み合わせ、ＤＵＴの入出力側に設ける構成にしてもよい。
【００６７】
そして、図３に示す装置のオペアンプ５４，５５のプラス端子とマイナス端子の接続関係を逆転させてもよい。この場合、オペアンプ５４，５５の出力が反転するので、本体１側で演算等を行い、被試験対象の良否の判定を行う構成にすればよい。
【００６８】
さらに、アナログ信号として交流の場合について説明したが、直流の場合でもよいことはいうまでもない。なお、この場合、本体１でＤＵＴが実際に出力する信号と異なる信号になるが、本体１側で演算する構成にすればよいことはいうまでもない。
【００６９】
【発明の効果】
本発明によれば、以下のような効果がある。
請求項１，２によれば、アンプにより、試験信号に混入されたノイズが反転され、被試験対象の出力で乗るノイズと逆位相の信号となるため、ノイズ同士が打ち消しあって、ノイズがない信号により試験を行うことができる。
【００７０】
また、ケーブルの位置関係の調整が不要になり、ノウハウが必要なく、試験環境にも影響せずに、精度よく試験を行うことができる。
【００７１】
請求項２によれば、バランス変換回路の正相出力、逆相出力に、それぞれ反転アンプ、アンプを設け、逆相出力側にもアンプを設けたので、出力負荷を同一にして、試験条件を同じにしたので、正確な試験を行うことができる。
【００７２】
請求項３によれば、ノイズを混入した信号をオペアンプに入力し、被試験対象の出力に逆位相のノイズをミックスする。この結果、被試験対象の出力に乗るノイズと打ち消しあって、ノイズのない信号により試験を行うことができる。
【００７３】
請求項４，５によれば、試験信号とほぼ同一経路でノイズを混入した信号と、ノイズを混入した信号とをオペアンプに入力し、試験信号に逆位相のノイズをミックスする。この結果、試験信号に乗るノイズと打ち消しあって、ノイズのない試験信号により試験を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】本発明の第２の実施例を示した構成図である。
【図３】本発明の第３の実施例を示した構成図である。
【図４】本発明の第４の実施例を示した構成図である。
【図５】本発明の第５の実施例を示した構成図である。
【図６】ＩＣテスタの構成を示した図である。
【図７】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ 本体
３，３１，３２，４，４１，４２ ケーブル
６〜１０ ＤＵＴ
５１，５２，５６ 反転アンプ
５３ アンプ
５４，５５，５７ オペアンプ
【発明の属する技術分野】
本発明は、被試験対象、例えば、コンパレータ、Ａ／Ｄ変換器、Ｄ／Ａ変換器、オーディオＩＣ、ＬＳＩ等を試験するＩＣテスタに関し、ノイズの影響を抑えて試験することができるＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、ＩＣ、ＬＳＩ等の被試験対象（以下ＤＵＴ）に試験信号を与え、ＤＵＴの出力により、ＤＵＴの良否の判定を行っている。このような装置を図６に示し説明する。
【０００３】
図６において、本体１は、図示しない制御部、信号発生部、測定部等が設けられ、装置全体の制御、信号の発生、信号の測定等を行う。
【０００４】
テストヘッド２は、本体１とケーブル３，４により接続し、ドライバ、コンパレータ等を有すピンエレクトロニクスボード（図示せず）が複数設けられる。
【０００５】
パフォーマンスボード５は、テストヘッド２と電気的に接続し、ピンエレクトロニクスボードと電気的に接続し、ＤＵＴ６が取り付けられ、電気的に接続する。ここで、通常、ＤＵＴ６がパッケージの場合は、パフォーマンスボード５にはソケットが設けられ、ＤＵＴ６がウェハーの場合は、パフォーマンスボード５にはプローブが設けられている。
【０００６】
さらに電気的接続関係を、図７を用いて説明する。図７において、本体１の出力ピン１１が、ケーブル３、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の入力端に電気的に接続する。そして、本体１の入力ピン１２が、ケーブル４、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の出力端に電気的に接続する。
【０００７】
このような装置の動作を以下に説明する。ここで、ＤＵＴ６はアナログ入出力する装置とする。
【０００８】
テストヘッド２は、図示しない搬送装置（ハンドラ、プローバ等）に接続され、搬送装置がＤＵＴ６を搬送して、パフォーマンスボード５に電気的に接続する。
【０００９】
本体１が、出力ピン１１からアナログの試験信号（交流）を出力し、ケーブル３、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の入力端に入力する。そして、ＤＵＴ６は、入力した試験信号に基づいて、アナログ信号（交流）を出力し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、本体１の入力ピン１２に入力する。そして、本体１は、ＤＵＴ６からの信号に基づいて、良否の判定を行う。
【００１０】
そして、搬送装置が、ＤＵＴ６を切り替えて、パフォーマンスボード５に電気的に接続する。このような動作を繰り返し、ＤＵＴ６の試験を行う。
【００１１】
【発明が解決しようとする課題】
このような装置では、搬送装置と接続するためにケーブル３，４が長く、本体１からテストヘッド２までのケーブル３，４にグランドループによるコモンノイズの飛び込みがある。この対策として、本体１、テストヘッド２の信号を受ける部分で信号とグランドとをフローティングにより受け、コモンノイズの影響を防止している。
【００１２】
従来のＤＵＴ６の試験においては、ＴＨＤ(Total Harmonic Distortion)＋Ｎ(Noise)やＳ／Ｎが８０［ｄＢ］までの試験で、フローティングによるノイズ対策で問題が発生していなかった。しかし、近年、携帯電話やデジタルサウンド機器（ＣＤ、ＭＤ、ＤＶＤ等のオーディオ機器）に用いられるＩＣやＬＳＩ等の高精度化により、ＴＨＤ＋ＮやＳ／Ｎが１００［ｄＢ］までの試験を行う必要が生じ、フローティングによるコモンノイズの防止では防止できない低ノイズの問題が発生した。
【００１３】
また、本体１、テストヘッド２、パフォーマンスボード５で、テスタをコントロールする時に発生するデジタルノイズ、主にパルス性ノイズの飛び込みがある。測定するまで、テスタの制御を止めていれば、デジタルノイズが発生せず、ノイズ問題はないとされていた。しかし、測定時に制御動作を行うため、デジタルノイズが発生し、測定誤差になっていた。例えば、Ａ／Ｄ変換器、Ｄ／Ａ変換器、コンパレータ等を試験する場合、パルス性ノイズにより良品を不良品と判定してしまっていた。
【００１４】
そこで、本発明の目的は、ノイズの影響を抑えて試験することができるＩＣテスタを実現することにある。
【００１５】
【課題を解決するための手段】
第１の本発明は、
本体から、ノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、第１のアンプに試験信号を与え、第１のアンプの試験を行うＩＣテスタにおいて、
前記パフォーマンスボードに設けられ、前記第１のアンプの出力を入力し、前記パフォーマンスボード、前記テストヘッド、ノイズが混入する第２のケーブルを介して、前記本体に信号を反転して出力する第２のアンプを設けたことを特徴とするものである。
【００１６】
第２の本発明は、
本体から、ノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、バランス変換回路に試験信号を与え、バランス変換回路の試験を行うＩＣテスタにおいて、
前記パフォーマンスボードまたは前記テストヘッドに設けられ、前記バランス変換回路の正相出力を入力し、ノイズが混入する第２のケーブルを介して、前記本体に信号を反転して出力する反転アンプと、
前記パフォーマンスボードまたは前記テストヘッドに設けられ、前記バランス変換回路の逆相出力を入力し、ノイズが混入する第３のケーブルを介して、前記本体に信号を出力するアンプと
を設けたことを特徴とするものである。
【００１７】
第３の本発明は、
被試験対象にデジタルの試験信号を与え、被試験対象のアナログ出力により、被試験対象の試験を行うＩＣテスタにおいて、
パフォーマンスボードに設けられ、前記被試験対象のアナログ出力をプラス端子またはマイナス端子に入力し、本体からノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、所望の電圧を、被試験対象のアナログ出力を入力する端子と逆のマイナス端子またはプラス端子に入力し、パフォーマンスボード、テストヘッド、ノイズが混入する第２のケーブルを介して、本体に出力するオペアンプを設けたことを特徴とするものである。
【００１８】
第４の本発明は、
パフォーマンスボードに設けられる被試験対象にアナログの試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタにおいて、
前記パフォーマンスボードに設けられ、本体から第１のケーブル、テストヘッド、パフォーマンスボードを介して、前記試験信号をプラス端子またはマイナス端子に入力し、本体から第２のケーブル、テストヘッド、パフォーマンスボードを介して、前記試験信号とほぼ同一経路を通過する所望の電圧を、試験信号を入力する端子と逆のマイナス端子またはプラス端子に入力し、試験信号として、被試験対象に出力するオペアンプを設けたことを特徴とするものである。
【００１９】
第５の発明は、
パフォーマンスボードに設けられる被試験対象にアナログの試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタにおいて、
テストヘッドに設けられ、本体から第１のケーブルを介して、前記試験信号をプラス端子またはマイナス端子に入力し、本体から第２のケーブルを介して、前記試験信号とほぼ同一経路を通過する所望の電圧を、試験信号を入力する端子と逆のマイナス端子またはプラス端子に入力し、試験信号として、被試験対象に出力するオペアンプを設けたことを特徴とするものである。
【００２０】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。
【００２１】
［第１の実施例］図１は本発明の第１の実施例を示した構成図である。ここで、図６，７と同一のものは同一符号を付し説明を省略する。なお、全体構成は図６と同様であることはいうまでもない。
【００２２】
図１において、アンプ６１が、ＤＵＴ６に設けられ、本体１の出力ピン１１とケーブル３、テストヘッド２、パフォーマンスボード５を介して、入力端に電気的に接続し、入力を１倍に増幅する。反転アンプ５１は、パフォーマンスボード５に設けられ、ＤＵＴ６のアンプ６１の出力端に入力端を電気的に接続し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、本体１の入力ピン１２に電気的に接続し、入力を−１倍に増幅する。
【００２３】
ここで、出力ピン１１、入力ピン１２に電気的に接続する本体１の信号発生部、測定部（図示せず）は、同一の電源により動作するものであることはいうまでもない。
【００２４】
このような装置の動作を以下で説明する。本体１は、出力ピン１１からアナログの試験信号（交流）をケーブル３に出力する。試験信号がケーブル３を通過するときに、試験信号にコモンノイズが混入する。コモンノイズが混入した試験信号が、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ６の入力端に入力する。そして、ＤＵＴ６のアンプ６１は、入力した試験信号を１倍に増幅し、アナログ信号（交流）を出力する。
【００２５】
このアナログ信号を、反転アンプ５１は、−１倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４に出力する。アナログ信号が、ケーブル４を通過するときに、アナログ信号に再びコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズが反転アンプ５１で反転されているので、ケーブル４で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４から入力ピン１２に入力されるアナログ信号は、ノイズが混入されていない信号が入力される。そして、本体１は、ＤＵＴ６からの信号に基づいて、良否の判定を行う。
【００２６】
このように、反転アンプ５１により、入力側でケーブル３に混入されたコモンノイズが反転され、測定側のケーブル４で乗るノイズと逆位相の信号となるため、ノイズ同士が打ち消しあって、ノイズがない信号により試験を行うことができる。これにより、高精度の試験を行うことができる。
【００２７】
低ノイズ対策として、従来、ケーブル３，４の位置関係の調整により、ノイズを抑えていたが、この調整は微妙であり、ノウハウを必要とした。また、試験環境が変化した場合もノイズが変化し、ノイズが増えてしまい、試験精度を悪化させていた。しかし、反転アンプ５１により、ケーブル３，４の位置関係の調整が不要になり、ノウハウが必要なく、試験環境にも影響せずに、精度よく試験を行うことができる。
【００２８】
ここで、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００２９】
［第２の実施例］図２は本発明の第２の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００３０】
図２において、ＤＵＴ７はＢＴＬ（Bridged Transless；バランス変換）回路で、パフォーマンスボード５上に設けられ、アンプ７１、反転アンプ７２を有する。アンプ７１は、パフォーマンスボード５、テストヘッド２を介して、ケーブル３に入力端を電気的に接続し、１倍に増幅する。反転アンプ７２は、パフォーマンスボード５、テストヘッド２を介して、ケーブル３に入力端を電気的に接続し、−１倍に増幅する。反転アンプ５２は、パフォーマンスボード５上に設けられ、ＤＵＴ７のアンプ７１の出力端に入力端を電気的に接続し、−１倍に増幅する。アンプ５３は、パフォーマンスボード５上に設けられ、ＤＵＴ７の反転アンプ７２の出力端に入力端を電気的に接続し、１倍に増幅する。
【００３１】
ケーブル４１は、反転アンプ５２の出力端に、パフォーマンスボード５、テストヘッド２を介して、一端を電気的に接続し、他端を本体１の入力ピン１３に電気的に接続する。ケーブル４２は、アンプ５３の出力端に、パフォーマンスボード５、テストヘッド２を介して、一端を電気的に接続し、他端を本体１の入力ピン１４に電気的に接続する。ケーブル４１，４２はケーブル４を構成する。また、切り替え器により、１本のケーブル４を切り替えて、ケーブル４１，４２の代わりにする構成でもよい。
【００３２】
ここで、図１に示す装置と同様に、出力ピン１１、入力ピン１３，１４に電気的に接続する本体１の信号発生部、測定部は、同一の電源により動作するものであることはいうまでもない。
【００３３】
このような装置の動作を以下に説明する。本体１は、出力ピン１１からアナログの試験信号（交流）をケーブル３に出力する。試験信号がケーブル３を通過するときに、試験信号にコモンノイズが混入する。コモンノイズが混入した試験信号が、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ７の入力端に入力する。そして、ＤＵＴ７のアンプ７１は、入力した試験信号を１倍に増幅し、アナログ信号（交流）を正相出力とする。また、ＤＵＴ７の反転アンプ７２は、入力した試験信号を−１倍に増幅し、アナログ信号（交流）を逆相出力とする。
【００３４】
そして、反転アンプ５２が、正相出力を−１倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４１に出力する。正相出力が、ケーブル４１を通過するときに、正相出力にコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズが反転アンプ５２で反転されているので、ケーブル４１で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４１から入力ピン１３に入力される正相出力は、ノイズが混入されていない信号が入力される。
【００３５】
また、アンプ５３が、逆相出力を１倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４２に出力する。逆相出力が、ケーブル４２を通過するときに、逆相出力にコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズがＤＵＴ７の反転アンプ７２で反転されているので、ケーブル４２で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４２から入力ピン１４に入力される逆相出力は、ノイズが混入されていない信号が入力される。
【００３６】
そして、本体１は、ＤＵＴ７からの正相出力、逆相出力に基づいて、良否の判定を行う。
【００３７】
このように、ＤＵＴ７の正相出力、逆相出力に、それぞれ反転アンプ５２、アンプ５３を設け、逆相出力側にもアンプ５３を設けたので、出力負荷を同一にして、試験条件を同じにしたので、正確な試験を行うことができる。
【００３８】
ここで、図１に示す装置と同様に、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００３９】
［第３の実施例］図３は本発明の第３の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００４０】
図３において、ケーブル３１，３２は、ケーブル３を構成し、それぞれ本体１の出力ピン１５，１６に一端を電気的に接続する。ＤＵＴ８は、パフォーマンスボード５上に設けられ、Ｄ／Ａ変換器８１を有する。Ｄ／Ａ変換器８１は、パフォーマンスボード５、テストヘッド２を介して、ケーブル３１の他端に入力端を電気的に接続し、Ｌｃｈ、Ｒｃｈの２系統出力を行う。
【００４１】
オペアンプ５４，５５は、パフォーマンスボード５上に設けられ、それぞれ、Ｄ／Ａ変換器８１のＬｃｈ、Ｒｃｈ出力端にプラス端を電気的に接続し、テストヘッド２、パフォーマンスボード５を介して、ケーブル３２の他端にマイナス端子を電気的に接続する。ケーブル４１，４２は、それぞれオペアンプ５４，５５の出力端に一端を電気的に接続する。
【００４２】
ここで、図１，２に示す装置と同様に、出力ピン１６、入力ピン１３，１４に電気的に接続する本体１の信号発生部、測定部（図示せず）は、同一の電源により動作することはいうまでもない。
【００４３】
このような装置の動作を以下に説明する。本体１は、出力ピン１５からデジタルの試験信号を、ケーブル３１、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ８に出力する。ＤＵＴ８のＤ／Ａ変換器８１は、試験信号に基づいて、Ｌｃｈ、Ｒｃｈの２系統のアナログ信号を出力する。
【００４４】
同時に、本体１は、入力ピン１３，１４と電源を同じにする出力ピン１６から所望の電圧、ここでは、直流電圧０Ｖ（グランド以外）をケーブル３２に出力する。出力ピン１６からの電圧がケーブル３２を通過するときに、コモンノイズが混入し、テストヘッド２、パフォーマンスボード５を介して、オペアンプ５４，５５のマイナス端に入力する。
【００４５】
そして、オペアンプ５４が、Ｄ／Ａ変換器８１のＬｃｈ出力をプラス端に入力し、ケーブル３２を通過した電圧がマイナス端に入力しているので、ケーブル３２を通過した電圧に混入しているノイズが逆位相で、Ｌｃｈ出力に混入し、出力される。同様に、オペアンプ５５が、Ｄ／Ａ変換器８１のＲｃｈ出力をプラス端に入力し、ケーブル３２を通過した電圧がマイナス端に入力しているので、ケーブル３２を通過した電圧に混入しているノイズが逆位相で、Ｒｃｈ出力に混入し、出力される。
【００４６】
オペアンプ５４，５５の出力が、それぞれケーブル４１，４２を通過するときに、出力にコモンノイズが混入する。このとき、ケーブル３２を通過した電圧に混入したノイズが、オペアンプ５４，５４の出力に逆位相で混入しているので、ケーブル４１，４２で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４１，４２から入力ピン１３，１４に入力される出力は、ノイズが混入されていない信号が入力される。そして、本体１は、ＤＵＴ８からの出力に基づいて、良否の判定を行う。
【００４７】
このように、試験信号がデジタルで、ノイズが関係ない場合でも、ノイズを混入した信号をオペアンプ５４，５５に入力し、ＤＵＴ８の出力に逆位相のノイズをミックスする。この結果、ケーブル４１，４２に乗るノイズと打ち消しあって、ノイズのない信号により試験を行うことができる。
【００４８】
ここで、図１，２に示す装置と同様に、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００４９】
［第４の実施例］図４は本発明の第４の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００５０】
図４において、ＤＵＴ９は、パフォーマンスボード５上に設けられ、アンプ９１を有する。アンプ９１は、パフォーマンスボード５、テストヘッド２、ケーブル３を介して、本体１の出力ピン１１に入力端を電気的に接続し、入力を２倍に増幅する。反転アンプ５６は、パフォーマンスボード５上に設けられ、ＤＴＵ９のアンプ９１の出力端に入力端を電気的に接続し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、本体１の入力ピン１２に電気的に接続し、入力を−１／２倍に増幅する。
【００５１】
このような装置の動作を以下に説明する。本体１は、出力ピン１１からアナログの試験信号（交流）をケーブル３に出力する。試験信号がケーブル３を通過するときに、試験信号にコモンノイズが混入する。コモンノイズが混入した試験信号が、テストヘッド２、パフォーマンスボード５を介して、ＤＵＴ９の入力端に入力する。そして、ＤＵＴ９のアンプ９１は、入力した試験信号を２倍に増幅し、アナログ信号（交流）を出力する。このとき、ノイズも２倍に増幅される。
【００５２】
このアナログ信号を、反転アンプ５６は、−１／２倍に増幅し、パフォーマンスボード５、テストヘッド２を介して、ケーブル４に出力する。これにより、ノイズは元の倍率に戻される。アナログ信号が、ケーブル４を通過するときに、アナログ信号に再びコモンノイズが混入する。このとき、ケーブル３の通過時に混入したノイズが反転アンプ５６で反転されているので、ケーブル４で混入するノイズと合わせて、ノイズがキャンセルされる。従って、ケーブル４から入力ピン１２に入力されるアナログ信号は、ノイズが混入されていない信号が入力される。そして、本体１の入力ピン１２に入力される信号は、ＤＵＴ９のアンプ９１の出力より１／２倍となっているので、元の倍率にする演算等を施して、良否の判定を行う。
【００５３】
このように、ＤＵＴ９の内部で、試験信号を所望の倍率で増幅しても、反転アンプ５６で、元の倍率に戻すので、ノイズの影響を除去できる。
【００５４】
ここで、図１〜３に示す装置と同様に、コモンノイズについて説明したが、デジタルノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされる。
【００５５】
［第５の実施例］図５は本発明の第５の実施例を示した構成図である。ここで、前述と同一のものは同一符号を付し説明を省略する。
【００５６】
図５において、出力ピン１７は、本体１に設けられ、ケーブル３１の一端に電気的に接続する。オペアンプ５７は、パフォーマンスボード５上に設けられ、プラス端をケーブル３１の他端に電気的に接続し、マイナス端をケーブル３２の他端に電気的に接続する。ＤＵＴ１０は、パフォーマンスボード５上に設けられ、抵抗Ｒ１，Ｒ２、コンパレータ１０１を有する。抵抗Ｒ１，Ｒ２は直列に接続され、電圧を分圧する。コンパレータ１０１は、プラス端をオペアンプ５７の出力端に接続し、マイナス端を抵抗Ｒ１，Ｒ２の接続点に接続し、パフォーマンスボード５、テストヘッド２、ケーブル４を介して、出力端を本体１の入力ピン１９に接続する。
【００５７】
ここで、出力ピン１６，１７は、同一の信号発生部（同一電源）から出力されることはいうまでもない。
【００５８】
このような装置の動作を以下に説明する。本体１は、出力ピン１７からアナログの試験信号を、ケーブル３１、テストヘッド２、パフォーマンスボード５を介して、オペアンプ５７のプラス端に出力する。このとき、本体１、テストヘッド２の経路中で、テスタを動作させる時に発生するデジタルノイズ、パルス性ノイズが混入する。
【００５９】
同時に、本体１は、出力ピン１６から所望の電圧、ここでは、直流電圧０Ｖ（グランド以外）をケーブル３２、テストヘッド２、パフォーマンスボード５を介して、オペアンプ５７のマイナス端に入力される。このとき、同様に、本体１、テストヘッド２における信号の経路中で、テスタを動作させる時に発生するデジタルノイズが混入する。
【００６０】
そして、オペアンプ５７が、プラス端、マイナス端に入力する信号のノイズ同士によりノイズをキャンセルし、ＤＵＴ１０に出力する。ＤＵＴ１０のコンパレータ１０１は、試験信号と抵抗Ｒ１，Ｒ２の分圧とを比較し、ケーブル４を介して、入力ピン１９に出力する。そして、本体１は、ＤＵＴ１０からの出力に基づいて、良否の判定を行う。
【００６１】
例えば、被試験対象がＡ／Ｄ変換器で、ノイズが１００［ｄＢ］のレベルのとき、影響を受ける場合は、Ａ／Ｄ変換器が１７［ｂｉｔ］以上の場合である。
【００６２】
また、ＤＵＴ１０がコンパレータ１０１により構成された場合、デジタルノイズがパルス状ノイズのため、値が簡単に変わってしまい、良品が不良品と判定されてしまう。
【００６３】
そこで、試験信号とほぼ同一経路でノイズが混入した電圧を、オペアンプ５７に入力し、試験信号に逆位相のノイズをミックスする。この結果、ノイズが打ち消しあって、ノイズがない試験信号により、正確な試験を行うことができる。
【００６４】
ここで、デジタルノイズについて説明したが、コモンノイズの場合も、ノイズが混入する位置が異なるだけで、同じようにノイズがキャンセルされることはいうまでもない。
【００６５】
なお、本発明はこれに限定されるものではなく、パフォーマンスボード５上に反転アンプ５１，５２，５６、アンプ５３、オペアンプ５４，５５，５７を設ける構成を示したが、テストヘッド２内に設ける構成でもよい。
【００６６】
また、ＤＵＴがアナログ入出力の場合、内部が増幅回路だけでない場合、図３，５に示す装置のオペアンプ５４，５５，５７を組み合わせ、ＤＵＴの入出力側に設ける構成にしてもよい。
【００６７】
そして、図３に示す装置のオペアンプ５４，５５のプラス端子とマイナス端子の接続関係を逆転させてもよい。この場合、オペアンプ５４，５５の出力が反転するので、本体１側で演算等を行い、被試験対象の良否の判定を行う構成にすればよい。
【００６８】
さらに、アナログ信号として交流の場合について説明したが、直流の場合でもよいことはいうまでもない。なお、この場合、本体１でＤＵＴが実際に出力する信号と異なる信号になるが、本体１側で演算する構成にすればよいことはいうまでもない。
【００６９】
【発明の効果】
本発明によれば、以下のような効果がある。
請求項１，２によれば、アンプにより、試験信号に混入されたノイズが反転され、被試験対象の出力で乗るノイズと逆位相の信号となるため、ノイズ同士が打ち消しあって、ノイズがない信号により試験を行うことができる。
【００７０】
また、ケーブルの位置関係の調整が不要になり、ノウハウが必要なく、試験環境にも影響せずに、精度よく試験を行うことができる。
【００７１】
請求項２によれば、バランス変換回路の正相出力、逆相出力に、それぞれ反転アンプ、アンプを設け、逆相出力側にもアンプを設けたので、出力負荷を同一にして、試験条件を同じにしたので、正確な試験を行うことができる。
【００７２】
請求項３によれば、ノイズを混入した信号をオペアンプに入力し、被試験対象の出力に逆位相のノイズをミックスする。この結果、被試験対象の出力に乗るノイズと打ち消しあって、ノイズのない信号により試験を行うことができる。
【００７３】
請求項４，５によれば、試験信号とほぼ同一経路でノイズを混入した信号と、ノイズを混入した信号とをオペアンプに入力し、試験信号に逆位相のノイズをミックスする。この結果、試験信号に乗るノイズと打ち消しあって、ノイズのない試験信号により試験を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】本発明の第２の実施例を示した構成図である。
【図３】本発明の第３の実施例を示した構成図である。
【図４】本発明の第４の実施例を示した構成図である。
【図５】本発明の第５の実施例を示した構成図である。
【図６】ＩＣテスタの構成を示した図である。
【図７】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ 本体
３，３１，３２，４，４１，４２ ケーブル
６〜１０ ＤＵＴ
５１，５２，５６ 反転アンプ
５３ アンプ
５４，５５，５７ オペアンプ
Claims (5)
- 本体から、ノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、第１のアンプに試験信号を与え、第１のアンプの試験を行うＩＣテスタにおいて、
前記パフォーマンスボードに設けられ、前記第１のアンプの出力を入力し、前記パフォーマンスボード、前記テストヘッド、ノイズが混入する第２のケーブルを介して、前記本体に信号を反転して出力する第２のアンプを設けたことを特徴とするＩＣテスタ。 - 本体から、ノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、バランス変換回路に試験信号を与え、バランス変換回路の試験を行うＩＣテスタにおいて、
前記パフォーマンスボードまたは前記テストヘッドに設けられ、前記バランス変換回路の正相出力を入力し、ノイズが混入する第２のケーブルを介して、前記本体に信号を反転して出力する反転アンプと、
前記パフォーマンスボードまたは前記テストヘッドに設けられ、前記バランス変換回路の逆相出力を入力し、ノイズが混入する第３のケーブルを介して、前記本体に信号を出力するアンプと
を設けたことを特徴とするＩＣテスタ。 - 被試験対象にデジタルの試験信号を与え、被試験対象のアナログ出力により、被試験対象の試験を行うＩＣテスタにおいて、
パフォーマンスボードに設けられ、前記被試験対象のアナログ出力をプラス端子またはマイナス端子に入力し、本体からノイズが混入する第１のケーブル、テストヘッド、パフォーマンスボードを介して、所望の電圧を、被試験対象のアナログ出力を入力する端子と逆のマイナス端子またはプラス端子に入力し、パフォーマンスボード、テストヘッド、ノイズが混入する第２のケーブルを介して、本体に出力するオペアンプを設けたことを特徴とするＩＣテスタ。 - パフォーマンスボードに設けられる被試験対象にアナログの試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタにおいて、
前記パフォーマンスボードに設けられ、本体から第１のケーブル、テストヘッド、パフォーマンスボードを介して、前記試験信号をプラス端子またはマイナス端子に入力し、本体から第２のケーブル、テストヘッド、パフォーマンスボードを介して、前記試験信号とほぼ同一経路を通過する所望の電圧を、試験信号を入力する端子と逆のマイナス端子またはプラス端子に入力し、試験信号として、被試験対象に出力するオペアンプを設けたことを特徴とするＩＣテスタ。 - パフォーマンスボードに設けられる被試験対象にアナログの試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタにおいて、
テストヘッドに設けられ、本体から第１のケーブルを介して、前記試験信号をプラス端子またはマイナス端子に入力し、本体から第２のケーブルを介して、前記試験信号とほぼ同一経路を通過する所望の電圧を、試験信号を入力する端子と逆のマイナス端子またはプラス端子に入力し、試験信号として、被試験対象に出力するオペアンプを設けたことを特徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231061A JP4207107B2 (ja) | 2001-07-31 | 2001-07-31 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231061A JP4207107B2 (ja) | 2001-07-31 | 2001-07-31 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003043120A JP2003043120A (ja) | 2003-02-13 |
| JP4207107B2 true JP4207107B2 (ja) | 2009-01-14 |
Family
ID=19063170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001231061A Expired - Fee Related JP4207107B2 (ja) | 2001-07-31 | 2001-07-31 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4207107B2 (ja) |
-
2001
- 2001-07-31 JP JP2001231061A patent/JP4207107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003043120A (ja) | 2003-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737881B2 (en) | Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals | |
| US9237406B2 (en) | Speaker impedance measurement | |
| JP2001099894A (ja) | 試験装置 | |
| US8179154B2 (en) | Device, test apparatus and test method | |
| JP2010139442A (ja) | 試験装置および診断方法 | |
| KR100555544B1 (ko) | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| JPWO2006019007A1 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
| JP4207107B2 (ja) | Ｉｃテスタ | |
| JP3130884U (ja) | 回路試験装置 | |
| JP4720696B2 (ja) | 信号測定装置 | |
| JP2009156580A (ja) | 入力容量測定回路 | |
| JP2009287956A (ja) | 半導体試験装置 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JP4859353B2 (ja) | 増幅回路、及び試験装置 | |
| JP4924231B2 (ja) | 半導体試験装置 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JP2010127820A (ja) | 直流試験装置及び半導体試験装置 | |
| JP2006133165A (ja) | 電子回路デバイス、デバイス・インターフェース、および、電子回路デバイスの測定方法 | |
| JP2003014825A (ja) | 電源装置、及び試験装置 | |
| JP2003139817A (ja) | 半導体検査装置 | |
| JP2023147461A (ja) | 測定回路及びこれを用いる測定システム | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JP2004200979A (ja) | 半導体集積回路 | |
| JP2006138787A (ja) | 半導体集積回路装置テストシステムおよびプローブカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |