JP2003139817A - 半導体検査装置 - Google Patents
半導体検査装置Info
- Publication number
- JP2003139817A JP2003139817A JP2001333924A JP2001333924A JP2003139817A JP 2003139817 A JP2003139817 A JP 2003139817A JP 2001333924 A JP2001333924 A JP 2001333924A JP 2001333924 A JP2001333924 A JP 2001333924A JP 2003139817 A JP2003139817 A JP 2003139817A
- Authority
- JP
- Japan
- Prior art keywords
- output
- cable
- comparator
- time
- pin electronics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 広帯域の信号の時間測定ができ、汎用的に時
間測定ができる半導体検査装置を実現することを目的に
する。 【解決手段】 本発明は、被検査対象を検査する半導体
検査装置に改良を加えたものである。本装置は、ドライ
バ、コンパレータを少なくとも有し、被検査対象と信号
の授受を行う複数のピンエレクトロニクスと、被試験対
象の出力を入力する少なくとも１つのケーブルと、ピン
エレクトロニクスのコンパレータ出力またはケーブルの
出力を入力し、時間測定を行う時間測定部とを設けたこ
とを特徴とする装置である。
間測定ができる半導体検査装置を実現することを目的に
する。 【解決手段】 本発明は、被検査対象を検査する半導体
検査装置に改良を加えたものである。本装置は、ドライ
バ、コンパレータを少なくとも有し、被検査対象と信号
の授受を行う複数のピンエレクトロニクスと、被試験対
象の出力を入力する少なくとも１つのケーブルと、ピン
エレクトロニクスのコンパレータ出力またはケーブルの
出力を入力し、時間測定を行う時間測定部とを設けたこ
とを特徴とする装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、被検査対象、例え
ばＩＣ、ＬＳＩ等を検査する半導体検査装置に関し、広
帯域の信号の時間測定ができ、汎用的に時間測定ができ
る半導体検査装置に関するものである。
ばＩＣ、ＬＳＩ等を検査する半導体検査装置に関し、広
帯域の信号の時間測定ができ、汎用的に時間測定ができ
る半導体検査装置に関するものである。
【０００２】
【従来の技術】半導体検査装置は、被検査対象（以下Ｄ
ＵＴと略す）、例えば、ＩＣ、ＬＳＩ等に検査信号（デ
ジタル信号、アナログ信号）を与え、ＤＵＴの出力（デ
ジタル信号）と期待値パターンとを比較し、ＤＵＴの良
否の判定を行う。また、半導体検査装置は、ＤＵＴに検
査信号（デジタル信号、アナログ信号）を与え、ＤＵＴ
の出力（アナログ信号）を測定し、ＤＵＴの良否の判定
を行う。このような装置を図３に示し説明する。
ＵＴと略す）、例えば、ＩＣ、ＬＳＩ等に検査信号（デ
ジタル信号、アナログ信号）を与え、ＤＵＴの出力（デ
ジタル信号）と期待値パターンとを比較し、ＤＵＴの良
否の判定を行う。また、半導体検査装置は、ＤＵＴに検
査信号（デジタル信号、アナログ信号）を与え、ＤＵＴ
の出力（アナログ信号）を測定し、ＤＵＴの良否の判定
を行う。このような装置を図３に示し説明する。
【０００３】図３において、ＤＵＴ１は、複数設けら
れ、例えばＩＣ、ＬＳＩ等である。テストヘッド２は、
複数のＤＵＴ１に電気的に接続し、ピンエレクトロニク
ス２０が複数搭載される。ピンエレクトロニクス２０
は、複数のドライバ２１、複数のコンパレータ２２等が
設けられ、ＤＵＴ１と電気的に接続し、信号の授受を行
う。ドライバ２１は、デジタル信号を入力し、出力す
る。コンパレータ２２は、ドライバ２１の出力端子とＤ
ＵＴ１のピンとを電気的に接続する。マルチプレクサ３
は、図示しない本体に設けられ、複数のコンパレータ２
２の出力端子と接続し、コンパレータ２２の２つを選択
して出力する。時間測定部４は、図示しない本体に設け
られ、マルチプレクサ３が選択した信号を入力し、周
期、周波数、２つの信号間のタイムインターバル測定を
行う。
れ、例えばＩＣ、ＬＳＩ等である。テストヘッド２は、
複数のＤＵＴ１に電気的に接続し、ピンエレクトロニク
ス２０が複数搭載される。ピンエレクトロニクス２０
は、複数のドライバ２１、複数のコンパレータ２２等が
設けられ、ＤＵＴ１と電気的に接続し、信号の授受を行
う。ドライバ２１は、デジタル信号を入力し、出力す
る。コンパレータ２２は、ドライバ２１の出力端子とＤ
ＵＴ１のピンとを電気的に接続する。マルチプレクサ３
は、図示しない本体に設けられ、複数のコンパレータ２
２の出力端子と接続し、コンパレータ２２の２つを選択
して出力する。時間測定部４は、図示しない本体に設け
られ、マルチプレクサ３が選択した信号を入力し、周
期、周波数、２つの信号間のタイムインターバル測定を
行う。
【０００４】このような装置の動作を以下に説明する。
各ドライバ２１が各コンパレータ２２に信号を出力し、
マルチプレクサ３がコンパレータ２２の出力を選択す
る。そして、時間測定部４がマルチプレクサ３の出力の
時間を測定し、信号経路間の遅延時間の差を校正する。
つまり、校正値として図示しない記憶部に記憶する。
各ドライバ２１が各コンパレータ２２に信号を出力し、
マルチプレクサ３がコンパレータ２２の出力を選択す
る。そして、時間測定部４がマルチプレクサ３の出力の
時間を測定し、信号経路間の遅延時間の差を校正する。
つまり、校正値として図示しない記憶部に記憶する。
【０００５】ドライバ２１が、ＤＵＴ１にデジタル信号
を与える。この結果、ＤＵＴ１がアナログ信号を出力
し、コンパレータ２２が、所望のレベルとＤＵＴ１の出
力とを比較し、比較結果（デジタル信号）を出力する。
マルチプレクサ３が複数のコンパレータ２２から選択し
て時間測定部４に入力する。そして、時間測定部４は、
周期、周波数、２つの信号間のタイムインターバル測定
を行う。特に、タイムインターバル測定では、校正値を
用いて校正を行い、正確な時間を得る。ここで、ＤＵＴ
１がアナログ信号を出力する構成を示したが、デジタル
信号でもよい。
を与える。この結果、ＤＵＴ１がアナログ信号を出力
し、コンパレータ２２が、所望のレベルとＤＵＴ１の出
力とを比較し、比較結果（デジタル信号）を出力する。
マルチプレクサ３が複数のコンパレータ２２から選択し
て時間測定部４に入力する。そして、時間測定部４は、
周期、周波数、２つの信号間のタイムインターバル測定
を行う。特に、タイムインターバル測定では、校正値を
用いて校正を行い、正確な時間を得る。ここで、ＤＵＴ
１がアナログ信号を出力する構成を示したが、デジタル
信号でもよい。
【０００６】
【発明が解決しようとする課題】コンパレータ２２を用
いて、所望のレベルと比較を行っているが、コンパレー
タ２２は、デジタル信号のハイレベル、ロウレベルを決
めるために用いられている。このため、コンパレータ２
２は、広帯域に対応できない。
いて、所望のレベルと比較を行っているが、コンパレー
タ２２は、デジタル信号のハイレベル、ロウレベルを決
めるために用いられている。このため、コンパレータ２
２は、広帯域に対応できない。
【０００７】コンパレータ２２を広帯域にすることも考
えられるが、コンパレータ２２はテストヘッド２に１０
２４ピン分用いられることもあり、高価になってしまう
という問題点があった。
えられるが、コンパレータ２２はテストヘッド２に１０
２４ピン分用いられることもあり、高価になってしまう
という問題点があった。
【０００８】そこで、本発明の目的は、広帯域の信号の
時間測定ができ、汎用的に時間測定ができる半導体検査
装置を実現することにある。
時間測定ができ、汎用的に時間測定ができる半導体検査
装置を実現することにある。
【０００９】
【課題を解決するための手段】請求項１記載の本発明
は、被検査対象を検査する半導体検査装置において、ド
ライバ、コンパレータを少なくとも有し、前記被検査対
象と信号の授受を行う複数のピンエレクトロニクスと、
前記被試験対象の出力を入力する少なくとも１つのケー
ブルと、前記ピンエレクトロニクスのコンパレータ出力
または前記ケーブルの出力を入力し、時間測定を行う時
間測定部とを設けたことを特徴とするものである。
は、被検査対象を検査する半導体検査装置において、ド
ライバ、コンパレータを少なくとも有し、前記被検査対
象と信号の授受を行う複数のピンエレクトロニクスと、
前記被試験対象の出力を入力する少なくとも１つのケー
ブルと、前記ピンエレクトロニクスのコンパレータ出力
または前記ケーブルの出力を入力し、時間測定を行う時
間測定部とを設けたことを特徴とするものである。
【００１０】請求項２記載の本発明は、請求項１記載の
本発明において、ピンエレクトロニクスのコンパレータ
出力またはケーブルの出力を切り換えて、時間測定部に
入力する切換部を設けたことを特徴とするものである。
本発明において、ピンエレクトロニクスのコンパレータ
出力またはケーブルの出力を切り換えて、時間測定部に
入力する切換部を設けたことを特徴とするものである。
【００１１】請求項３記載の本発明は、請求項１または
２記載の本発明において、時間測定部が、ピンエレクト
ロニクスのドライバ出力により、ケーブルによる信号経
路またはコンパレータによる信号経路の遅延時間を測定
し、校正値とすることを特徴とするものである。
２記載の本発明において、時間測定部が、ピンエレクト
ロニクスのドライバ出力により、ケーブルによる信号経
路またはコンパレータによる信号経路の遅延時間を測定
し、校正値とすることを特徴とするものである。
【００１２】請求項４記載の本発明は、請求項１〜３の
いずれかに記載の本発明において、ピンエレクトロニク
スのコンパレータ出力またはケーブルの出力を入力し、
時間測定部の測定開始を制御する測定制御部を設けたこ
とを特徴とするものである。
いずれかに記載の本発明において、ピンエレクトロニク
スのコンパレータ出力またはケーブルの出力を入力し、
時間測定部の測定開始を制御する測定制御部を設けたこ
とを特徴とするものである。
【００１３】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の第１の実施例を示した
構成図である。ここで、図３と同一のものは同一符号を
付し説明を省略する。
形態を説明する。図１は本発明の第１の実施例を示した
構成図である。ここで、図３と同一のものは同一符号を
付し説明を省略する。
【００１４】図１において、ケーブル２３は同軸ケーブ
ルで、テストヘッド２に２本設けられ、一端をＤＵＴ１
に電気的に接続する。ケーブル２４は同軸ケーブルで、
テストヘッド２に設けられ、ＤＵＴ１に電気的に接続す
る。切換部５は、図示しない本体に設けられ、ピンエレ
クトロンクス２０、ケーブル２３に電気的に接続し、２
つのマルチプレクサ５１、２つのスイッチ５２からな
る。マルチプレクサ５１は、ピンエレクトロニクス２０
のコンパレータ２２の出力を切り換える。スイッチ５２
は、ケーブル２３とマルチプレクサ５１とを切り換え
る。時間測定部６は、本体に設けられ、切換部５の出力
を入力し、時間測定を行う。
ルで、テストヘッド２に２本設けられ、一端をＤＵＴ１
に電気的に接続する。ケーブル２４は同軸ケーブルで、
テストヘッド２に設けられ、ＤＵＴ１に電気的に接続す
る。切換部５は、図示しない本体に設けられ、ピンエレ
クトロンクス２０、ケーブル２３に電気的に接続し、２
つのマルチプレクサ５１、２つのスイッチ５２からな
る。マルチプレクサ５１は、ピンエレクトロニクス２０
のコンパレータ２２の出力を切り換える。スイッチ５２
は、ケーブル２３とマルチプレクサ５１とを切り換え
る。時間測定部６は、本体に設けられ、切換部５の出力
を入力し、時間測定を行う。
【００１５】時間測定部６は、２つのスイッチ６１、２
つのアッテネータ６２，６３、２つのスイッチ６４、２
つのバッファ６５、２つの電圧源６６、２つのコンパレ
ータ６７、１つの測定部６８からなる。スイッチ６１
は、スイッチ５２の出力端に入力端を接続し、２つの出
力端に切り換える。アッテネータ６２は、スイッチ６１
の出力端の一方に入力端を接続する。アッテネータ６３
は、アッテネータ６２より減衰率が大きく、スイッチ６
２の出力端の他方に入力端を接続する。スイッチ６４
は、アッテネータ６２，６３の出力端に切り換えて入力
端を接続する。バッファ６５は、スイッチ６４の出力端
に入力端を接続する。電圧源６６は、可変の電圧を出力
する。コンパレータ６７は、バッファ６５の出力と電圧
源６６の出力とを比較する。測定部６８は、２つのコン
パレータ６７の出力を入力し、時間測定を行う。
つのアッテネータ６２，６３、２つのスイッチ６４、２
つのバッファ６５、２つの電圧源６６、２つのコンパレ
ータ６７、１つの測定部６８からなる。スイッチ６１
は、スイッチ５２の出力端に入力端を接続し、２つの出
力端に切り換える。アッテネータ６２は、スイッチ６１
の出力端の一方に入力端を接続する。アッテネータ６３
は、アッテネータ６２より減衰率が大きく、スイッチ６
２の出力端の他方に入力端を接続する。スイッチ６４
は、アッテネータ６２，６３の出力端に切り換えて入力
端を接続する。バッファ６５は、スイッチ６４の出力端
に入力端を接続する。電圧源６６は、可変の電圧を出力
する。コンパレータ６７は、バッファ６５の出力と電圧
源６６の出力とを比較する。測定部６８は、２つのコン
パレータ６７の出力を入力し、時間測定を行う。
【００１６】マルチプレクサ７は切換部で、本体に設け
られ、コンパレータ２２の出力を切り換える。バッファ
８は、本体に設けられ、入力端をケーブル２４の他端に
接続する。測定制御部９は、本体に設けられ、マルチプ
レクサ７の出力、バッファ８の出力を入力し、時間測定
部６（測定部６８）の測定開始を制御する。
られ、コンパレータ２２の出力を切り換える。バッファ
８は、本体に設けられ、入力端をケーブル２４の他端に
接続する。測定制御部９は、本体に設けられ、マルチプ
レクサ７の出力、バッファ８の出力を入力し、時間測定
部６（測定部６８）の測定開始を制御する。
【００１７】このような装置の動作を以下で説明する。
まず、校正動作について説明する。マルチプレクサ５１
が、複数のコンパレータ２２から１つを選択する。そし
て、スイッチ５２にマルチプレクサ５１を選択させ、ス
イッチ６１にアッテネータ６２を選択させ、スイッチ６
４にアッテネータ６２を選択させる。
まず、校正動作について説明する。マルチプレクサ５１
が、複数のコンパレータ２２から１つを選択する。そし
て、スイッチ５２にマルチプレクサ５１を選択させ、ス
イッチ６１にアッテネータ６２を選択させ、スイッチ６
４にアッテネータ６２を選択させる。
【００１８】そして、各ドライバ２１から信号を各コン
パレータ２２に出力し、マルチプレクサ５１、スイッチ
５２，６１を介して、アッテネータ６２に入力される。
そして、信号は、アッテネータ６２で減衰され、スイッ
チ６４、バッファ６５を介して、コンパレータ６７に入
力される。コンパレータ６７は、電圧源６６の電圧と比
較し、信号の変化点、つまり、ロウレベルからハイレベ
ルに立ち上がる点を補足して、測定部６８に出力する。
測定部６８は、全信号経路の遅延時間（ドライバ２１出
力からの時間）を得て、図示しない記憶部に格納し、信
号経路間の時間差を校正値とする。
パレータ２２に出力し、マルチプレクサ５１、スイッチ
５２，６１を介して、アッテネータ６２に入力される。
そして、信号は、アッテネータ６２で減衰され、スイッ
チ６４、バッファ６５を介して、コンパレータ６７に入
力される。コンパレータ６７は、電圧源６６の電圧と比
較し、信号の変化点、つまり、ロウレベルからハイレベ
ルに立ち上がる点を補足して、測定部６８に出力する。
測定部６８は、全信号経路の遅延時間（ドライバ２１出
力からの時間）を得て、図示しない記憶部に格納し、信
号経路間の時間差を校正値とする。
【００１９】同様に、スイッチ５２にケーブル２３を選
択させ、スイッチ６１にアッテネータ６２を選択させ、
スイッチ６４にアッテネータ６２を選択させる。そし
て、ピンエレクトロニクス２０とケーブル２３とを接続
する。通常、ＤＵＴ１と、ピンエレクトロニクス２０ま
たはケーブル２３とを接続するパフォーマンスボードと
呼ばれるプリント基板の代わりに、校正ボードと呼ばれ
るプリント基板をテストヘッド２に載せることにより、
ＤＵＴ１側で、所望のドライバ２１とケーブル２３とが
電気的に接続される。
択させ、スイッチ６１にアッテネータ６２を選択させ、
スイッチ６４にアッテネータ６２を選択させる。そし
て、ピンエレクトロニクス２０とケーブル２３とを接続
する。通常、ＤＵＴ１と、ピンエレクトロニクス２０ま
たはケーブル２３とを接続するパフォーマンスボードと
呼ばれるプリント基板の代わりに、校正ボードと呼ばれ
るプリント基板をテストヘッド２に載せることにより、
ＤＵＴ１側で、所望のドライバ２１とケーブル２３とが
電気的に接続される。
【００２０】そして、ドライバ２１から信号をケーブル
２３に出力し、スイッチ５２，６１を介して、アッテネ
ータ６２に入力される。そして、信号は、アッテネータ
６２で減衰され、スイッチ６４、バッファ６５を介し
て、コンパレータ６７に入力される。コンパレータ６７
は、電圧源６６の電圧と比較し、測定部６８に出力す
る。測定部６８は、ケーブル２３を通過する経路の遅延
時間を得て、図示しない記憶部に格納し、信号経路間の
時間差を校正値とする。
２３に出力し、スイッチ５２，６１を介して、アッテネ
ータ６２に入力される。そして、信号は、アッテネータ
６２で減衰され、スイッチ６４、バッファ６５を介し
て、コンパレータ６７に入力される。コンパレータ６７
は、電圧源６６の電圧と比較し、測定部６８に出力す
る。測定部６８は、ケーブル２３を通過する経路の遅延
時間を得て、図示しない記憶部に格納し、信号経路間の
時間差を校正値とする。
【００２１】次に、測定動作について説明する。マルチ
プレクサ５１が、複数のコンパレータ２２から１つを選
択する。そして、スイッチ５２にマルチプレクサ５１を
選択させ、スイッチ６１にアッテネータ６２を選択さ
せ、スイッチ６４にアッテネータ６２を選択させる。そ
して、コンパレータ２２がＤＵＴ１の出力を入力し、補
足してデジタル信号を出力する。この信号は、マルチプ
レクサ５１、スイッチ５２，６１を介して、アッテネー
タ６２に入力される。そして、信号は、アッテネータ６
２で減衰され、スイッチ６４、バッファ６５を介して、
コンパレータ６７に入力される。コンパレータ６７は、
電圧源６６の電圧と比較し、信号の変化点、つまり、ロ
ウレベルからハイレベルに立ち上がる点を補足して、測
定部６８に出力する。測定部６８は、時間測定、つま
り、周期、周波数の測定を行う。また、測定部６８が、
ＤＵＴ１の２つの信号間のタイムインターバル測定を行
い、校正値を用いて、測定結果の校正を行う。
プレクサ５１が、複数のコンパレータ２２から１つを選
択する。そして、スイッチ５２にマルチプレクサ５１を
選択させ、スイッチ６１にアッテネータ６２を選択さ
せ、スイッチ６４にアッテネータ６２を選択させる。そ
して、コンパレータ２２がＤＵＴ１の出力を入力し、補
足してデジタル信号を出力する。この信号は、マルチプ
レクサ５１、スイッチ５２，６１を介して、アッテネー
タ６２に入力される。そして、信号は、アッテネータ６
２で減衰され、スイッチ６４、バッファ６５を介して、
コンパレータ６７に入力される。コンパレータ６７は、
電圧源６６の電圧と比較し、信号の変化点、つまり、ロ
ウレベルからハイレベルに立ち上がる点を補足して、測
定部６８に出力する。測定部６８は、時間測定、つま
り、周期、周波数の測定を行う。また、測定部６８が、
ＤＵＴ１の２つの信号間のタイムインターバル測定を行
い、校正値を用いて、測定結果の校正を行う。
【００２２】同様に、スイッチ５２にケーブル２３を選
択させ、スイッチ６１にアッテネータ６３を選択させ、
スイッチ６４にアッテネータ６３を選択させる。ここ
で、アッテネータ６３を選ぶ動作を示したが、ＤＵＴ１
が出力する信号の電圧レベルによって、アッテネータ６
２に切り換えられることはいうまでもない。そして、ケ
ーブル２３がＤＵＴ１の出力を入力し、スイッチ５２，
６１を介して、アッテネータ６３に出力される。そし
て、信号は、アッテネータ６３で減衰され、スイッチ６
４、バッファ６５を介して、コンパレータ６７に入力さ
れる。コンパレータ６７は、電圧源６６の電圧と比較
し、信号の変化点、つまり、ロウレベルからハイレベル
に立ち上がる点を補足して、測定部６８に出力する。測
定部６８は、時間測定、つまり、周期、周波数の測定を
行う。また、測定部６８が、ＤＵＴ１の２つの信号間の
タイムインターバル測定を行い、校正値を用いて、測定
結果の校正を行う。
択させ、スイッチ６１にアッテネータ６３を選択させ、
スイッチ６４にアッテネータ６３を選択させる。ここ
で、アッテネータ６３を選ぶ動作を示したが、ＤＵＴ１
が出力する信号の電圧レベルによって、アッテネータ６
２に切り換えられることはいうまでもない。そして、ケ
ーブル２３がＤＵＴ１の出力を入力し、スイッチ５２，
６１を介して、アッテネータ６３に出力される。そし
て、信号は、アッテネータ６３で減衰され、スイッチ６
４、バッファ６５を介して、コンパレータ６７に入力さ
れる。コンパレータ６７は、電圧源６６の電圧と比較
し、信号の変化点、つまり、ロウレベルからハイレベル
に立ち上がる点を補足して、測定部６８に出力する。測
定部６８は、時間測定、つまり、周期、周波数の測定を
行う。また、測定部６８が、ＤＵＴ１の２つの信号間の
タイムインターバル測定を行い、校正値を用いて、測定
結果の校正を行う。
【００２３】また、切換部５の一方のスイッチ５２がケ
ーブル２３に切り換えて、他方のスイッチ５２がピンエ
レクトロニクス２０に切り換える。そして、測定部６８
が、ケーブル２３を通過した信号とピンエレクトロニク
ス２０を通過した信号とのタイムインターバル測定を行
い、校正値を用いて、測定結果の校正を行ってもよい。
ーブル２３に切り換えて、他方のスイッチ５２がピンエ
レクトロニクス２０に切り換える。そして、測定部６８
が、ケーブル２３を通過した信号とピンエレクトロニク
ス２０を通過した信号とのタイムインターバル測定を行
い、校正値を用いて、測定結果の校正を行ってもよい。
【００２４】次に、測定制御部９を用いた動作例を説明
する。例えば、ＤＵＴ１がフェーズ・ロック・ループ回
路（以下ＰＬＬと略す）の場合、ロックした時点から測
定を開始することが考えられる。この場合、ＰＬＬの周
波数信号ではなく、他のロックを検出できる信号によ
り、ＰＬＬの周波数信号の周波数測定を開始する。
する。例えば、ＤＵＴ１がフェーズ・ロック・ループ回
路（以下ＰＬＬと略す）の場合、ロックした時点から測
定を開始することが考えられる。この場合、ＰＬＬの周
波数信号ではなく、他のロックを検出できる信号によ
り、ＰＬＬの周波数信号の周波数測定を開始する。
【００２５】このような場合、ＤＵＴ１がピンエレクト
ロニクス２０のコンパレータ２２またはケーブル２４に
出力する。コンパレータ２２の場合、ピンエレクトロニ
クス２０のコンパレータ２２の出力は、マルチプレクサ
７で選択され、測定制御部９に入力される。ケーブル２
４の場合、ケーブル２４の出力は、バッファ８を介し
て、測定制御部９に入力される。そして、測定制御部９
は、ＤＵＴ１からの信号に基づいて、測定部６８に測定
開始を指示する。そして、測定部６８は、上述のような
測定を行う。
ロニクス２０のコンパレータ２２またはケーブル２４に
出力する。コンパレータ２２の場合、ピンエレクトロニ
クス２０のコンパレータ２２の出力は、マルチプレクサ
７で選択され、測定制御部９に入力される。ケーブル２
４の場合、ケーブル２４の出力は、バッファ８を介し
て、測定制御部９に入力される。そして、測定制御部９
は、ＤＵＴ１からの信号に基づいて、測定部６８に測定
開始を指示する。そして、測定部６８は、上述のような
測定を行う。
【００２６】このように、ＤＵＴ１の出力を入力するピ
ンエレクトロニクス２０のコンパレータ２２の出力、ま
たは、ケーブル２３の出力を、時間測定部６に入力した
ので、ケーブル２３により広帯域の信号の時間測定を行
える。また、ピンエレクトロニクス２０が複数あるの
で、ＤＵＴ１のピンに対して、複数接続することがで
き、多くのピンに対して時間測定を行うことができる。
ンエレクトロニクス２０のコンパレータ２２の出力、ま
たは、ケーブル２３の出力を、時間測定部６に入力した
ので、ケーブル２３により広帯域の信号の時間測定を行
える。また、ピンエレクトロニクス２０が複数あるの
で、ＤＵＴ１のピンに対して、複数接続することがで
き、多くのピンに対して時間測定を行うことができる。
【００２７】また、時間測定部６が、ピンエレクトロニ
クス２０のドライバ２１出力により、ケーブル２３によ
る信号経路またはコンパレータ２２による信号経路の遅
延時間を測定し、校正値とするので、信号間のタイムイ
ンターバル測定を精度よく行うことができる。
クス２０のドライバ２１出力により、ケーブル２３によ
る信号経路またはコンパレータ２２による信号経路の遅
延時間を測定し、校正値とするので、信号間のタイムイ
ンターバル測定を精度よく行うことができる。
【００２８】そして、測定制御部９が、ピンエレクトロ
ニクス２０のコンパレータ２２出力またはケーブル２４
の出力を入力し、時間測定部５の測定開始を制御するの
で、コンパレータ２２による信号経路またはケーブル２
３による信号経路の任意の経路に対して測定開始を行え
る。
ニクス２０のコンパレータ２２出力またはケーブル２４
の出力を入力し、時間測定部５の測定開始を制御するの
で、コンパレータ２２による信号経路またはケーブル２
３による信号経路の任意の経路に対して測定開始を行え
る。
【００２９】次に、第２の実施例を図２に示し説明す
る。図２に示す装置は、切換部５、時間測定部６を複数
設けた構成で、並列動作を行うことで、テストスピード
を短縮できる。また、測定部６８に入力する信号経路を
増やせば、タイムインターバルの測定方法を増やすこと
ができる。
る。図２に示す装置は、切換部５、時間測定部６を複数
設けた構成で、並列動作を行うことで、テストスピード
を短縮できる。また、測定部６８に入力する信号経路を
増やせば、タイムインターバルの測定方法を増やすこと
ができる。
【００３０】
【発明の効果】本発明によれば、以下のような効果があ
る。請求項１，２によれば、被検査対象の出力を入力す
るピンエレクトロニクスのコンパレータの出力、また
は、ケーブルの出力を、時間測定部に入力したので、ケ
ーブルにより広帯域の信号の時間測定を行える。また、
ピンエレクトロニクスが複数あるので、被検査対象のピ
ンに対して、複数接続することができ、多くのピンに対
して時間測定を行うことができる。
る。請求項１，２によれば、被検査対象の出力を入力す
るピンエレクトロニクスのコンパレータの出力、また
は、ケーブルの出力を、時間測定部に入力したので、ケ
ーブルにより広帯域の信号の時間測定を行える。また、
ピンエレクトロニクスが複数あるので、被検査対象のピ
ンに対して、複数接続することができ、多くのピンに対
して時間測定を行うことができる。
【００３１】請求項３によれば、時間測定部が、ピンエ
レクトロニクスのドライバ出力により、ケーブルによる
信号経路またはコンパレータによる信号経路の遅延時間
を測定し、校正値とするので、信号間のタイムインター
バル測定を精度よく行うことができる。
レクトロニクスのドライバ出力により、ケーブルによる
信号経路またはコンパレータによる信号経路の遅延時間
を測定し、校正値とするので、信号間のタイムインター
バル測定を精度よく行うことができる。
【００３２】請求項４によれば、測定制御部が、ピンエ
レクトロニクスのコンパレータ出力またはケーブルの出
力を入力し、時間測定部の測定開始を制御するので、コ
ンパレータによる信号経路またはケーブルによる信号経
路の任意の経路に対して測定開始を行える。
レクトロニクスのコンパレータ出力またはケーブルの出
力を入力し、時間測定部の測定開始を制御するので、コ
ンパレータによる信号経路またはケーブルによる信号経
路の任意の経路に対して測定開始を行える。
【図１】本発明の第１の実施例を示した構成図である。
【図２】本発明の第２の実施例を示した構成図である。
【図３】従来例の半導体検査装置の構成を示した図であ
る。
る。
１ ＤＵＴ
２０ ピンエレクトロニクス
２１ ドライバ
２２ コンパレータ
２３，２４ ケーブル
５ 切換部
６ 時間測定部
９ 測定制御部
Claims (4)
- 【請求項１】 被検査対象を検査する半導体検査装置に
おいて、 ドライバ、コンパレータを少なくとも有し、前記被検査
対象と信号の授受を行う複数のピンエレクトロニクス
と、 前記被試験対象の出力を入力する少なくとも１つのケー
ブルと、 前記ピンエレクトロニクスのコンパレータ出力または前
記ケーブルの出力を入力し、時間測定を行う時間測定部
とを設けたことを特徴とする半導体検査装置。 - 【請求項２】 ピンエレクトロニクスのコンパレータ出
力またはケーブルの出力を切り換えて、時間測定部に入
力する切換部を設けたことを特徴とする請求項１記載の
半導体検査装置。 - 【請求項３】 時間測定部が、ピンエレクトロニクスの
ドライバ出力により、ケーブルによる信号経路またはコ
ンパレータによる信号経路の遅延時間を測定し、校正値
とすることを特徴とする請求項１または２記載の半導体
検査装置。 - 【請求項４】 ピンエレクトロニクスのコンパレータ出
力またはケーブルの出力を入力し、時間測定部の測定開
始を制御する測定制御部を設けたことを特徴とする請求
項１〜３のいずれかに記載の半導体検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001333924A JP3594135B2 (ja) | 2001-10-31 | 2001-10-31 | 半導体検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001333924A JP3594135B2 (ja) | 2001-10-31 | 2001-10-31 | 半導体検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003139817A true JP2003139817A (ja) | 2003-05-14 |
| JP3594135B2 JP3594135B2 (ja) | 2004-11-24 |
Family
ID=19149128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001333924A Expired - Fee Related JP3594135B2 (ja) | 2001-10-31 | 2001-10-31 | 半導体検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3594135B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008089457A (ja) * | 2006-10-03 | 2008-04-17 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2008122251A (ja) * | 2006-11-13 | 2008-05-29 | Advantest Corp | 試験装置、調整用ボードおよび調整方法 |
| JPWO2010007770A1 (ja) * | 2008-07-15 | 2012-01-05 | 株式会社アドバンテスト | 試験装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5023983B2 (ja) | 2007-11-14 | 2012-09-12 | 横河電機株式会社 | 半導体試験装置 |
-
2001
- 2001-10-31 JP JP2001333924A patent/JP3594135B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008089457A (ja) * | 2006-10-03 | 2008-04-17 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2008122251A (ja) * | 2006-11-13 | 2008-05-29 | Advantest Corp | 試験装置、調整用ボードおよび調整方法 |
| JPWO2010007770A1 (ja) * | 2008-07-15 | 2012-01-05 | 株式会社アドバンテスト | 試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3594135B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0715177B1 (en) | Architecture for RF signal automatic test equipment | |
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| JP2893242B2 (ja) | アナログ多チャンネル・プローブ装置 | |
| JPH0862308A (ja) | 半導体試験装置の測定信号のタイミング校正方法及びその回路 | |
| US6737881B2 (en) | Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| US8179154B2 (en) | Device, test apparatus and test method | |
| KR20060136319A (ko) | 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램 | |
| US20100030508A1 (en) | Pin electronics circuit, semiconductor device test equipment and system | |
| JPH10111341A (ja) | Ｉｃ試験装置 | |
| JP3594135B2 (ja) | 半導体検査装置 | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| JP5024146B2 (ja) | タイミング校正機能を具備した半導体試験装置 | |
| JP2003107128A (ja) | 半導体試験装置及び試験方法 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP2001296333A (ja) | Ｉｃテスタ | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JPH06281704A (ja) | タイミング校正装置 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JP4207107B2 (ja) | Ｉｃテスタ | |
| JP2000266820A (ja) | 半導体試験装置 | |
| JP2003004804A (ja) | 半導体集積回路用テスト装置 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| JP2012167989A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |