JP3594135B2 - 半導体検査装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、被検査対象、例えばＩＣ、ＬＳＩ等を検査する半導体検査装置に関し、広帯域の信号の時間測定ができ、汎用的に時間測定ができる半導体検査装置に関するものである。
【０００２】
【従来の技術】
半導体検査装置は、被検査対象（以下ＤＵＴと略す）、例えば、ＩＣ、ＬＳＩ等に検査信号（デジタル信号、アナログ信号）を与え、ＤＵＴの出力（デジタル信号）と期待値パターンとを比較し、ＤＵＴの良否の判定を行う。また、半導体検査装置は、ＤＵＴに検査信号（デジタル信号、アナログ信号）を与え、ＤＵＴの出力（アナログ信号）を測定し、ＤＵＴの良否の判定を行う。このような装置を図３に示し説明する。
【０００３】
図３において、ＤＵＴ１は、複数設けられ、例えばＩＣ、ＬＳＩ等である。テストヘッド２は、複数のＤＵＴ１に電気的に接続し、ピンエレクトロニクス２０が複数搭載される。ピンエレクトロニクス２０は、複数のドライバ２１、複数のコンパレータ２２等が設けられ、ＤＵＴ１と電気的に接続し、信号の授受を行う。ドライバ２１は、デジタル信号を入力し、出力する。コンパレータ２２は、ドライバ２１の出力端子とＤＵＴ１のピンとを電気的に接続する。マルチプレクサ３は、図示しない本体に設けられ、複数のコンパレータ２２の出力端子と接続し、コンパレータ２２の２つを選択して出力する。時間測定部４は、図示しない本体に設けられ、マルチプレクサ３が選択した信号を入力し、周期、周波数、２つの信号間のタイムインターバル測定を行う。
【０００４】
このような装置の動作を以下に説明する。各ドライバ２１が各コンパレータ２２に信号を出力し、マルチプレクサ３がコンパレータ２２の出力を選択する。そして、時間測定部４がマルチプレクサ３の出力の時間を測定し、信号経路間の遅延時間の差を校正する。つまり、校正値として図示しない記憶部に記憶する。
【０００５】
ドライバ２１が、ＤＵＴ１にデジタル信号を与える。この結果、ＤＵＴ１がアナログ信号を出力し、コンパレータ２２が、所望のレベルとＤＵＴ１の出力とを比較し、比較結果（デジタル信号）を出力する。マルチプレクサ３が複数のコンパレータ２２から選択して時間測定部４に入力する。そして、時間測定部４は、周期、周波数、２つの信号間のタイムインターバル測定を行う。特に、タイムインターバル測定では、校正値を用いて校正を行い、正確な時間を得る。ここで、ＤＵＴ１がアナログ信号を出力する構成を示したが、デジタル信号でもよい。
【０００６】
【発明が解決しようとする課題】
コンパレータ２２を用いて、所望のレベルと比較を行っているが、コンパレータ２２は、デジタル信号のハイレベル、ロウレベルを決めるために用いられている。このため、コンパレータ２２は、広帯域に対応できない。
【０００７】
コンパレータ２２を広帯域にすることも考えられるが、コンパレータ２２はテストヘッド２に１０２４ピン分用いられることもあり、高価になってしまうという問題点があった。
【０００８】
そこで、本発明の目的は、広帯域の信号の時間測定ができ、汎用的に時間測定ができる半導体検査装置を実現することにある。
【０００９】
【課題を解決するための手段】
請求項１記載の本発明は、
被検査対象を検査する半導体検査装置において、
ドライバ、コンパレータを少なくとも有し、前記被検査対象と信号の授受を行う複数のピンエレクトロニクスと、
前記被試験対象の出力を入力する少なくとも１つのケーブルと、
前記ピンエレクトロニクスのコンパレータ出力または前記ケーブルの出力を切り換える切換部と、
この切換部の出力を入力し、前記被検査対象の出力の時間測定を行う時間測定部と
を設けたことを特徴とするものである。
【００１１】
請求項２記載の本発明は、請求項１記載の本発明において、
時間測定部が、ピンエレクトロニクスのドライバ出力により、ケーブルによる信号経路またはコンパレータによる信号経路の遅延時間を測定し、被検査対象の出力の時間測定の測定結果の校正値とすることを特徴とするものである。
【００１２】
請求項３記載の本発明は、請求項１または２記載の本発明において、
ピンエレクトロニクスのコンパレータ出力またはケーブルの出力を入力し、時間測定部の測定開始を制御する測定制御部を設けたことを特徴とするものである。
【００１３】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の第１の実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。
【００１４】
図１において、ケーブル２３は同軸ケーブルで、テストヘッド２に２本設けられ、一端をＤＵＴ１に電気的に接続する。ケーブル２４は同軸ケーブルで、テストヘッド２に設けられ、ＤＵＴ１に電気的に接続する。切換部５は、図示しない本体に設けられ、ピンエレクトロンクス２０、ケーブル２３に電気的に接続し、２つのマルチプレクサ５１、２つのスイッチ５２からなる。マルチプレクサ５１は、ピンエレクトロニクス２０のコンパレータ２２の出力を切り換える。スイッチ５２は、ケーブル２３とマルチプレクサ５１とを切り換える。時間測定部６は、本体に設けられ、切換部５の出力を入力し、時間測定を行う。
【００１５】
時間測定部６は、２つのスイッチ６１、２つのアッテネータ６２，６３、２つのスイッチ６４、２つのバッファ６５、２つの電圧源６６、２つのコンパレータ６７、１つの測定部６８からなる。スイッチ６１は、スイッチ５２の出力端に入力端を接続し、２つの出力端に切り換える。アッテネータ６２は、スイッチ６１の出力端の一方に入力端を接続する。アッテネータ６３は、アッテネータ６２より減衰率が大きく、スイッチ６２の出力端の他方に入力端を接続する。スイッチ６４は、アッテネータ６２，６３の出力端に切り換えて入力端を接続する。バッファ６５は、スイッチ６４の出力端に入力端を接続する。電圧源６６は、可変の電圧を出力する。コンパレータ６７は、バッファ６５の出力と電圧源６６の出力とを比較する。測定部６８は、２つのコンパレータ６７の出力を入力し、時間測定を行う。
【００１６】
マルチプレクサ７は切換部で、本体に設けられ、コンパレータ２２の出力を切り換える。バッファ８は、本体に設けられ、入力端をケーブル２４の他端に接続する。測定制御部９は、本体に設けられ、マルチプレクサ７の出力、バッファ８の出力を入力し、時間測定部６（測定部６８）の測定開始を制御する。
【００１７】
このような装置の動作を以下で説明する。まず、校正動作について説明する。マルチプレクサ５１が、複数のコンパレータ２２から１つを選択する。そして、スイッチ５２にマルチプレクサ５１を選択させ、スイッチ６１にアッテネータ６２を選択させ、スイッチ６４にアッテネータ６２を選択させる。
【００１８】
そして、各ドライバ２１から信号を各コンパレータ２２に出力し、マルチプレクサ５１、スイッチ５２，６１を介して、アッテネータ６２に入力される。そして、信号は、アッテネータ６２で減衰され、スイッチ６４、バッファ６５を介して、コンパレータ６７に入力される。コンパレータ６７は、電圧源６６の電圧と比較し、信号の変化点、つまり、ロウレベルからハイレベルに立ち上がる点を補足して、測定部６８に出力する。測定部６８は、全信号経路の遅延時間（ドライバ２１出力からの時間）を得て、図示しない記憶部に格納し、信号経路間の時間差を校正値とする。
【００１９】
同様に、スイッチ５２にケーブル２３を選択させ、スイッチ６１にアッテネータ６２を選択させ、スイッチ６４にアッテネータ６２を選択させる。そして、ピンエレクトロニクス２０とケーブル２３とを接続する。通常、ＤＵＴ１と、ピンエレクトロニクス２０またはケーブル２３とを接続するパフォーマンスボードと呼ばれるプリント基板の代わりに、校正ボードと呼ばれるプリント基板をテストヘッド２に載せることにより、ＤＵＴ１側で、所望のドライバ２１とケーブル２３とが電気的に接続される。
【００２０】
そして、ドライバ２１から信号をケーブル２３に出力し、スイッチ５２，６１を介して、アッテネータ６２に入力される。そして、信号は、アッテネータ６２で減衰され、スイッチ６４、バッファ６５を介して、コンパレータ６７に入力される。コンパレータ６７は、電圧源６６の電圧と比較し、測定部６８に出力する。測定部６８は、ケーブル２３を通過する経路の遅延時間を得て、図示しない記憶部に格納し、信号経路間の時間差を校正値とする。
【００２１】
次に、測定動作について説明する。マルチプレクサ５１が、複数のコンパレータ２２から１つを選択する。そして、スイッチ５２にマルチプレクサ５１を選択させ、スイッチ６１にアッテネータ６２を選択させ、スイッチ６４にアッテネータ６２を選択させる。そして、コンパレータ２２がＤＵＴ１の出力を入力し、補足してデジタル信号を出力する。この信号は、マルチプレクサ５１、スイッチ５２，６１を介して、アッテネータ６２に入力される。そして、信号は、アッテネータ６２で減衰され、スイッチ６４、バッファ６５を介して、コンパレータ６７に入力される。コンパレータ６７は、電圧源６６の電圧と比較し、信号の変化点、つまり、ロウレベルからハイレベルに立ち上がる点を補足して、測定部６８に出力する。測定部６８は、時間測定、つまり、周期、周波数の測定を行う。また、測定部６８が、ＤＵＴ１の２つの信号間のタイムインターバル測定を行い、校正値を用いて、測定結果の校正を行う。
【００２２】
同様に、スイッチ５２にケーブル２３を選択させ、スイッチ６１にアッテネータ６３を選択させ、スイッチ６４にアッテネータ６３を選択させる。ここで、アッテネータ６３を選ぶ動作を示したが、ＤＵＴ１が出力する信号の電圧レベルによって、アッテネータ６２に切り換えられることはいうまでもない。そして、ケーブル２３がＤＵＴ１の出力を入力し、スイッチ５２，６１を介して、アッテネータ６３に出力される。そして、信号は、アッテネータ６３で減衰され、スイッチ６４、バッファ６５を介して、コンパレータ６７に入力される。コンパレータ６７は、電圧源６６の電圧と比較し、信号の変化点、つまり、ロウレベルからハイレベルに立ち上がる点を補足して、測定部６８に出力する。測定部６８は、時間測定、つまり、周期、周波数の測定を行う。また、測定部６８が、ＤＵＴ１の２つの信号間のタイムインターバル測定を行い、校正値を用いて、測定結果の校正を行う。
【００２３】
また、切換部５の一方のスイッチ５２がケーブル２３に切り換えて、他方のスイッチ５２がピンエレクトロニクス２０に切り換える。そして、測定部６８が、ケーブル２３を通過した信号とピンエレクトロニクス２０を通過した信号とのタイムインターバル測定を行い、校正値を用いて、測定結果の校正を行ってもよい。
【００２４】
次に、測定制御部９を用いた動作例を説明する。例えば、ＤＵＴ１がフェーズ・ロック・ループ回路（以下ＰＬＬと略す）の場合、ロックした時点から測定を開始することが考えられる。この場合、ＰＬＬの周波数信号ではなく、他のロックを検出できる信号により、ＰＬＬの周波数信号の周波数測定を開始する。
【００２５】
このような場合、ＤＵＴ１がピンエレクトロニクス２０のコンパレータ２２またはケーブル２４に出力する。コンパレータ２２の場合、ピンエレクトロニクス２０のコンパレータ２２の出力は、マルチプレクサ７で選択され、測定制御部９に入力される。ケーブル２４の場合、ケーブル２４の出力は、バッファ８を介して、測定制御部９に入力される。そして、測定制御部９は、ＤＵＴ１からの信号に基づいて、測定部６８に測定開始を指示する。そして、測定部６８は、上述のような測定を行う。
【００２６】
このように、ＤＵＴ１の出力を入力するピンエレクトロニクス２０のコンパレータ２２の出力、または、ＤＵＴ１の出力を入力するケーブル２３の出力を、切換部５で切り換えて、時間測定部６に入力したので、ピンエレクトロニクス２０のコンパレータ２２を介さずに、ＤＵＴ１の出力を時間測定部６に入力でき、広帯域の信号の時間測定を行える。また、ピンエレクトロニクス２０が複数あるので、ＤＵＴ１のピンに対して、複数接続することができ、多くのピンに対して時間測定を行うことができる。
【００２７】
また、時間測定部６が、ピンエレクトロニクス２０のドライバ２１出力により、ケーブル２３による信号経路またはコンパレータ２２による信号経路の遅延時間を測定し、校正値とするので、信号間のタイムインターバル測定を精度よく行うことができる。
【００２８】
そして、測定制御部９が、ピンエレクトロニクス２０のコンパレータ２２出力またはケーブル２４の出力を入力し、時間測定部５の測定開始を制御するので、コンパレータ２２による信号経路またはケーブル２３による信号経路の任意の経路に対して測定開始を行える。
【００２９】
次に、第２の実施例を図２に示し説明する。図２に示す装置は、切換部５、時間測定部６を複数設けた構成で、並列動作を行うことで、テストスピードを短縮できる。また、測定部６８に入力する信号経路を増やせば、タイムインターバルの測定方法を増やすことができる。
【００３０】
【発明の効果】
本発明によれば、以下のような効果がある。
請求項１によれば、被検査対象の出力を入力するピンエレクトロニクスのコンパレータの出力、または、被検査対象の出力を入力するケーブルの出力を、切換部で切り換えて、時間測定部に入力したので、ピンエレクトロニクスのコンパレータを介さずに、被検査対象の出力を時間測定部に入力でき、広帯域の信号の時間測定を行える。また、ピンエレクトロニクスが複数あるので、被検査対象のピンに対して、複数接続することができ、多くのピンに対して時間測定を行うことができる。
【００３１】
請求項２によれば、時間測定部が、ピンエレクトロニクスのドライバ出力により、ケーブルによる信号経路またはコンパレータによる信号経路の遅延時間を測定し、校正値とするので、信号間のタイムインターバル測定を精度よく行うことができる。
【００３２】
請求項３によれば、測定制御部が、ピンエレクトロニクスのコンパレータ出力またはケーブルの出力を入力し、時間測定部の測定開始を制御するので、コンパレータによる信号経路またはケーブルによる信号経路の任意の経路に対して測定開始を行える。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】本発明の第２の実施例を示した構成図である。
【図３】従来例の半導体検査装置の構成を示した図である。
【符号の説明】
１ ＤＵＴ
２０ ピンエレクトロニクス
２１ ドライバ
２２ コンパレータ
２３，２４ ケーブル
５ 切換部
６ 時間測定部
９ 測定制御部

Claims (3)

1. 被検査対象を検査する半導体検査装置において、
   ドライバ、コンパレータを少なくとも有し、前記被検査対象と信号の授受を行う複数のピンエレクトロニクスと、
   前記被試験対象の出力を入力する少なくとも１つのケーブルと、
   前記ピンエレクトロニクスのコンパレータ出力または前記ケーブルの出力を切り換える切換部と、
   この切換部の出力を入力し、前記被検査対象の出力の時間測定を行う時間測定部と
   を設けたことを特徴とする半導体検査装置。
2. 時間測定部が、ピンエレクトロニクスのドライバ出力により、ケーブルによる信号経路またはコンパレータによる信号経路の遅延時間を測定し、被検査対象の出力の時間測定の測定結果の校正値とすることを特徴とする請求項１記載の半導体検査装置。
3. ピンエレクトロニクスのコンパレータ出力またはケーブルの出力を入力し、時間測定部の測定開始を制御する測定制御部を設けたことを特徴とする請求項１または２記載の半導体検査装置。

Images