KR100750397B1 - 웨이퍼 검사장치의 멀티 테스트 구현시스템 - Google Patents

Abstract

본 발명은 웨이퍼 검사장치에 관한 것이다.

이 같은 본 발명은, 패턴 제너레이터와 다수를 이루는 병렬의 피측정장치 사이에 다수를 이루는 병렬의 메모리부를 구성하는 한편, 그 메모리부에 각각 테스트용으로서 서로 다른 데이터신호를 저장하여, 다수를 이루는 병렬의 피측정장치로 각각 테스트를 위한 서로 다른 데이터신호를 출력함은 물론 그 출력에 따른 테스트 실행 결과를 독립적으로 피드백 받아 다수를 이루는 병렬의 피측정장치에 대한 이상유무를 신속하게 판별할 수 있도록 함은 물론, 다수를 이루는 병렬의 피측정장치에 대한 테스트 시간을 단축하는 웨이퍼 검사장치의 멀티 테스트 구현시스템을 제공한다.

웨이퍼 검사장치, 메모리부, 신호측정 데이터, 멀티 테스트 구현시스템

Description

웨이퍼 검사장치의 멀티 테스트 구현시스템{Multi test embodiment system of wafer tester}

도 1은 종래 웨이퍼 검사장치의 테스트 구현시스템에 대한 블럭 구성도.

도 2는 본 발명의 실시예에 따른 웨이퍼 검사장치의 멀티 테스트 구현시스템에 대한 블럭 구성도.

*도면의 주요 부분에 대한 부호의 설명*

10; 패턴 제너레이터 20; 메모리부

30; 비교회로부 40; 스위칭부

41; 온/오프 스위치 42; 제 1 절환 스위치

43; 제 2 절환 스위치 100; 피측정장치

본 발명은 웨이퍼 검사장치에 관한 것으로서, 보다 상세하게는 한 번에 여러개의 피측정장치(Device under test: DUT)를 동시에 테스트하는 병렬의 웨이퍼 검사장치를 구성함에 있어, 여러개의 피측정장치로 각각 테스트를 위한 서로 다른 데이터 신호를 출력하고 그 테스트 결과를 피드백 받을 수 있도록 하는 웨이퍼 검사 장치의 멀티 테스트 구현시스템에 관한 것이다.

일반적으로 집적회로소자(이하, IC)는 다수의 공정들에 의하여 제작된 후, 상기 IC가 정상적으로 동작하는 지를 검사하고 어느 부분에서 불량이 발생되었는지를 조사하기 위해 테스트 공정이 진행된다.

이때, 테스트 공정이 진행되는 검사장치는 한 번에 한 개의 DUT를 테스트하는 단일 웨이퍼 검사장치와, 한 번에 여러개의 DUT를 동시에 테스트하는 병렬(parallel)의 웨이퍼 검사장치가 있다.

상기 병렬의 웨이퍼 검사장치는 다수의 DUT를 동시에 테스트할 수 있으므로, 대량 생산시 매우 유용하게 사용될 수 있다.

도 1은 다수의 DUT를 병렬로 테스트하기 위한 웨이퍼 검사장치의 구성을 개략적으로 보여주는 블럭도로, 이는 패턴 제너레이터(Pattern Generator)(1)로부터 테스트용 또는 판정기준용 데이터신호가 출력될 때, 상기 테스트용 데이터신호는 분기되어 병렬의 피측정장치(DUT1,…,DUTn)로 동일하게 입력된다.

이때, 상기 테스트용 데이터신호의 분기가 이루어지도록, 상기 병렬의 피측정장치(DUT1,…,DUTn) 입력단에는 각각 온/오프 기능의 스위치(S1,…,Sn)와 비교회로부(P1,…,Pn)가 병렬로 연결된다.

즉, 상기 다수의 스위치(S1,…,Sn)는 패턴 제너레이터(1)로부터 테스트용 데이터신호가 출력될 때 동시에 모두 온 되어, 상기 테스트용 데이터신호가 각각 병렬의 피측정장치(DUT1,…,DUTn)로 인가되고, 이에따라 상기 피측정장치(DUT1,…,DUTn)의 테스트 실행이 이루어질 수 있도록 한 것이다.

한편, 상기 테스트용 데이터신호의 인가로부터 피측정장치(DUT1,…,DUTn)의 테스트 실행에 따른 이상유무 확인은, 상기 다수의 스위치(S1,…,Sn)가 모두 오프될 때 상기 피측정장치(DUT1,…,DUTn)에서 출력되는 데이터신호가 비교회로부(P1,…,Pn)에 각각 입력될 때 가능하게 된다.

즉, 상기 다수의 스위치(S1,…,Sn)가 모두 오프시, 상기 비교회로부(P1,…,Pn)에는 피측정장치(DUT1,…,DUTn)에서 출력되는 테스트 실행 데이터가 피드백됨은 물론, 상기 패턴 제너레이터(1)에서 출력되는 판정기준용의 데이터신호가 입력되는 바,

상기 비교회로부(P1,…,Pn)는 상기 테스트 실행 데이터와 판정기준 데이터신호를 비교하고 그 결과를 토대로 피측정장치(DUT1,…,DUTn)에 대한 이상유무를 판단할 수 있게 되는 것이다.

그러나, 종래의 웨이퍼 검사장치는 패턴 제너레이터(1)에서 출력되는 테스트용 데이터신호가 분기된 후 다수를 이루는 피측정장치(DUT1,…,DUTn)로 동일하게 인가되는 신호 흐름을 가지는 바, 병렬의 피측정장치(DUT1,…,DUTn)에 각각 개별적으로 서로 다른 테스트용 데이터신호를 인가하고 그 인가된 결과에 따른 테스트 실행 데이터를 얻고자 하는 경우 매번 그에 맞는 테스트용 데이터신호를 변경해야 하는 불편함이 있고, 피측정장치(DUT1,…,DUTn)가 많을 경우에는 테스트용 데이터신호를 변경하더라도 그 테스트 시간이 많이 걸리는 단점이 있다.

따라서, 본 발명은 상기 종래의 문제점들을 개선하기 위해 안출된 것으로, 본 발명은 다수를 이루는 병렬의 피측정장치로 각각 테스트를 위한 서로 다른 데이터신호를 출력함은 물론 그 출력에 따른 테스트 실행 결과를 독립적으로 피드백 받아 다수를 이루는 병렬의 피측정장치에 대한 이상유무를 신속하게 판별하는 한편, 그 테스트 시간을 단축할 수 있도록 하는 웨이퍼 검사장치의 멀티 테스트 구현시스템을 제공하려는데 그 목적이 있는 것이다.

상기 목적 달성을 위한 웨이퍼 검사장치의 멀티 테스트 구현시스템은, 다수를 이루는 병렬의 피측정장치와 후술하는 비교회로부로 공통적인 데이터신호를 출력하는 패턴 제너레이터; 상기 피측정장치에 대한 테스트 실행이 서로 다른 데이터신호에 의해 개별적으로 이루어지도록 하는 다수의 데이터신호를 각각 저장하고, 이를 다수를 이루는 피측정장치와 비교회로부에 순차적으로 출력하는 다수의 메모리부; 상기 패턴 제너레이터와 다수를 이루는 메모리부에서 동기화되어 출력되는 데이터신호 및, 상기 데이터신호에 의해 실행된 테스트 실행 데이터를 피드백 받아 비교하고 그 결과를 토대로 피측정장치에 대한 이상유무를 판단하는 비교회로부; 및, 상기 패턴 제너레이터와 다수를 이루는 메모리부에서 데이터신호를 출력시, 상기 데이터신호가 상기 피측정장치와 비교회로부에 선택적으로 인가되도록 스위칭동작하는 스위칭부; 를 포함하여 구성함을 특징으로 한다.

다른 일면에 따라, 상기 스위칭부는, 상기 패턴 제너레이터와 메모리부로부터 출력되는 데이터신호 및, 상기 피측정장치로부터 테스트 실행 데이터가 피드백되는 상태에서 스위칭되는 온/오프 스위치; 상기 패턴 제너레이터에서 데이터신호 가 출력시 또는 상기 메모리부로부터 서로 다른 데이터신호가 출력시 그 데이터신호를 피측정장치에 선택적으로 인가하도록 절환되는 제 1 절환스위치; 및, 상기 비교회로부에 테스트 실행 데이터가 피드백시, 상기 비교회로부에 패턴 제너레이터의 데이터신호를 인가하거나 또는 메모리부의 데이터신호를 선택적으로 인가하도록 절환스위칭되는 제 2 절환스위치; 를 포함하여 구성함을 특징으로 한다.

또 다른 일면에 따라, 상기 다수를 이루는 메모리부에 각각 서로 다르게 저장되는 데이터신호는 패턴 제너레이터로 부터 순차적으로 서로 다르게 출력되는 데이터신호인 것을 특징으로 한다.

또 다른 일면에 따라, 상기 피측정장치가 서로 다른 데이터신호에 의해 테스트를 진행시 그 테스트 실행 데이터는 서로 다른 데이터신호를 출력한 메모리부로 각각 피드백 되도록 구성함을 특징으로 한다.

또 다른 일면에 따라, 상기 데이터신호는 피측정장치에 대한 테스트 동작모드시 테스트용 데이터신호로 피측정장치에 출력되고, 상기 피측정장치에 대한 이상유무를 판단하기 위한 검증동작모드시에는 판정기준용 데이터신호로 비교회로부에 출력됨을 특징으로 한다.

이하, 첨부된 도면에 의하여 본 발명의 실시예에 따른 작용을 첨부된 도 2를 참조하여 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 웨이퍼 검사장치의 멀티 테스트 구현시스템에 대한 블럭 구성도 이다.

도 2를 참조하면, 본 발명의 실시예에 따른 웨이퍼 검사장치의 멀티 테스트 구현시스템은 패턴 제너레이터(10), 메모리부(20), 비교회로부(30), 스위칭부(40), 그리고 피측정장치(100)를 포함한다.

상기 패턴 제너레이터(10)는 상기 다수(DUT1,…,DUTn)를 이루는 병렬의 피측정장치(100)와 상기 비교회로부(30)에 대한 공통적인 데이터신호를 출력하도록 구성된다.

이때, 상기 패턴 제너레이터(10)에서 피측정장치(100)와 비교회로부(30)로 출력되는 데이터신호는, 상기 피측정장치(100)의 값을 판단할 수 있는 데이터값을 가지지만, 그 용도는 테스트용과 판정기준용으로 구분된다.

즉, 상기 피측정장치(100)에 대한 테스트 동작모드에서는 상기 패턴 제너레이터(10)의 데이터신호가 테스트용으로 피측정장치(100)에 출력되지만, 테스트 실행에 대한 판단의 동작모드에서는 상기 패턴 제너레이터(10)의 데이터신호가 판정기준용으로 비교회로부(30)에 출력되는 것이다.

상기 메모리부(20)는 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 대응되는 개수(M1,…,Mn)로서, 상기 패턴 제너레이터(10)와 다수를 이루는 비교회로부(P1,…,Pn)(30)의 사이에 각각 연결되며, 상기 피측정장치(100)에 대한 테스트 실행이 서로 다른 데이터신호에 의해 각각 독립적으로 이루어지도록, 상기 다수를 이루는 메모리부(M1,…,Mn)(20)에는 각각 서로 다른 데이터신호가 저장되도록 구성된다.

여기서, 상기 다수를 이루는 메모리부(M1,…,Mn)(20)에 각각 서로 다르게 저장되는 데이터신호는 상기 패턴 제너레이터(10)로부터 순차적으로 서로 다르게 출 력되는 데이터신호이다.

이때, 상기 메모리부(M1,…,Mn)(20)에서 피측정장치(100)와 비교회로부(30)로 각각 선택되어 출력되는 서로 다른 데이터신호는 동일한 데이터값을 가지지만, 그 용도는 테스트용과 판정기준용으로 구분된다.

즉, 상기 피측정장치(100)에 대한 테스트 동작모드에서는 상기 메모리부(M1,…,Mn)(20)의 서로 다른 데이터신호가 테스트용으로 피측정장치(100)에 순차적으로 출력되지만, 테스트 실행에 대한 판단의 동작모드에서는 상기 메모리부(M1,…,Mn)(20)의 서로 다른 데이터신호가 판정기준용으로 비교회로부(30)에 순차적으로 출력되는 것이다.

상기 비교회로부(30)는 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn) (100)에 대응되는 개수로 구성되며, 상기 패턴 제너레이터(10)와 다수를 이루는 메모리부(M1,…,Mn)(20)에서 동기화되어 출력되는 판정기준용의 데이터신호와, 상기 다수(DUT1,…,DUTn)를 이루는 병렬의 피측정장치(100)로부터 테스트용으로 출력되는 데이터신호에 의해 실행된 테스트 실행 데이터를 피드백 받아 비교하고 그 결과로부터 피측정장치(100)에 대한 이상유무를 판단하도록 구성된다.

상기 스위칭부(40)는 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 대응되는 개수로서, 상기 패턴 제너레이터(10)와 다수를 이루는 메모리부(20)에서 테스트용 또는 판정기준용의 데이터신호를 출력시, 상기 테스트용 또는 판정기준용의 데이터신호를 상기 피측정장치(100)와 비교회로(30)에 선택적으로 인가하도록 구성되며, 온/오프 스위치(41), 그리고 제 1,2 절환스위치(42)(43)를 포함한다.

상기 온/오프 스위치(41)는 상기 패턴 제너레이터(10)로부터 테스트용의 데이터신호가 출력시에는 온 되고, 상기 피측정장치(100)로부터 테스트 실행 데이터가 비교회로부(30)로 피드백시에는 오프되는 스위칭동작을 하도록, 상기 패턴 제너레이터(10)와 피측정장치(DUT1,…,DUTn)에 접속되어 구성된다.

상기 제 1 절환스위치(42)는 상기 패턴 제너레이터(10)와 메모리부(20)에서 테스트용의 데이터신호를 출력시 이를 선택적으로 피측정장치(100)에 인가하는 것으로, 상기 패턴 제너레이터(10)에서 테스트용의 데이터신호가 출력시 제 1 입력단(a)으로 절환되고, 상기 메모리부(20)로부터 서로 다른 테스트용의 데이터신호가 출력시에는 제 2 입력단(b)으로 절환되는 스위칭동작을 하도록 구성된다.

상기 제 2 절환스위치(43)는 테스트용의 데이터신호에 의해 이루어지는 테스트 실행 데이터가 비교회로부(30)로 인가시, 상기 비교회로부(30)에 비교대상이 되는 판정기준의 데이터신호 즉, 상기 패턴 제너레이터(10)와 메모리부(20)에서 출력되는 판정기준용의 데이터신호를 선택적으로 인가하기 위한 것으로, 상기 비교회로부(30)에 패턴 제너레이터(10)의 판정기준용 데이터신호를 인가하고자 할 경우에는 제 3 입력단(c)으로 절환되고, 상기 비교회로부(30)에 메모리부(20)의 판정기준용 데이터신호를 인가하고자 할 경우에는 제 4 입력단(b')으로 절환되는 스위칭동작을 하도록 구성된다.

이와 같이 구성된 본 발명의 실시예에 대한 작용을 첨부된 도 2를 참조하여 설명하면 다음과 같다.

먼저, 패턴 제너레이터(10)에 의해 하나의 테스트용 데이터신호가 출력되는 경우, 상기 테스트용 데이터신호로부터 스위칭부(40)에 포함된 제 1 절환스위치(42)는 제 1 입력단(a)으로 절환됨과 동시에, 온/오프 스위치(41)는 온 된다.

그러면, 상기 패턴 제너레이터(10)에서 출력된 하나의 테스트용 데이터신호는 다수를 이루는 스위칭부(40)에 의해 분기되면서 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)로 각각 인가되어, 상기 피측정장치(100)에 대한 테스트를 실행할 수 있는 것이다.

이때, 상기 피측정장치(100)에 대한 대한 테스트의 실행 데이터가 다수를 이루는 병렬의 비교회로부(P1,…,Pn)(30)로 각각 피드백 될 때, 상기 스위칭부(40)의 온/오프 스위치(41)는 오프되고, 제 2 절환스위치(42)는 제 3 입력단(c)으로 절환되는 스위칭동작이 이루어짐과 동시에, 상기 패턴 제너레이터(10)에서는 다시 테스트용 데이터신호에 의해 이루어지는 테스트 실행 데이터의 검증을 위한 판정기준용의 데이터신호를 재차 출력하게 된다.

그러면, 상기 다수를 이루는 비교회로부(P1,…,Pn)(30)에는 하나의 테스트용 데이터신호에 의해 이루어지는 테스트 실행 데이터와, 상기 패턴 제너레이터(10)에서 출력하는 판정기준용의 데이터신호가 제 3 입력단(c)을 통해 인가되는 바,

상기 비교회로부(30)는 상기 테스트 실행 데이터와 판정기준용의 데이터신호를 비교하고 그 결과를 토대로 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 대한 이상유무를 판단할 수 있게 되는 것이다.

한편, 상기 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 대한 테스트 및 그 검증을 서로 다른 데이터신호를 통해 실행시키고자 하는 경우, 먼저 상 기 패턴 제너레이터(10)를 통해 다수를 이루는 병렬의 메모리부(M1,…,Mn)(20)에 각각 서로 다른 데이터신호를 순차적으로 입력 저장한다.

이후, 상기 다수를 이루는 병렬의 메모리부(M1,…,Mn)(20)에서 저장된 서로 다른 테스트용 데이터신호를 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 각각 서로 다르게 인가하고자 할 때, 상기 스위칭부(40)에 포함된 제 1 절환스위치(42)는 제 2 입력단(b)으로 절환되고, 온/오프 스위치(41)는 온 된다.

그러면, 상기 다수를 이루는 병렬의 메모리부(M1,…,Mn)(20)에서 출력된 서로 다른 테스트용의 데이터신호는 다수를 이루는 스위칭부(40)에 의해 각각 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)로 인가되어, 상기 피측정장치(100)에 대한 테스트를 동시에 서로 다르게 실행시킬 수 있는 것이다.

이때, 상기 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 대한 서로 다른 테스트 실행 데이터가 다수를 이루는 병렬의 비교회로부(P1,…,Pn)(30)로 각각 피드백 될 때, 상기 스위칭부(40)의 온/오프 스위치(41)는 오프되고, 상기 제 2 절환스위치(43)는 제 4 입력단(b')으로 절환 스위칭이 이루어지고, 상기 다수를 이루는 병렬의 메모리부(M1,…,Mn)(20)에서는 서로 다른 테스트용 데이터신호에 의해 이루어지는 테스트 실행 데이터를 검증하기 위한 서로 다른 판정기준용으로서 상기 테스트용 데이터신호를 판정하는 값을 가지는 데이터신호를 상기 비교회로부(P1,…,Pn)(30)에 다시 출력하게 된다.

그러면, 상기 다수를 이루는 병렬의 비교회로부(P1,…,Pn)(30)에는 패턴 제너레이터에 동기된 각각 서로 다른 테스트용 데이터신호에 의해 이루어지는 테스트 실행 데이터와, 상기 다수를 이루는 병렬의 메모리부(M1,…,Mn)(20)에서 출력된 서로 다른 판정기준용의 데이터신호가 각각 제 4 입력단(b')을 통해 인가되는 바,

상기 다수를 이루는 병렬의 비교회로부(P1,…,Pn)(30)는 피드백되는 상기 테스트 실행 데이터와 서로 다른 판정기준용의 데이터신호를 동시에 비교하고 그 결과를 통해 다수를 이루는 병렬의 피측정장치(DUT1,…,DUTn)(100)에 대한 이상유무를 개별적으로 판단할 수 있게 되는 것이다.

이상에서 설명한 바와 같이 본 발명은 패턴 제너레이터와 다수를 이루는 병렬의 피측정장치 사이에 다수를 이루는 병렬의 메모리부를 구성하는 한편, 그 메모리부에 각각 테스트를 위한 서로 다른 데이터신호를 저장하여, 다수를 이루는 병렬의 피측정장치 및 비교회로부로 각각 서로 다른 데이터신호를 출력함은 물론 그 출력에 따른 테스트 실행 결과를 독립적으로 피드백 받아 다수를 이루는 병렬의 피측정장치에 대한 이상유무를 신속하게 판별할 수 있도록 함은 물론, 다수를 이루는 병렬의 피측정장치에 대한 테스트 시간을 단축하는 효과를 얻을 수 있는 것이다.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와같은 변경은 청구범위 기재의 범위내에 있게 된다.

Claims (5)

1. 다수를 이루는 병렬의 피측정장치와 후술하는 비교회로부로 공통적인 데이터신호를 출력하는 패턴 제너레이터; 상기 피측정장치에 대한 테스트 실행이 서로 다른 데이터신호에 의해 개별적으로 이루어지도록 하는 다수의 데이터신호를 각각 저장하고, 이를 다수를 이루는 피측정장치와 비교회로부에 순차적으로 출력하는 다수의 메모리부; 상기 패턴 제너레이터와 다수를 이루는 메모리부에서 동기화되어 출력되는 데이터신호 및, 상기 데이터신호에 의해 실행된 테스트 실행 데이터를 피드백 받아 비교하고 그 결과를 토대로 피측정장치에 대한 이상유무를 판단하는 비교회로부; 상기 패턴 제너레이터와 다수를 이루는 메모리부에서 데이터신호를 출력시, 상기 데이터신호가 상기 피측정장치와 비교회로부에 선택적으로 인가시키는 스위칭부; 를 포함하여 구성하되,

   상기 스위칭부는;

   상기 패턴 제너레이터와 메모리부에서 출력되는 데이터신호 및, 피측정장치로부터 테스트 실행 데이터가 피드백되는 상태에서 스위칭되는 온/오프 스위치;

   상기 패턴 제너레이터에서 데이터신호가 출력시 또는 상기 메모리부로부터 서로 다른 데이터신호가 출력시 그 데이터신호를 피측정장치에 선택적으로 인가하도록 절환되는 제 1 절환스위치; 및,

   상기 비교회로부에 테스트 실행 데이터가 피드백시, 상기 비교회로부에 패턴 제너레이터의 데이터신호를 인가하거나 또는 메모리부의 데이터신호를 선택적으로 인가하도록 절환스위칭되는 제 2 절환스위치; 를 더 포함하여 구성함을 특징으로 하는 웨이퍼 검사장치의 멀티 테스트 구현시스템.
2. 삭제
3. 제 1 항에 있어서, 상기 다수를 이루는 메모리부에 각각 서로 다르게 저장되는 데이터신호는 패턴 제너레이터로 부터 순차적으로 서로 다르게 출력되는 데이터신호인 것을 특징으로 하는 웨이퍼 검사장치의 멀티 테스트 구현시스템.
4. 제 1 항에 있어서, 상기 피측정장치가 서로 다른 데이터신호에 의해 테스트를 진행시 그 테스트 실행 데이터는 서로 다른 데이터신호를 출력한 메모리부로 각각 피드백 되도록 구성함을 특징으로 하는 웨이퍼 검사장치의 멀티 테스트 구현시스템.
5. 제 1 항에 있어서, 상기 데이터신호는 피측정장치에 대한 테스트 동작모드시 테스트용 데이터신호로 피측정장치에 출력되고, 상기 피측정장치에 대한 이상유무를 판단하기 위한 검증동작모드시에는 판정기준용 데이터신호로 비교회로부에 출력됨을 특징으로 하는 웨이퍼 검사장치의 멀티 테스트 구현시스템.

Images