KR100738956B1 - 웨이퍼 레벨 번인 테스트 장치 - Google Patents

웨이퍼 레벨 번인 테스트 장치 Download PDF

Info

Publication number
KR100738956B1
KR100738956B1 KR1020060046034A KR20060046034A KR100738956B1 KR 100738956 B1 KR100738956 B1 KR 100738956B1 KR 1020060046034 A KR1020060046034 A KR 1020060046034A KR 20060046034 A KR20060046034 A KR 20060046034A KR 100738956 B1 KR100738956 B1 KR 100738956B1
Authority
KR
South Korea
Prior art keywords
test
function
signals
function test
test control
Prior art date
Application number
KR1020060046034A
Other languages
English (en)
Inventor
이유진
박대영
박지만
Original Assignee
주식회사디아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사디아이 filed Critical 주식회사디아이
Priority to KR1020060046034A priority Critical patent/KR100738956B1/ko
Application granted granted Critical
Publication of KR100738956B1 publication Critical patent/KR100738956B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼 레벨에서 반도체 메모리를 테스트하기 위한 다양한 테스트 패턴을 실시간으로 선택할 수 있는 웨이퍼 레벨 번인 테스트 장치를 제시한다.
본 발명의 웨이퍼 레벨 번인 테스트 장치는 복수의 펑션 테스트 신호를 입력받아, 복수의 펑션 테스트 신호의 조합에 의해 복수의 펑션 테스트 제어 신호를 출력하고, 복수의 펑션 테스트 제어 신호를 순차적으로 선택하여 테스트 대상 웨이퍼로 제공하기 위한 핀 선택부를 포함 한다.
본 발명에 의하면, 전압 또는 전류 측정에 한정되어 있던 웨이퍼 레벨의 번인 테스트시에 제어신호, 라이트 테스트 신호 및 리드 테스트 신호를 포함하는 복수의 펑션 테스트 제어신호를 다양한 패턴을 갖도록 실시간으로 생성하여 웨이퍼 테스트를 수행함으로써, 반도체 소자의 신뢰성을 더욱 확보할 수 있다.
웨이퍼, 번인, 라이트, 리드

Description

웨이퍼 레벨 번인 테스트 장치{Apparatus for Burn-In Test in Wafer Level}
도 1은 본 발명에 의한 웨이퍼 레벨 번인 테스트 장치의 구성도,
도 2는 도 1에 도시한 메인 테스트 장치의 상세 구성도,
도 3은 도 2에 도시한 핀 선택부의 상세 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 번인 테스트 장치 110 : 컴퓨터
120 : 메인 테스트 장치 130 : 스테이션
140 : 전압 공급부 1210 : 패턴 발생부
1220 : 어드레스 발생부 1230 : 데이터 발생부
1240 : 기준 클럭 발생부 1250 : 인터페이스
1260 : 알람부 1270 : 테스트 버스
1280 : DC/VS 보드 200 : 핀 선택부
210 : 제 1 셀렉터 220 : 멀티플렉서
230 : 제 2 셀렉터 240 : 제 3 셀렉터
본 발명은 번인 테스트 장치에 관한 것으로, 보다 구체적으로는 웨이퍼 레벨에서 반도체 메모리를 고속으로 테스트하기 위한 웨이퍼 레벨 번인 테스트 장치에 관한 것이다.
일반적으로, 웨이퍼 번인 테스트는 반도체 메모리 소자를 최종 출시하기 전에 웨이퍼 상태에서 제품이 사용될 조건보다 악화된 조건 즉, 고온 및 고전압을 인가하여 반도체 메모리 소자의 이상 유무를 판별하는 것을 의미하며, 웨이퍼 번인 테스트를 수행함에 의해 반도체 메모리 소자의 신뢰성을 향상시킬 수 있고 생산성을 확보할 수 있다.
예를 들어, 웨이퍼 번인 테스트를 위하여 웨이퍼 번인 테스트 모드로 진입한 후, 웨이퍼 상에 형성된 하나의 칼럼 또는 로우를 선택하고, 선택된 칼럼 또는 로우에 접속된 각각의 메모리 소자에 고온 및 고전압을 인가한 후, DC 테스트를 수행하여 불량이 발생한 셀을 확인한다.
이와 같이, 웨이퍼 레벨의 번인 테스트 장치는 테스트 대상 메모리 소자에 고온 및 고전압을 인가하여 메모리 소자의 신뢰성을 테스트하는 것으로, 데이터를 라이트(Write)하고 그 결과를 리드(Read)하여, 라이트값과 리드값을 비교하는 번인 테스트는 웨이퍼 레벨에서 수행하지 않고, 패키지 레벨 번인 테스트에서 수행하고 있다.
이와 같이, 현재는 반도체 메모리 장치의 라이트/리드 테스트가 패키지 상태에서 이루어지기 때문에, 테스트 시간이 오래 걸리고 불량이 발생한 경우 해당 소자의 리페어가 공정상 불가능하므로, 웨이퍼 레벨에서 데이터 라이트/리드 테스트를 고속으로 수행한다면, 반도체 소자의 생산성을 더욱 향상시킬 수 있을 것이다.
본 발명은 상술한 요구를 만족시키기 위하여 안출된 것으로서, 전압 또는 전류 측정에 한정되어 있던 웨이퍼 레벨의 번인 테스트에서 데이터의 라이트/리드 테스트를 고속으로 수행할 수 있는 웨이퍼 레벨 번인 테스트 장치를 제공하는 데 그 기술적 과제가 있다.
또한, 본 발명의 다른 기술적 과제는 웨이퍼 레벨에서 반도체 소자에 대한 라이트/리드 테스트를 수행함으로써 반도체 소자의 생산성을 향상시키고자 하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 웨이퍼 레벨 번인 테스트 장치는 복수의 펑션 테스트 신호를 입력받아, 상기 복수의 펑션 테스트 신호의 조합에 의해 복수의 펑션 테스트 제어 신호를 출력하고, 상기 복수의 펑션 테스트 제어 신호를 순차적으로 선택하여 테스트 대상 웨이퍼로 제공하기 위한 핀 선택부를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 웨이퍼 레벨 번인 테스트 장치는 운용자의 조작에 의해 웨이퍼 번인 테스트를 위한 실행 조건 및 복수의 명령이 입력되는 컴퓨터; 상기 컴퓨터를 통해 번인 테스트 실행 조건 및 복수의 명령을 입력받아 스트레스 테스트 제어 신호를 생성하여 스테이션(station)으로 출력하는 한편, 상기 복수의 펑션 테스트 제어 신호를 생성하고 상기 생성된 펑션 테스트 제어 신호 중 상기 테스트 대상 웨이퍼에 입력하고자 하는 펑션 테스트 제어 신호를 주어진 조건에 따라 순차적으로 선택하여 상기 스테이션으로 제공하며, 상기 스테이션으로부터 스트레스 테스트 결과 또는 펑션 테스트 결과를 전송받아 상기 컴퓨터로 제공하는 메인 테스트 장치; 및 상기 메인 테스트 장치로부터 제공되는 스트레스 테스트 제어 신호 또는 펑션 테스트 제어 신호에 의해 웨이퍼 로딩부에 로딩된 테스트 대상 웨이퍼에 대한 테스트를 수행하고, 상기 테스트 결과를 상기 메인 테스트 장치로 출력하는 스테이션;을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
이하의 설명에서, 스트레스 테스트(Stress Test)란 웨이퍼 레벨에서 반도체 메모리 소자에 고온, 고전압을 인가하여 불량셀을 확인하는 테스트를 의미하고, 펑션 테스트(Function Test)란 웨이퍼 레벨에서 반도체 메모리 소자에 데이터를 라이트하고 리드하여, 라이트한 데이터와 리드한 데이터를 비교하는 테스트를 의미한다.
도 1은 본 발명에 적용되는 웨이퍼 레벨 번인 테스트 장치의 구성도이다.
도시한 것과 같이, 웨이퍼 레벨 번인 테스트 장치(10)는 개인용 컴퓨터 등으로 구성되어 운용자의 조작에 의해 웨이퍼 번인 테스트를 위한 실행 조건, 명령 등이 입력되는 컴퓨터(110), 컴퓨터(110)를 통해 번인 테스트 실행 조건, 명령 등을 입력받고 전압 공급부(140)로부터 테스트 전압을 공급받아 테스트를 위한 스트레스 테스트 제어 신호, 펑션 테스트 제어 신호를 포함하는 각종 제어 신호들을 생성하여 스테이션(130)으로 출력하고, 스테이션(130)의 출력 신호로부터 테스트 결과 신호를 생성하여 컴퓨터(110)로 제공하는 메인(main) 테스트 장치(120) 및 테스트 대상 웨이퍼가 로딩(loading)되는 웨이퍼 로딩부를 구비하여, 메인 테스트 장치(120)로부터 제공되는 제어 신호와 전압 공급부(140)로부터 테스트 전압을 공급받아 번인 테스트를 위한 소정의 전압과 각종 테스트 신호 등을 웨이퍼에 제공하여 스트레스 테스트를 수행하고, 이에 대응하여 웨이퍼로부터 출력되는 신호를 메인 테스트 장치(120)로 출력하는 스테이션(130)을 포함한다.
이에 더하여, 본 발명의 메인 테스트 장치(120)는 복수의 펑션 테스트 신호(예를 들어, 어드레스(address) 신호, 데이터(data) 신호, 클럭(clock) 신호)를 기 설정된 조건에 따라 조합하여 복수의 펑션 테스트 제어 신호를 생성하고, 복수의 펑션 테스트 제어 신호 중에서 테스트 대상 웨이퍼에 입력하고자 하는 펑션 테스트 제어 신호를 주어진 조건에 따라 순차적으로 선택하여 스테이션(130)으로 제공하기 위한 핀 선택부를 더 구비하며, 도 2를 참조하여 구체적으로 설명하면 다음과 같다.
도 2는 도 1에 도시한 메인 테스트 장치의 상세 구성도이다.
도시한 것과 같이, 본 발명에 의한 메인 테스트 장치(120)는 패턴 발생부(ALPG; Algorithmic Pattern Generator)(1210), 어드레스 발생부(1220) 및 데이터 발생부(1230)를 포함하는 펑션 테스트 신호 발생부(1200), 기준 클럭 발생부(Rate Generator)(1240), 인터페이스(1250), 알람부(1260), 테스트 버스(1270), DC/VS 보드(Direct Current/Voltage Supply Board)(1280) 및 핀 선택부(200)를 포함한다.
이와 같은 구성을 갖는 메인 테스트 장치(120)에서, 스트레스 테스트 제어 신호는 기준클럭 발생부(1240)의 제어에 따라 ALPG(1210)에서 생성되어 핀 선택부(200)를 통해 스테이션(130)으로 전송되고, 스테이션(130)은 전압 공급부(140)에서 공급되는 전압을 이용하여 핀 선택부(200)를 통해 전송된 스트레스 테스트 제어 신호가 소정의 테스트 전압을 갖도록 하여 테스트 대상 메모리 소자에 인가한다. 그리고, 스테이션(130)의 스트레스 테스트 결과는 DC/VS 보드(1280)로 전송되어 테스트 파라미터(parameter)가 측정되며, DC/VS 보드(1280)의 측정 결과는 컴퓨터(110)로 전송된다.
또한, 인터페이스(1250)는 메인 테스트 장치(120)와 컴퓨터(110)간의 데이터 송수신을 가능하게 하고, 알람부(1260)는 테스트 장치의 이상 유무에 따라 필요한 경우 경보음을 출력한다.
한편, ALPG(1210)는 기준 클럭 발생부(1240)의 제어에 따라 테스트 패턴을 출력하고, ALPG(1210)에서 출력되는 테스트 패턴에 따라 라이트/리드 테스트를 위한 복수의 펑션 테스트 신호, 예를 들어 어드레스 신호 및 데이터 신호가 어드레스 발생부(1220) 및 데이터 발생부(1230)를 포함하는 펑션 테스트 신호 발생부(1200)로부터 출력되어 핀 선택부(200)로 입력된다. 이에 따라, 핀 선택부(200)는 입력되는 복수의 펑션 테스트 신호(예를 들어, 데이터, 어드레스 신호, 클럭 신호)의 조합에 의해 복수의 펑션 테스트 제어 신호를 생성하고, 복수의 펑션 테스트 제어 신호 중에서 테스트 대상 웨이퍼에 입력하고자 하는 펑션 테스트 제어 신호를 주어 진 조건에 따라 순차적으로 선택하여, 핀 선택 신호로서 스테이션(130)으로 출력한다. 이후, 스테이션(130)은 메인 테스트 장치(120)의 핀 선택부(200)로부터 순차적으로 출력되는 핀 선택 신호에 따라 웨이퍼 상에 형성된 반도체 소자에 라이트 및 리드 동작을 수행하고, 리드 결과를 다시 메인 테스트 장치(120)로 제공한다.
도 3은 도 2에 도시한 핀 선택부의 상세 구성도이다.
도시한 것과 같이, 본 발명의 핀 선택부(200)는 소정 비트(n+1 비트)의 데이터(Data<n:0>), 어드레스 신호(Address<n:0>), 하이 레벨 신호(HIGH) 및 로우 레벨 신호(LOW)와 같은 복수의 펑션 테스트 신호가 입력되어, 기 설정된 세팅(Setting) 신호(SET1)의 제어에 의해 상기 복수의 펑션 테스트 신호를 조합하여 복수의 펑션 테스트 제어 신호(ADD_Q1A<n:0>~ADD_Q8A<n:0>)를 출력하는 제 1 셀렉터(Selector)(210), 핀 선택 제어 신호(N_PINSEL<m:0>)에 응답하여 제 1 셀렉터(210)에서 출력되는 복수의 펑션 테스트 제어 신호(ADD_Q1A<n:0>~ADD_Q8A<n:0>)를 순차적으로 선택하여 핀 선택 신호(N_PS<n:0>)로 출력하는 멀티플렉서(Multiplexer)(220), 번인 테스트 대상 웨이퍼 상에 형성된 메모리 소자에 스트레스를 가하기 위한 제어 신호(HIGH, LOW, N_ECLK<l:0>)를 입력받아 세팅 신호(SET2)의 제어에 의해 스트레스 테스트 제어 신호를 출력하는 제 2 셀렉터(230), 멀티플렉서(220)에서 출력되는 핀 선택 신호(N_PS<n:0>) 및 제 2 셀렉터(230)에서 출력되는 스트레스 테스트 제어 신호 신호를 입력받아 세팅 신호(SET3)의 제어에 의해 두 입력 신호 중 어느 하나를 선택하여 스테이션(130)으로 출력(N_ECLKF)하기 위한 제 3 셀렉터(240)를 포함한다.
여기에서, 제 1 셀렉터(210)는 병렬 접속되는 복수의 셀렉터로 구성할 수 있 으며, 각각의 제 1 셀렉터(210)로부터 n비트의 라이트/리드 테스트 신호(ADD_Q1A<n:0>~ADD_Q8A<n:0>)가 2개 이상 출력되도록 할 수 있다.
한편, 펑션 테스트 제어 신호(ADD_Q1A<n:0>~ADD_Q8A<n:0>) 각각에 포함된 신호는 반도체 소자에 데이터를 라이트하고 리드하기 위한 어드레스 신호 및 데이터로 사용되며, 펑션 테스트 신호를 한번 입력하는 것에 의해 복수 개(예를 들어 8개)의 펑션 테스트 제어 신호를 생성하고, 이를 순차적으로 출력함으로써 웨이퍼 레벨의 번인 테스트에서 라이트/리드 테스트에 소요되는 시간을 단축시킬 수 있고, 다양한 패턴을 이용하여 라이트/리드 테스트를 수행할 수 있다.
아울러, 테스트를 수행하기 전에 설정되는 세팅 신호(SET1)를 제어하는 것에 의해 라이트할 데이터 및 어드레스 신호를 실시간으로 변경할 수 있어, 다양한 조합에 의해 테스트를 수행할 수 있다.
즉, 테스트를 수행하기 전 세팅 신호(SET1)를 다양한 값으로 설정해 두고, 제 1 셀렉터(210)에서 출력되는 펑션 테스트 제어 신호(ADD_Q1A<n:0>~ ADD_Q8A<n:0>)를 핀 선택 제어 신호(N_PINSEL<m:0>)의 제어에 의해 멀티플렉서(220)에서 순차적으로 선택하여 복수의 핀 선택 신호(N_PS<n:0>)를 출력하고, 이를 이용하여 테스트를 수행하고 난 후, 기 설정된 세팅 신호(SET1)를 변경하여 다시 복수의 펑션 테스트 제어 신호를 생성할 수 있기 때문에 고속 테스트가 가능하게 되는 것이다.
이상에서 설명한 것과 같이, 본 발명에서는 복수의 셀렉터 및 멀티플렉서를 구비하는 핀 선택부(200)에서 다양한 세팅 신호와 펑션 테스트 신호를 이용하여 제 어신호, 라이트 및 리드 테스트 신호를 포함하는 펑션 테스트 제어 신호를 실시간으로 생성함으로써, 스트레스 제어 신호만을 스테이션으로 제공하여 전압, 전류 측정에 한정되어 있던 웨이퍼 번인 테스트에서 펑션 테스트를 수행할 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면, 전압 또는 전류 측정에 한정되어 있던 웨이퍼 레벨의 번인 테스트시에, 제어신호, 라이트 테스트 신호 및 리드 테스트 신호를 포함하는 복수의 펑션 테스트 제어신호를 다양한 패턴을 갖도록 실시간으로 생성하여 웨이퍼 테스트를 수행함으로써, 반도체 소자의 신뢰성을 더욱 확보할 수 있다.
이에 따라, 웨이퍼 레벨에서 불량이 발생한 소자를 확인할 수 있고, 이를 즉시 다른 제품으로 대체할 수 있어, 반도체 소자의 생산성을 향상시킬 수 있다.

Claims (7)

  1. 웨이퍼 레벨의 번인 테스트 장치로서,
    복수의 펑션 테스트 신호를 입력받아, 상기 복수의 펑션 테스트 신호의 조합에 의해 복수의 펑션 테스트 제어 신호를 출력하고, 상기 복수의 펑션 테스트 제어 신호를 순차적으로 선택하여 테스트 대상 웨이퍼로 제공하기 위한 핀 선택부를 포함하는 것을 특징으로 하는 웨이퍼 레벨 번인 테스트 장치.
  2. 제 1 항에 있어서,
    상기 핀 선택부는 복수의 펑션 테스트 신호를 입력받아, 기 설정된 세팅 신호에 의해 상기 복수의 펑션 테스트 신호를 조합한 복수의 펑션 테스트 제어 신호를 출력하는 제 1 셀렉터;
    핀 선택 제어 신호에 응답하여, 상기 제 1 셀렉터에서 출력되는 복수의 펑션 테스트 제어 신호 중에서 상기 테스트 대상 웨이퍼에 입력하고자 하는 펑션 테스트 제어 신호를 주어진 조건에 따라 순차적으로 선택하여 핀 선택 신호로 출력하는 멀티플렉서;
    스트레스 테스트 제어 신호를 출력하는 제 2 셀렉터; 및
    상기 제 2 셀렉터로부터 출력되는 스트레스 테스트 제어 신호 및 상기 멀티플렉서에서 출력되는 핀 선택 신호를 입력받아, 상기 두 입력 신호 중 어느 하나를 선택하여 출력하는 제 3 셀렉터;
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 번인 테스트 장치.
  3. 제 2 항에 있어서,
    상기 제 1 셀렉터는 병렬 접속되는 복수의 셀렉터로 구성하는 것을 특징으로하는 웨이퍼 레벨 번인 테스트 장치.
  4. 제 2 항에 있어서,
    상기 복수의 펑션 테스트 제어 신호 각각은 데이터 및 어드레스 신호를 포함하는 것을 특징으로 하는 웨이퍼 레벨 번인 테스트 장치.
  5. 운용자의 조작에 의해 웨이퍼 번인 테스트를 위한 실행 조건 및 복수의 명령이 입력되는 컴퓨터;
    상기 컴퓨터를 통해 번인 테스트 실행 조건 및 복수의 명령을 입력받아 스트레스 테스트 제어 신호를 생성하여 스테이션으로 출력하는 한편, 상기 복수의 펑션 테스트 제어 신호를 생성하고 상기 생성된 펑션 테스트 제어 신호 중 상기 테스트 대상 웨이퍼에 입력하고자 하는 펑션 테스트 제어 신호를 주어진 조건에 따라 순차적으로 선택하여 상기 스테이션으로 제공하며, 상기 스테이션으로부터 스트레스 테스트 결과 또는 펑션 테스트 결과를 전송받아 상기 컴퓨터로 제공하는 메인 테스트 장치; 및
    상기 메인 테스트 장치로부터 제공되는 스트레스 테스트 제어 신호 또는 펑 션 테스트 제어 신호에 의해 웨이퍼 로딩부에 로딩된 테스트 대상 웨이퍼에 대한 테스트를 수행하고, 상기 테스트 결과를 상기 메인 테스트 장치로 출력하는 스테이션;
    을 포함하는 것을 특징으로 하는 웨이퍼 레벨 번인 테스트 장치.
  6. 제 5 항에 있어서,
    상기 메인 테스트 장치는,
    인터페이스;
    상기 스테이션으로부터 스트레스 테스트 결과를 전송받아 전류 및 전압 스트레스 테스트 파라미터를 측정하기 위한 DC/VS 보드;
    테스트 패턴을 출력하는 패턴 발생부;
    상기 테스트 패턴에 따라 복수의 펑션 테스트 신호를 출력하는 펑션 테스트 신호 발생부; 및
    상기 복수의 펑션 테스트 신호로부터 출력되는 펑션 테스트 신호를 입력받아 상기 펑션 테스트 신호의 조합에 의해 복수의 펑션 테스트 제어 신호를 출력하고, 상기 복수의 펑션 테스트 제어 신호 중에서 상기 테스트 대상 웨이퍼에 입력하고자 하는 펑션 테스트 제어 신호를 주어진 조건에 따라 순차적으로 선택하여 상기 스테이션으로 제공하기 위한 핀 선택부;
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 번인 테스트 장치.
  7. 제 6 항에 있어서,
    상기 펑션 테스트 제어 신호는 어드레스 신호, 데이터 신호 및 클럭 신호를 포함하는 것을 특징으로 하는 웨이퍼 레벨 번인 테스트 장치.
KR1020060046034A 2006-05-23 2006-05-23 웨이퍼 레벨 번인 테스트 장치 KR100738956B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060046034A KR100738956B1 (ko) 2006-05-23 2006-05-23 웨이퍼 레벨 번인 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060046034A KR100738956B1 (ko) 2006-05-23 2006-05-23 웨이퍼 레벨 번인 테스트 장치

Publications (1)

Publication Number Publication Date
KR100738956B1 true KR100738956B1 (ko) 2007-07-12

Family

ID=38504185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046034A KR100738956B1 (ko) 2006-05-23 2006-05-23 웨이퍼 레벨 번인 테스트 장치

Country Status (1)

Country Link
KR (1) KR100738956B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035434A (ko) * 1998-11-13 2000-06-26 포만 제프리 엘 반도체 구조물 및 반도체 웨이퍼 테스트 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035434A (ko) * 1998-11-13 2000-06-26 포만 제프리 엘 반도체 구조물 및 반도체 웨이퍼 테스트 방법

Similar Documents

Publication Publication Date Title
KR100471544B1 (ko) 실장과 에이티이가 통합된 반도체 소자 테스트 장치
KR100628385B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
US7114110B2 (en) Semiconductor device, and the method of testing or making of the semiconductor device
JP3804733B2 (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路
WO2010061523A1 (ja) 試験方法及びそれに用いられるプログラム製品
KR20090060772A (ko) 반도체 디바이스 테스트 시스템
US20100275076A1 (en) Semiconductor integrated circuit and testing method for the same
JP2005063471A (ja) 半導体試験装置及びその制御方法
KR20190061957A (ko) 반도체 장치 및 이를 포함하는 시스템
JPWO2003052767A1 (ja) 半導体試験装置
KR100856079B1 (ko) 반도체 검사장치
KR100738956B1 (ko) 웨이퍼 레벨 번인 테스트 장치
US7403027B2 (en) Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
KR20180008105A (ko) 반도체 테스트 장치 및 반도체 테스트 방법
KR100750397B1 (ko) 웨이퍼 검사장치의 멀티 테스트 구현시스템
JP2010156553A (ja) 試験装置の制御方法
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
KR20030067891A (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
JP2010165755A (ja) 半導体装置
JPH11316259A (ja) 半導体試験装置およびこれを用いた半導体試験方法
KR20080102827A (ko) 모니터 번인 시스템
KR100737918B1 (ko) 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법
KR20080099902A (ko) 반도체 메모리 장치의 테스트 시스템
KR20090115615A (ko) 고장 여부 판단장치를 포함한 메모리 테스트 시스템 및메모리 테스트 시스템에서 디바이스의 고장 여부 판단방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160706

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180705

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190708

Year of fee payment: 13