KR101121957B1 - 반도체 디바이스 및 그의 테스트 방법 - Google Patents

반도체 디바이스 및 그의 테스트 방법 Download PDF

Info

Publication number
KR101121957B1
KR101121957B1 KR1020090121450A KR20090121450A KR101121957B1 KR 101121957 B1 KR101121957 B1 KR 101121957B1 KR 1020090121450 A KR1020090121450 A KR 1020090121450A KR 20090121450 A KR20090121450 A KR 20090121450A KR 101121957 B1 KR101121957 B1 KR 101121957B1
Authority
KR
South Korea
Prior art keywords
output
control signal
odd
test
semiconductor device
Prior art date
Application number
KR1020090121450A
Other languages
English (en)
Other versions
KR20110064734A (ko
Inventor
고영근
정용익
조현호
김언영
나준호
김대성
한대근
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020090121450A priority Critical patent/KR101121957B1/ko
Publication of KR20110064734A publication Critical patent/KR20110064734A/ko
Application granted granted Critical
Publication of KR101121957B1 publication Critical patent/KR101121957B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 의한 반도체 디바이스는 테스트용 탐침 카드의 니들을 통해 테스트 장비와 연결되어 테스트를 수행하는 반도체 디바이스에 있어서, 상기 테스트 장비로부터 입력되는 오드 테스트 제어 신호와 이븐 테스트 제어 신호에 응답하여 스위칭 제어 신호를 출력하는 출력 제어부(310); 및 상기 스위칭 제어 신호에 응답하여 상기 반도체 디바이스의 기수번째 출력을 출력핀들 중 절반의 출력핀들로 전송하거나 우수번째 출력을 상기 절반의 출력핀들로 각각 전송하는 출력 제어 스위칭부(330)를 포함하는 것을 특징으로 한다.
테스트, 반도체 디바이스, 탐침 니들

Description

반도체 디바이스 및 그의 테스트 방법{Semiconductor Device And Test Method Of It}
본 발명은 반도체 디바이스 및 그의 테스트 방법에 관한 것으로, 구체적으로는 사용되는 탐침 니들의 개수 및 테스트 장비 내의 채널수를 감소시킬 수 있어 테스트 비용을 감소시킨 반도체 디바이스 및 그의 테스트 방법에 관한 것이다.
반도체 칩의 테스트는 반도체 칩의 패스(pass) 또는 페일(fail)을 분류하는 반도체 칩 생산의 최종 단계이다. 일반적으로, 반도체 디바이스의 최종 패키징 공정까지 진행 후 칩의 불량 여부를 테스트한다.
도 1은 종래 기술에 따른 반도체 디바이스를 테스트하는 방법을 설명하기 위한 도면이다.
도 1에 도시된 반도체 장비는 반도체 디바이스(110), 테스트용 탐침 카드(120) 및 테스트 장비(130)를 포함한다.
테스트용 탐침(probe) 카드(120)는 니들(needle)을 통하여 반도체 디바이스(110)의 입력핀/출력핀과 테스트 장비(130)를 연결시킨다.
도 1에 도시된 반도체 디바이스(110)의 테스트 동작은 다음과 같이 진행된 다. 상기 테스트 장비(130)로부터 입력 데이터를 탐침 카드(120)의 니들들을 통하여 반도체 디바이스(110)의 입력핀들에 공급한다. 그리고, 반도체 디바이스(110)의 불량 여부 또는 정상 동작 수행 여부와 같은 테스트 동작이 완료되면, 최종 출력 데이터들은 출력핀들로부터 니들들을 통하여 테스트 장비(130)로 출력되고, 상기 테스트 장비(130)로부터 테스트 결과를 알 수 있다.
그런데, 종래의 반도체 디바이스(110)의 테스트 방법은 반도체 디바이스(110)가 정상적으로 제작되었는지를 알기위하여 도 1에 도시된 반도체 디바이스(110)의 출력이 N 개인 경우, N 개의 출력에 대해 모두 테스트를 하고 있다.
예를 들면, 액정 디스플레이 패널의 구동 회로와 같이 다수의 아날로그 출력을 구비하는 반도체 디바이스(110)를 테스트할 경우 출력이 N 개인 경우, N 개의 출력에 대해 모두 테스트를 하게 된다.
따라서, 반도체 디바이스(110)의 출력의 개수가 증가함에 따라 테스트 시간이 증가하고, 출력 개수만큼 탐침 카드(120)의 니들 개수가 증가하게 되므로 테스트 장비(130)의 가격도 증가하고, 테스트 비용 및 테스트 시간이 증가되므로 결과적으로 반도체 디바이스(110)의 생산 원가 증가를 초래한다.
왜냐하면, 테스트 장비(130)의 가격을 결정하는 중요한 요소 중 하나는 니들의 개수이다. 즉, 출력의 개수가 증가함에 따라 니들의 개수가 증가되며, 테스트 장비(130)에서 데이터를 읽어 들여야 하는 채널수도 증가된다. 이것은 테스트 장비(130)의 가격이 상승되며, 테스트 비용의 증가로 이어진다.
본 발명이 이루고자 하는 기술적 과제는 탐침 니들의 개수를 감소시켜 테스트 비용을 절감한 반도체 디바이스 및 그의 테스트 방법을 제공하기 위한 것이다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 반도체 디바이스는 테스트용 탐침 카드의 니들을 통해 테스트 장비와 연결되어 테스트를 수행하는 반도체 디바이스에 있어서, 상기 테스트 장비로부터 입력되는 오드 테스트 제어 신호와 이븐 테스트 제어 신호에 응답하여 스위칭 제어 신호를 출력하는 출력 제어부(310); 및상기 스위칭 제어 신호에 응답하여 상기 반도체 디바이스의 기수번째 출력을 출력핀들 중 절반의 출력핀들로 전송하거나 우수번째 출력을 상기 절반의 출력핀들로 각각 전송하는 출력 제어 스위칭부(330)를 포함하는 것을 특징으로 한다.
본 발명에 의한 디스플레이 회로의 구동 방법은 (a) 테스트 장비로부터 공급되는 이븐 테스트 제어 신호 또는 오드 테스트 제어 신호 및 입력 데이터들을 반도체 디바이스에 입력하는 단계; (b) 상기 이븐 테스트 제어 신호 및 상기 오드 테스트 제어 신호에 따라 스위칭 제어 신호를 조절하는 단계; (c)상기 스위칭 제어 신호에 응답하여 상기 이븐 출력부의 출력 신호를 해당 출력핀으로 전송하거나, 상기 오드 출력부의 출력 신호를 상기 해당 출력핀으로 전송하는 단계; 및 상기 출력핀으로부터의 출력 데이터를 읽어내어 테스트 결과를 확인하는 단계를 구비하는 것을 특징으로 한다.
본 발명에 따른 반도체 디바이스 및 그의 테스트 방법은 테스트를 위한 출력핀을 절반만 사용하기 때문에 테스트용 탐침 카드의 출력 니들의 개수를 1/2로 감소시키면서 테스트가 가능하여 테스트 비용의 감소가 가능하여 원가 경쟁력을 높이는 효과가 있다.
또한, 본 발명에 따른 반도체 디바이스 및 그의 테스트 방법은 출력하지 않는 출력 회로는 비활성화시킴으로서 안정적이고 정확한 테스트 결과를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 2는 본 발명에 따른 반도체 디바이스(210)의 테스트 방법을 설명하기 위하여 본 발명에 따른 반도체 디바이스(210)와 테스트 장비(230)간의 연결 상태를 도시한 것이다.
도 2에 도시된 본 발명에 따른 반도체 디바이스(210)는 테스트 장비(230)로부터 K개의 입력 데이터를 각각의 입력핀에 입력받는다. 그리고, 테스트 장비(230)로부터 공급받은 이븐 테스트 제어 신호(Output_ctl_E)와 오드 테스트 제어 신호(Output_ctl_O)에 응답하여 N 개의 출력 중 절반의 출력만을 2분의 N개의 출력핀으로 전달하므로 절반의 핀만으로 반도체 디바이스(210)를 테스트할 수 있다. 즉, 본 발명은 종래 기술에 비해 탐침 카드의 출력핀 측의 니들 개수가 절반으로 감소될 수 있다. 또한, 테스트 장비(230)에서 요구되는 채널 수도 (1/2)N개로 감소될 수 있다. 여기서, 입력핀의 개수(K)와 출력핀의 개수(N)는 동일한 경우도 있고, 상 이한 경우도 있다.
상기 이븐 테스트 제어 신호(Output_ctl_E)와 상기 오드 테스트 제어 신호(Output_ctl_O)는 상기 테스트 장비(230)로부터 상기 반도체 디바이스(210)의 해당 핀으로 입력되는 신호이며, 반도체 디바이스(210)의 내부 출력을 제어하는 신호이다. 특히, 상기 이븐 테스트 제어 신호(Output_ctl_E)는 반도체 디바이스(210)의 우수번째 출력을 선택하여 테스트하기 위한 신호이고, 상기 오드 테스트 제어 신호(Output_ctl_O)는 반도체 디바이스(210)의 기수번째 출력을 선택하여 테스트하기 위한 신호이다.
상기 테스트 장비(230)는 제작된 반도체 디바이스(210)의 성능 및 특성을 테스트하는 장비이다. 테스트용 탐침 카드(220)를 통하여 본 발명에 따른 반도체 디바이스(210)에 입력 데이터를 공급하고, 반도체 디바이스(210)의 성능 및 출력 특성 데이터 특성을 상기 테스트 장비(230)로부터 읽어낸다.
상기 테스트용 탐침 카드(220)는 본 발명에 따른 반도체 디바이스(210)를 테스트할 수 있도록 니들을 고정시키고, 테스트 장비(230)로부터 입력 데이터를 테스트용 탐침 카드(220)의 니들(Needle)을 통하여 상기 반도체 디바이스(210)에 공급할 수 있도록 하며, 상기 반도체 디바이스(210)의 출력 데이터를 니들들을 통하여 테스트 장비(230)에 전달한다.
본 발명에 따른 반도체 디바이스(210)를 측정하기 위한 테스트용 탐침 카드(220)의 니들은 K개의 입력 니들, 이븐/오드 테스트 제어 신호(Output_ctl_E, Output_ctl_O)를 입력하기 위한 2개의 입력 니들 및 (1/2)N개의 출력 니들만을 구비하여 종래에 비해 니들 개수가 크게 감소됨을 알 수 있다.
도 3은 도 2에 도시된 본 발명에 따른 반도체 디바이스(210)의 상세 블록도이다.
도 3에 도시된 반도체 디바이스(210)는 출력 제어부(310), 오드 출력부/이븐 출력부(320) 및 출력 제어 스위칭부(330)를 포함한다.
상기 출력 제어부(310)는 외부로부터 오드 테스트 제어 신호(Output_ctl_O)와 이븐 테스트 제어 신호(Output_ctl_E)에 응답하여 스위칭 제어 신호(switch_ctl), 오드 출력 제어 신호(Odd_ctl) 및 이븐 출력 제어 신호(Even_ctl)를 출력한다.
구체적으로, 상기 출력 제어부(310)는 상기 오드 테스트 제어 신호(Output_ctl_O)가 활성화되면 상기 오드 출력 제어 신호(Odd_ctl)를 활성화시키고, 상기 오드 출력부(321,323,325)의 출력을 해당 출력핀(Pin#1,Pin#3,,,Pin#(N-1))으로 전달하기 위한 스위칭 제어 신호(switch_ctl)를 출력한다.
그리고, 상기 출력 제어부(310)는 상기 이븐 테스트 제어 신호(Output_ctl_E)가 활성화되면 상기 이븐 출력 제어 신호(Even_ctl)를 활성화시키고, 상기 이븐 출력부(322,324,326)의 출력을 해당 출력핀(Pin#1,Pin#3,,,Pin#(N-1))으로 전달하기 위한 스위칭 제어 신호(switch_ctl)를 출력한다.
상기 이븐 출력부(322,324,326) 및 상기 오드 출력부(321,323,325)는 앞단에 입력 데이터에 따라 동작하는 메인 회로의 출력을 입력받는 최종 출력 회로이다.
상기 이븐 출력부(322,324,326) 및 상기 오드 출력부(321,323,325)는 각각 (1/2)N개가 구비된다.
상기 오드 출력부(321,323,325)는 상기 반도체 디바이스(210)의 기수번째 출력 회로이며, 종래 기술과 달리 상기 오드 출력 제어 신호(Odd_ctl)에 응답하여 구동하여 기수번째 출력을 출력한다.
상기 이븐 출력부(322,324,326)는 상기 반도체 디바이스(210)의 우수번째 출력 회로이며, 종래 기술과 달리 상기 이븐 출력 제어 신호(Even_ctl)에 응답하여 구동하여 우수번째 출력을 출력한다.
즉, 상기 오드 출력 제어 신호(Odd_ctl)가 인에이블되면, 상기 오드 출력부(321,323,325)는 구동하여 상기 반도체 디바이스(210)의 기수번째 출력은 모두 출력한다. 또한, 상기 이븐 출력 제어 신호(Even_ctl)가 인에이블되면, 상기 이븐 출력부(322,324,326)는 구동하여 상기 반도체 디바이스(210)의 우수번째 출력은 모두 출력한다.
상기 출력 제어 스위칭부(330)는 상기 스위칭 제어 신호(switch_ctl)에 응답하여 상기 반도체 디바이스(210)의 기수번째 출력을 출력핀(Pin#1,Pin#3,,,Pin#(N-1))으로 전송하거나 우수번째 출력을 출력핀(Pin#1,Pin#3,,,Pin#(N-1))으로 각각 전송한다.
도 4는 도 3에 도시된 반도체 디바이스(210)의 상세 회로도이다.
도 4에 도시된 반도체 디바이스(210)는 복수의 오드 출력부(321,323,325) 및 복수의 이븐 출력부(322,324,326), 출력 제어부(310) 및 출력 제어 스위칭부(330)를 포함한다.
상기 이븐 출력부(322,324,326) 및 상기 오드 출력부(321,323,325)는 각각 (1/2)N개가 구비된다.
상기 출력 제어 스위칭부(330)는 2N개의 스위칭 소자로 구성된다. 각각의 오드 출력부(321,323,325)와 이븐 출력부(322,324,326)마다 2개의 스위칭 소자를 구비하며, 하나의 오드 출력부와 하나의 이븐 출력부가 쌍을 이루어 4개의 스위칭 소자를 구비한다.
상기 출력 제어 스위칭부(330)는 제1 스위칭 소자들(SW11, SW21, SW31) 내지 제4 스위칭 소자들(SW14, SW24, SW34)로 구성된다.
구체적으로, 상기 출력 제어 스위칭부(330)는 상기 스위칭 제어 신호(switch_ctl)에 응답하여 상기 오드 출력부(321,323,325)의 출력단과 상기 오드 출력부(321,323,325)에 대응되는 출력핀(Pin#1,Pin#3,,,Pin#(N-1))사이에 접속되는 (1/2)N개의 제1 스위칭 소자들(SW11, SW21, SW31), 상기 스위칭 제어 신호(switch_ctl)에 응답하여 상기 오드 출력부(321,323,325)의 출력단과 상기 이븐 출력부(322,324,326)에 대응되는 출력핀(Pin#2,Pin#4,,,Pin#(N)) 사이에 접속되는 (1/2)N개의 제2 스위칭 소자들(SW12, SW22, SW32), 상기 스위칭 제어 신호(switch_ctl)에 응답하여 상기 이븐 출력부(322,324,326)의 출력단과 상기 이븐 출력부(322,324,326)에 대응되는 출력핀(Pin#2,Pin#4,,,Pin#(N)) 사이에 접속되는 (1/2)N개의 제3 스위칭 소자들(SW13, SW23, SW33) 및 상기 스위칭 제어 신호(switch_ctl)에 응답하여 상기 이븐 출력부(322,324,326)의 출력단과 상기 오드 출력부(321,323,325)에 대응되는 출력핀(Pin#1,Pin#3,,,Pin#(N-1)) 사이에 접속되는 (1/2)N개의 제4 스위칭 소자들(SW14, SW24, SW34)로 구성된다.
상기 제1 스위칭 소자들(SW11, SW21, SW31) 내지 제4 스위칭 소자들(SW14, SW24, SW34)은 스위치로 구현할 수 있으며, 도 4에 도시된 바와 같이, 각각 제1 스위치(SW11, SW21, SW31) 내지 제4 스위치(SW14, SW24, SW34)로 구현할 수 있다.
또한, 상기 제1 스위칭 소자들(SW11, SW21, SW31) 내지 상기 제4 스위칭 소자들(SW14, SW24, SW34)은 상기 스위칭 제어 신호(switch_ctl)에 의해 턴온(연결)되기도 하고, 턴오프(분리)되기도 한다.
예를 들면, 제1 스위치(SW11)는 상기 제1 오드 출력부(321)의 출력단과 제1 출력핀(Pin#1) 사이에 접속된다. 제2 스위치(SW12)는 상기 제1 오드 출력부(321)의 출력단과 제2 출력핀(Pin#2) 사이에 접속된다. 제3 스위치(SW13)는 상기 제1 이븐 출력부(322)의 출력단과 제2 출력핀(Pin#2) 사이에 접속된다. 제4 스위치(SW14)는 상기 제1 이븐 출력부(322)의 출력단과 제1 출력핀(Pin#1) 사이에 접속된다.
도시하지 않았지만, 상기 제1 스위칭 소자들 내지 상기 제4 스위칭 소자들은 상기 출력 제어부(310)의 출력 신호를 게이트에 입력받고 제1 단자 및 제2 단자는 각각 상기 오드 출력부(321,323,325)/이븐 출력부(322,324,326)의 출력단과 출력 핀에 연결된 모스 트랜지스터들로도 구현할 수 있다.
도 5a는 도 4에 도시된 반도체 디바이스(210)의 기수번째 출력만을 테스트시의 동작 회로도이다.
이때, 이븐 출력부들(322,324,326)은 비활성화되며(검정색으로 표시), 오드 출력부들(321,323,325)만 활성화된다. 그리고, 각각의 오드 출력부들(321,323,325)의 출력 신호는 제1 스위치들(SW11, SW21, SW31)을 통하여 해당 출력핀들(Pin#1,Pin#3,,,Pin#(N-1))로 전송된다.
도 5b는 도 4에 도시된 반도체 디바이스(210)의 우수번째 출력만을 테스트시의 동작 회로도이다.
이때, 오드 출력부들(321,323,325)은 비활성화되며(검은색으로 표시), 이븐 출력부들(322,324,326)만 활성화된다. 그리고, 각각의 이븐 출력부들(322,324,326)의 출력 신호는 제4 스위치들(SW14, SW24, SW34)을 통하여 해당 출력핀들(Pin#1,Pin#3,,,Pin#(N-1))로 전송된다.
도 2 내지 도 5a, 도 5b에 도시된 본 발명에 따른 반도체 디바이스(210)의 테스트 방법을 설명하면 다음과 같다.
도 5a와 같이, 반도체 디바이스(210)의 기수번째 출력만을 테스트시, 상기 오드 테스트 제어 신호(Output_ctl_O)는 로직 하이가 되고, 상기 이븐 테스트 제어 신호(Output_ctl_E)는 로직 로우이고, 입력 데이터들은 니들을 통해 상기 테스트 장비(230)로부터 전송되어 상기 반도체 디바이스(210)의 해당 입력핀들에 공급한다.
상기 출력 제어부(310)는 상기 이븐 출력 제어 신호(Even_ctl)는 디스에이블 신호를 출력하고, 상기 오드 출력 제어 신호(Odd_ctl)는 인에이블 신호를 출력한다. 상기 이븐 출력부(322,324,326)는 디스에이블되어 구동하지 않고, 상기 오드 출력부(321,323,325)는 인에이블되어 출력 신호를 출력한다. 이때 상기 이븐 출력부(322,324,326)는 구동하지 않으므로 출력 신호를 출력하지 않아 반도체 디바이스(210) 동작이 안정될 수 있다.
그리고, 상기 출력 제어 스위칭부(330) 중 제1 스위치(SW11, SW21, SW31)는 턴온되고, 제2 스위치(SW12, SW22, SW32) 내지 제4 스위치(SW14, SW24, SW34)는 턴오프된다. 상기 제1 스위치(SW11, SW21, SW31)가 턴온되므로, 상기 오드 출력부(321,323,325)의 출력 신호는 해당 출력핀들(Pin#1,Pin#3,,,Pin#(N-1))로 전달된다. 그리고, 상기 제2 스위치(SW12, SW22, SW32), 상기 제3 스위치(SW13, SW23, SW33) 및 상기 제4 스위치(SW14, SW24, SW34)는 턴오프되므로 상기 이븐 출력부(322,324,326)로부터의 불분명한 신호가 출력핀들(Pin#1,Pin#3,,,Pin#(N-1))로 전달되지 않는다.
따라서, 각 출력핀 중 절반의 핀(Pin#1,Pin#3,,,Pin#(N-1))만 상기 오드 출력부(321,323,325)의 출력 신호를 출력하고, 상기 테스트 장비(230)는 상기 오드 출력들의 특성을 검증할 수 있게 된다.
또한, 도 5b와 같이, 반도체 디바이스(210)의 우수번째 출력만을 테스트시, 상기 이븐 테스트 제어 신호(Output_ctl_E)는 로직 하이가 되고, 상기 오드 테스트 제어 신호(Output_ctl_O)는 로직 로우이고, 입력 데이터들은 상기 테스트 장비(230)로부터 공급받아 K개의 니들을 통해 상기 반도체 디바이스(210)의 해당 입력핀에 공급된다.
상기 출력 제어부(310)는 상기 오드 출력 제어 신호(Odd_ctl)는 디스에이블 신호를 출력하고, 상기 이븐 출력 제어 신호(Even_ctl)는 인에이블 신호를 출력한다. 상기 오드 출력부(321,323,325)는 디스에이블되어 구동하지 않고, 상기 이븐 출력부(322,324,326)는 인에이블되어 출력 신호를 출력한다. 이때 오드 출력부는 구동하지 않으므로 출력 신호를 출력하지 않아 반도체 디바이스(210) 동작이 안정될 수 있다.
그리고, 상기 출력 제어 스위칭부(330) 중 제4 스위치(SW14, SW24, SW34)는 턴온되고, 제1 스위치(SW11, SW21, SW31) 내지 제3 스위치(SW13, SW23, SW33)는 턴오프된다. 상기 제4 스위치(SW14, SW24, SW34)가 턴온되므로, 상기 이븐 출력 부(322,324,326)의 출력 신호는 해당 핀(Pin#1,Pin#3,,,Pin#(N-1))으로 전달된다. 그리고, 상기 제1 스위치(SW11, SW21, SW31) 내지 상기 제3 스위치(SW12, SW22, SW32)는 턴오프되므로 상기 오드 출력부(321,323,325)로부터의 불분명한 신호가 출력 핀들(Pin#1,Pin#3,,,Pin#(N-1))로 전달되지 않는다.
따라서, 각 출력핀 중 절반의 핀(Pin#1,Pin#3,,,Pin#(N-1))만 상기 이븐 출력부(322,324,326)의 출력 신호를 출력하고, 상기 테스트 장비(230)는 상기 이븐 출력부(322,324,326)의 데이터들을 검증할 수 있게 된다.
이와 같이, 본 발명에 따른 반도체 디바이스(210)는 이븐 출력만을 테스트시, 오드 출력 회로는 비활성화(disable)시키고, 오드 출력만을 테스트시, 이븐 출력부는 비활성화시킴으로써 출력하지 않는 회로에서의 값이 불안정한 상태(oscillation)되어 측정중인 출력값에 영향을 주는 것도 방지하면서, 출력 니들의 개수는 감소시켜 테스트 비용을 줄이면서 안정적인 테스트 결과를 얻을 수 있다.
또한, 본 발명에 따른 반도체 디바이스(210)를 테스트용 탐침 카드(220)의 출력 니들의 개수가 N개인 것을 사용하여 테스트하는 경우에도 적용할 수 있다.
즉, 이븐 출력부의 출력과 오드 출력부의 출력을 모두 테스트하는 경우에는, 상기 제1 스위칭 소자(SW11, SW21, SW31)와 상기 제3 스위칭 소자(SW13, SW23, SW33)가 각각 턴온되고, 상기 제2 스위칭 소자(SW12, SW22, SW32)와 상기 제4 스위칭 소 자(SW14, SW24, SW34)는 턴오프된다. 또는 상기 제2 스위칭 소자(SW12, SW22, SW32)와 상기 제4 스위칭 소자(SW14, SW24, SW34)가 턴온되고, 상기 제1 스위칭 소자(SW11, SW21, SW31)와 상기 제3 스위칭 소자(SW13, SW23, SW33)는 턴오프될 수 있다. 따라서, 상기 반도체 디바이스(210)의 모든 출력을 테스트하는 경우에는 4 개의 스위치 중 2 개의 스위치가 각각의 출력 핀과 연결됨으로써 테스트할 수 있다.
즉, 본 발명에 따른 반도체 디바이스(210)는 출력핀에 연결되는 니들의 개수가 (1/2)N개인 종류나 N개인 종류의 탐침 카드에도 모두 적용할 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 종래 기술에 따른 반도체 디바이스를 테스트하는 방법을 설명하기 위한 도면이다.
도 2는 본 발명에 따른 반도체 디바이스의 테스트시 반도체 디바이스와 테스트 장비간의 연결 상태를 도시한 것이다.
도 3은 도 2에 도시된 본 발명에 따른 반도체 디바이스의 상세 블록도이다.
도 4는 도 3에 도시된 반도체 디바이스(210)의 상세 회로도이다.
도 5a는 도 4에 도시된 반도체 디바이스의 기수번째 출력을 테스트시의 동작 회로도이다.
도 5b는 도 4에 도시된 반도체 디바이스의 우수번째 출력을 테스트시의 동작 회로도이다.

Claims (14)

  1. 테스트용 탐침 카드의 니들을 통해 테스트 장비와 연결되어 테스트를 수행하는 반도체 디바이스에 있어서,
    상기 테스트 장비로부터 입력되는 오드 테스트 제어 신호와 이븐 테스트 제어 신호에 응답하여 스위칭 제어 신호를 출력하는 출력 제어부(310); 및
    상기 스위칭 제어 신호에 응답하여 상기 반도체 디바이스의 기수번째 출력을 출력핀들 중 절반의 출력핀들로 전송하거나 우수번째 출력을 상기 절반의 출력핀들로 각각 전송하는 출력 제어 스위칭부(330)를 포함하되,
    상기 출력 제어부(310)는 상기 오드 테스트 제어 신호와 상기 이븐 테스트 제어 신호에 응답하여 오드 출력 제어 신호 및 이븐 출력 제어 신호를 출력하고,
    상기 반도체 디바이스의 기수번째 출력 회로이며, 상기 오드 출력 제어 신호에 응답하여 구동하여 상기 기수번째 출력을 출력하는 오드 출력부(321,323,325);및
    상기 반도체 디바이스의 우수번째 출력 회로이며, 상기 이븐 출력 제어 신호에 응답하여 구동하여 상기 우수번째 출력을 출력하는 이븐 출력부(322,324,326)를 구비하는 것을 특징으로 하는 반도체 디바이스.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 출력 제어부(310)는,
    상기 오드 테스트 제어 신호가 활성화되면 상기 오드 출력 제어 신호를 활성화시키고, 상기 오드 출력부의 출력을 상기 절반의 출력핀으로 전달하기 위한 스위칭 제어 신호를 출력하고,
    상기 이븐 테스트 제어 신호가 활성화되면 상기 이븐 출력 제어 신호를 활성화시키고, 상기 이븐 출력부의 출력을 상기 절반의 출력핀으로 전달하기 위한 스위칭 제어 신호를 출력하는 것을 특징으로 하는 반도체 디바이스.
  4. 제 3 항에 있어서,
    상기 오드 출력부와 상기 이븐 출력부는 각각 N/2 개씩 구비되고,
    상기 출력 제어 스위칭부(330)는,
    상기 스위칭 제어 신호에 응답하여 상기 오드 출력부의 출력단과 상기 오드 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제1 스위칭 소자들;
    상기 스위칭 제어 신호에 응답하여 상기 오드 출력부의 출력단과 상기 이븐 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제2 스위칭 소자들;
    상기 스위칭 제어 신호에 응답하여 상기 이븐 출력부의 출력단과 상기 이븐 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제3 스위칭 소자들; 및
    상기 스위칭 제어 신호에 응답하여 상기 이븐 출력부의 출력단과 상기 오드 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제4 스위칭 소자들을 포함하는 것을 특징으로 하는 반도체 디바이스.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 출력 제어 스위칭부(330)는,
    상기 오드 테스트 제어 신호가 활성화되고 상기 이븐 테스트 제어 신호가 비활성화됨에 따라 상기 제1 스위칭 소자들은 턴온되고, 상기 제2 스위칭 소자들 내지 제4 스위칭 소자들은 턴오프되는 것을 특징으로 하는 반도체 디바이스.
  7. 제 4 항에 있어서,
    상기 출력 제어 스위칭부(330)는,
    상기 이븐 테스트 제어 신호가 활성화되고, 상기 오드 테스트 제어 신호가 비활성화됨에 따라 상기 제4 스위칭 소자들은 턴온되고, 상기 제1 스위칭 소자들 내지 제3 스위칭 소자들은 턴오프되는 것을 특징으로 하는 반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 반도체 디바이스는 패키징 전의 베어 칩(bear chip) 상태 또는 웨이퍼(wafer) 상태이거나, 패키징 이후의 상태인 것을 특징으로 하는 반도체 디바이스.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020090121450A 2009-12-08 2009-12-08 반도체 디바이스 및 그의 테스트 방법 KR101121957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090121450A KR101121957B1 (ko) 2009-12-08 2009-12-08 반도체 디바이스 및 그의 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121450A KR101121957B1 (ko) 2009-12-08 2009-12-08 반도체 디바이스 및 그의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20110064734A KR20110064734A (ko) 2011-06-15
KR101121957B1 true KR101121957B1 (ko) 2012-03-09

Family

ID=44398109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121450A KR101121957B1 (ko) 2009-12-08 2009-12-08 반도체 디바이스 및 그의 테스트 방법

Country Status (1)

Country Link
KR (1) KR101121957B1 (ko)

Also Published As

Publication number Publication date
KR20110064734A (ko) 2011-06-15

Similar Documents

Publication Publication Date Title
US10725102B2 (en) Addressable test chip with sensing circuit
US7612574B2 (en) Systems and methods for defect testing of externally accessible integrated circuit interconnects
JP4708269B2 (ja) 半導体装置、及び半導体装置の検査方法
CN110910800A (zh) 源极驱动器
JP2005033067A (ja) 半導体集積回路、その静電気耐圧試験方法及び装置
KR102544983B1 (ko) 테스트 시스템 및 테스트 컨트롤러
US9575114B2 (en) Test system and device
US7230446B2 (en) Semiconductor logic circuit device having pull-up/pull-down circuit for input buffer pad and wafer-probing testing method therefor
KR101121957B1 (ko) 반도체 디바이스 및 그의 테스트 방법
JP2008242164A (ja) 表示装置の駆動回路およびそのテスト方法
US20050030056A1 (en) Apparatus for measuring VS parameters in a wafer burn-in system
KR100750397B1 (ko) 웨이퍼 검사장치의 멀티 테스트 구현시스템
JP2010165755A (ja) 半導体装置
KR20120028850A (ko) 반도체 장치, 반도체 테스터 및 반도체 테스트 시스템
JP2009188371A (ja) 半導体装置及びその評価方法
US20030038651A1 (en) Display device test procedure and apparatus
JP2010002315A (ja) 半導体試験装置とそのｄｃ特性試験方法
KR102673395B1 (ko) 소스 구동 장치
JP4061533B2 (ja) Ｉｃテスタ
KR100430096B1 (ko) 구동회로검사방법및그장치
JP2006201005A (ja) 半導体装置とそのテスト装置及びテスト方法。
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
KR20080046919A (ko) Ｏｄｔ회로의 테스트 장치
JP2002299460A (ja) 半導体集積回路
JP5614354B2 (ja) 半導体装置及び出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 9