KR20110064734A - 반도체 디바이스 및 그의 테스트 방법 - Google Patents
반도체 디바이스 및 그의 테스트 방법 Download PDFInfo
- Publication number
- KR20110064734A KR20110064734A KR1020090121450A KR20090121450A KR20110064734A KR 20110064734 A KR20110064734 A KR 20110064734A KR 1020090121450 A KR1020090121450 A KR 1020090121450A KR 20090121450 A KR20090121450 A KR 20090121450A KR 20110064734 A KR20110064734 A KR 20110064734A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- control signal
- odd
- test
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (14)
- 테스트용 탐침 카드의 니들을 통해 테스트 장비와 연결되어 테스트를 수행하는 반도체 디바이스에 있어서,상기 테스트 장비로부터 입력되는 오드 테스트 제어 신호와 이븐 테스트 제어 신호에 응답하여 스위칭 제어 신호를 출력하는 출력 제어부(310); 및상기 스위칭 제어 신호에 응답하여 상기 반도체 디바이스의 기수번째 출력을 출력핀들 중 절반의 출력핀들로 전송하거나 우수번째 출력을 상기 절반의 출력핀들로 각각 전송하는 출력 제어 스위칭부(330)를 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 출력 제어부(310)는 상기 오드 테스트 제어 신호와 상기 이븐 테스트 제어 신호에 응답하여 오드 출력 제어 신호 및 이븐 출력 제어 신호를 출력하는 것을 특징으로 하며,상기 반도체 디바이스의 기수번째 출력 회로이며, 상기 오드 출력 제어 신호에 응답하여 구동하여 상기 기수번째 출력을 출력하는 오드 출력부(321,323,325);및상기 반도체 디바이스의 우수번째 출력 회로이며, 상기 이븐 출력 제어 신호에 응답하여 구동하여 상기 우수번째 출력을 출력하는 이븐 출력부(322,324,326)를 추가로 구비하는 것을 특징으로 하는 반도체 디바이스.
- 제 2 항에 있어서,상기 출력 제어부(310)는,상기 오드 테스트 제어 신호가 활성화되면 상기 오드 출력 제어 신호를 활성화시키고, 상기 오드 출력부의 출력을 상기 절반의 출력핀으로 전달하기 위한 스위칭 제어 신호를 출력하고,상기 이븐 테스트 제어 신호가 활성화되면 상기 이븐 출력 제어 신호를 활성화시키고, 상기 이븐 출력부의 출력을 상기 절반의 출력핀으로 전달하기 위한 스위칭 제어 신호를 출력하는 것을 특징으로 하는 반도체 디바이스.
- 제 3 항에 있어서,상기 오드 출력부와 상기 이븐 출력부는 각각 N/2 개씩 구비되고,상기 출력 제어 스위칭부(330)는,상기 스위칭 제어 신호에 응답하여 상기 오드 출력부의 출력단과 상기 오드 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제1 스위칭 소자들;상기 스위칭 제어 신호에 응답하여 상기 오드 출력부의 출력단과 상기 이븐 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제2 스위칭 소자들;상기 스위칭 제어 신호에 응답하여 상기 이븐 출력부의 출력단과 상기 이븐 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제3 스위칭 소자들; 및상기 스위칭 제어 신호에 응답하여 상기 이븐 출력부의 출력단과 상기 오드 출력부에 대응되는 출력핀 사이에 접속되는 (1/2)N개의 제4 스위칭 소자들을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제 4 항에 있어서,상기 제1 스위칭 소자들 내지 상기 제4 스위칭 소자들은 상기 스위칭 제어 신호를 게이트에 입력받고 제1 단자 및 제2 단자는 각각 상기 오드 출력부/이븐 출력부의 출력단과 상기 출력 핀에 연결된 트랜지스터들인 것을 특징으로 하는 반도체 디바이스.
- 제 4 항에 있어서,상기 출력 제어 스위칭부(330)는,상기 오드 테스트 제어 신호가 활성화되고 상기 이븐 테스트 제어 신호가 비활성화됨에 따라 상기 제1 스위칭 소자들은 턴온되고, 상기 제2 스위칭 소자들 내지 제4 스위칭 소자들은 턴오프되는 것을 특징으로 하는 반도체 디바이스.
- 제 4 항에 있어서,상기 출력 제어 스위칭부(330)는,상기 이븐 테스트 제어 신호가 활성화되고, 상기 오드 테스트 제어 신호가 비활성화됨에 따라 상기 제4 스위칭 소자들은 턴온되고, 상기 제1 스위칭 소자들 내지 제3 스위칭 소자들은 턴오프되는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 반도체 디바이스는 패키징 전의 베어 칩(bear chip) 상태 또는 웨이퍼(wafer) 상태이거나, 패키징 이후의 상태인 것을 특징으로 하는 반도체 디바이스.
- (a) 테스트 장비로부터 공급되는 이븐 테스트 제어 신호 또는 오드 테스트 제어 신호 및 입력 데이터들을 반도체 디바이스에 입력하는 단계;(b) 상기 이븐 테스트 제어 신호 및 상기 오드 테스트 제어 신호에 따라 스위칭 제어 신호를 조절하는 단계;(c)상기 스위칭 제어 신호에 응답하여 상기 이븐 출력부의 출력 신호를 해당 출력핀으로 전송하거나, 상기 오드 출력부의 출력 신호를 상기 해당 출력핀으로 전송하는 단계; 및상기 출력핀으로부터의 출력 데이터를 읽어내어 테스트 결과를 확인하는 단계를 구비하는 반도체 디바이스의 테스트 방법.
- 제 9 항에 있어서,상기 (b)단계는 상기 이븐 테스트 제어 신호 및 상기 오드 테스트 제어 신호에 따라 이븐 출력 제어 신호 또는 오드 출력 제어 신호가 활성화되는 것을 특징으 로 하고,상기 (b) 단계와 상기 (c) 단계 사이에,(b1)상기 이븐 출력 제어 신호 및 상기 오드 출력 제어 신호에 응답하여 이븐 출력부가 구동되어 상기 이븐 출력부의 출력 신호를 출력하거나 또는 오드 출력부가 구동되어 상기 오드 출력부의 출력 신호를 출력하는 단계;를 추가로 구비하는 것을 특징으로 하는 반도체 디바이스의 테스트 방법.
- 제 10 항에 있어서,상기 이븐 테스트 제어 신호가 활성화되고 상기 오드 테스트 제어 신호가 비활성화되어, 상기 이븐 출력부의 출력 신호의 테스트를 모두 수행하고 난 이후,상기 오드 테스트 제어 신호가 활성화되고 상기 이븐 테스트 제어 신호가 비활성화되어, 상기 오드 출력부의 출력 신호의 테스트를 모두 수행하는 것을 특징으로 하는 반도체 디바이스의 테스트 방법.
- 제 10 항에 있어서,상기 오드 테스트 제어 신호가 활성화되고, 상기 이븐 테스트 제어 신호가 비활성화되어, 상기 오드 출력부의 출력 신호의 테스트를 모두 수행하고 난 이후,상기 이븐 테스트 제어 신호가 활성화되고, 상기 오드 테스트 제어 신호가 비활성화되어, 상기 이븐 출력부의 출력 신호의 테스트를 모두 수행하는 것을 특징으로 하는 반도체 디바이스의 테스트 방법.
- 제 10 항에 있어서,상기 오드 출력 제어 신호가 활성화되고 상기 이븐 출력 제어 신호가 비활성화됨에 따라 상기 오드 출력부는 구동되고, 상기 이븐 출력부는 구동하지 않거나,상기 이븐 출력 제어 신호가 활성화되고 상기 오드 출력 제어 신호가 비활성화됨에 따라 상기 이븐 출력부는 구동되고, 상기 오드 출력부는 구동하지 않는 것을 특징으로 하는 반도체 디바이스의 테스트 방법.
- 제 9 항에 있어서,상기 오드 테스트 제어 신호 및 상기 이븐 테스트 제어 신호는 입력 데이터 형식의 패킷으로 받아 상기 반도체 디바이스를 테스트하는 것을 특징으로 하는 반도체 디바이스의 테스트 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090121450A KR101121957B1 (ko) | 2009-12-08 | 2009-12-08 | 반도체 디바이스 및 그의 테스트 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090121450A KR101121957B1 (ko) | 2009-12-08 | 2009-12-08 | 반도체 디바이스 및 그의 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110064734A true KR20110064734A (ko) | 2011-06-15 |
KR101121957B1 KR101121957B1 (ko) | 2012-03-09 |
Family
ID=44398109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090121450A KR101121957B1 (ko) | 2009-12-08 | 2009-12-08 | 반도체 디바이스 및 그의 테스트 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101121957B1 (ko) |
-
2009
- 2009-12-08 KR KR1020090121450A patent/KR101121957B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101121957B1 (ko) | 2012-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100920391B1 (ko) | 반도체 장치, 반도체 장치의 검사 방법, 프로브 카드 | |
US7612574B2 (en) | Systems and methods for defect testing of externally accessible integrated circuit interconnects | |
US7642800B2 (en) | Wafer test system wherein period of high voltage stress test of one chip overlaps period of function test of other chip | |
CN110910800B (zh) | 源极驱动器 | |
JP2009251252A (ja) | 表示装置用駆動回路、テスト回路、及びテスト方法 | |
US6849956B2 (en) | Semiconductor integrated circuit with shortened pad pitch | |
KR102544983B1 (ko) | 테스트 시스템 및 테스트 컨트롤러 | |
TW202119807A (zh) | 影像測試系統及其測試組件 | |
US9575114B2 (en) | Test system and device | |
KR101121957B1 (ko) | 반도체 디바이스 및 그의 테스트 방법 | |
US20050093568A1 (en) | Semiconductor logic circuit device having pull-up/pull-down circuit for input buffer pad and wafer-probing testing method therefor | |
JP2012233966A (ja) | 表示装置の駆動回路及びそのテスト制御方法 | |
JP2008242164A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
JP2010165755A (ja) | 半導体装置 | |
KR20120028850A (ko) | 반도체 장치, 반도체 테스터 및 반도체 테스트 시스템 | |
KR100702564B1 (ko) | 반도체 장치 및 그 시험 방법 | |
JP2010002315A (ja) | 半導体試験装置とそのdc特性試験方法 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
KR102673395B1 (ko) | 소스 구동 장치 | |
US11774497B2 (en) | Isolation circuit having test mechanism and test method thereof | |
JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
KR20100108741A (ko) | 반도체 장치 및 그 인터페이스 보드 | |
KR100430096B1 (ko) | 구동회로검사방법및그장치 | |
KR100568852B1 (ko) | 반도체 메모리 장치의 병렬 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141210 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151209 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161206 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171204 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181204 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191210 Year of fee payment: 9 |