KR102673395B1 - 소스 구동 장치 - Google Patents

소스 구동 장치 Download PDF

Info

Publication number
KR102673395B1
KR102673395B1 KR1020200051204A KR20200051204A KR102673395B1 KR 102673395 B1 KR102673395 B1 KR 102673395B1 KR 1020200051204 A KR1020200051204 A KR 1020200051204A KR 20200051204 A KR20200051204 A KR 20200051204A KR 102673395 B1 KR102673395 B1 KR 102673395B1
Authority
KR
South Korea
Prior art keywords
output
test
channel
channels
multiplexer
Prior art date
Application number
KR1020200051204A
Other languages
English (en)
Other versions
KR20210132825A (ko
Inventor
오명우
이철웅
박병재
류태우
허효영
안양준
박범철
Original Assignee
주식회사 엘엑스세미콘
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200051204A priority Critical patent/KR102673395B1/ko
Priority to TW110114421A priority patent/TW202141045A/zh
Priority to CN202110429798.1A priority patent/CN113658543A/zh
Publication of KR20210132825A publication Critical patent/KR20210132825A/ko
Application granted granted Critical
Publication of KR102673395B1 publication Critical patent/KR102673395B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source

Abstract

본 발명은 프로브 테스트(Probe Test)를 위한 테스트 패드를 갖는 소스 구동 장치를 개시하며, 소스 구동 장치는 복수의 채널 쌍을 갖는 채널들을 포함하며 상기 채널 별로 소스 신호를 출력하는 출력 회로; 및 상기 복수의 채널 쌍에 대하여 선택된 상기 채널 쌍과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비함을 특징으로 한다.

Description

소스 구동 장치{SOURCE DRIVING DEVICE}
본 발명은 소스 구동 장치에 관한 것으로서, 보다 상세하게는 프로브 테스트(Probe Test)를 위한 테스트 패드를 갖는 소스 구동 장치에 관한 것이다.
디스플레이 장치는 LCD 패널이나 LED 패널과 같은 디스플레이 패널을 구동하기 위한 소스 구동 장치를 구비하고, 소스 구동 장치는 집적 회로로 제작되며 디스플레이 패널에 실장될 수 있다.
소스 구동 장치는 화면을 표현하기 위한 디스플레이 데이터를 수신하고, 디스플레이 데이터에 대응하는 소스 신호를 생성하며, 소스 신호를 디스플레이 패널에 제공하도록 구성된다.
소스 구동 장치는 상기한 동작을 위하여 디스플레이 데이터의 수신이나 전압의 입력을 위한 입력 패드들과 소스 신호들의 출력을 위한 출력 패드들을 갖는다.
상기한 집적 회로로 제작된 소스 구동 장치는 출하 전에 양불 판정을 위한 프로브 테스트를 진행한다.
프로브 테스트는 테스트 장비에서 진행되며, 테스트 장비는 프로브 테스트를 위한 기판과 기판에 연결된 많은 수의 니들들(Needles)을 갖도록 제작된다. 프로브 테스트 시 테스트 장비의 많은 수의 니들들은 측정을 위하여 소스 구동 장치의 모든 패드들에 컨택(Contact)된다. 프로브 테스트를 위하여, 테스트 신호들이 일부 니들들을 통하여 제공되고, 테스트 결과에 해당하는 출력 신호들이 다른 일부 니들들을 통하여 출력된다.
소스 구동 장치는 고해상도와 다기능을 구현하기 위하여 점차 많은 수의 출력 패드들을 갖도록 설계되며, 이러한 소스 구동 장치의 프로브 테스트를 위하여 테스트 장비는 점차 많은 수의 니들들을 갖도록 요구된다. 그러나, 테스트 장비의 니들들의 수를 증가시키는 것은 한계가 있다.
그러므로, 소스 구동 장치의 출력 패드들이 수용 한계를 초과하는 경우, 프로브 테스트는 테스트 장비의 제한된 수의 니들들을 이용하여 정상적으로 진행되기 어렵다.
그러므로, 소스 구동 장치는 적은 수의 니들들을 이용하여 프로브 테스트가 가능하도록 설계될 필요가 있다.
본 발명은 적은 수의 니들들을 이용하여 프로브 테스트를 수행할 수 있는 소스 구동 장치를 제공함을 목적으로 한다.
또한, 본 발명은 적은 수의 테스트 패드로써 많은 수의 채널들에 대한 프로브 테스트를 수행할 수 있는 소스 구동 장치를 제공함을 다른 목적으로 한다.
본 발명의 소스 구동 장치는, 복수의 채널 쌍을 갖는 채널들을 포함하며 상기 채널 별로 소스 신호를 출력하는 출력 회로; 및 상기 복수의 채널 쌍에 대하여 선택된 상기 채널 쌍과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비함을 특징으로 한다.
또한, 본 발명의 소스 구동 장치는, 디스플레이 데이터 중 미리 설정된 수의 비트들을 병렬로 각각 처리하는 제1 로직부 및 제2 로직부; 복수의 채널 쌍을 갖는 채널들을 포함하며, 상기 제1 로직부의 출력에 대응하여 소스 신호를 출력하는 제1 출력회로; 복수의 상기 채널 쌍을 갖는 상기 채널들을 포함하며, 상기 제2 로직부의 출력에 대응하여 상기 소스 신호를 출력하는 제2 출력회로; 상기 제1 출력 회로와 상기 제2 출력 회로의 사이에 구성되는 테스트 패드; 및 상기 제1 출력 회로와 상기 제2 출력 회로의 상기 채널 쌍들에 대하여 선택된 상기 채널 쌍과 상기 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비함을 특징으로 한다.
또한, 본 발명의 소스 구동 장치는, 소스 신호들의 출력을 위한 복수의 채널을 포함하는 출력 회로; 및 상기 복수의 채널들에 대하여 선택된 채널과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비함을 특징으로 한다.
상기 테스트 패드는 상기 채널들의 출력 패드들 중 하나를 이용하도록 설정되거나 상기 채널들의 상기 출력 패드들과 별도로 구성될 수 있다.
본 발명은 하나의 테스트 패드를 통하여 복수 개의 채널들에 대한 프로브 테스트를 순차적으로 진행할 수 있도록 구성된다.
그러므로, 본 발명에 의하면 소스 구동 장치에 대한 프로브 테스트는 적은 수의 테스트 패드를 이용하여 많은 수의 채널들에 대해 진행될 수 있다.
즉, 본 발명에 의하면 테스트 장비가 적은 수의 니들들을 이용하여 많은 수의 출력 패드를 갖는 소스 구동 장치에 대한 프로브 테스트를 수행할 수 있다.
도 1은 본 발명의 소스 구동 장치의 바람직한 실시예를 나타내는 회로도.
도 2는 본 발명의 다른 실시예를 나타내는 회로도.
도 3은 본 발명의 또다른 실시예를 나타내는 회로도.
도 4는 실시예의 테스트 멀티플렉서를 형성하기 위한 레이아웃의 일 예를 예시한 도면.
도 5는 실시예의 테스트 멀티플렉서를 형성하기 위한 레이아웃의 다른 예를 예시한 도면.
도 6은 실시예의 테스트 멀티플렉서를 형성하기 위한 레이아웃의 또다른 예를 예시한 도면.
도 7은 실시예의 테스트 멀티플렉서를 형성하기 위한 레이아웃의 또다른 예를 예시한 도면.
도 8 내지 도 12는 본 발명의 또다른 실시예들을 나타내는 회로도들.
디스플레이 장치에 이용되는 소스 구동 장치는 화면을 표현하기 위하여 디스플레이 데이터를 수신하고 소스 신호를 디스플레이 패널에 제공하도록 구성된다.
소스 구동 장치는 예시적으로 수신 및 복원부(도시되지 않음), 래치부(도시되지 않음), 시프트 레지스터(예시적으로, 도3의 SR1, SR2), 디지털-아날로그 컨버터(도시되지 않음), 출력 버퍼(예시적으로, 도 1 및 도 2의 B1 내지 B8), 출력 멀티플렉서(예시적으로, 도 1 및 도 2의 M1 내지 M8)를 포함한다.
여기에서, 수신 및 복원부는 디스플레이 데이터를 수신 및 복원하기 위한 것이며, 래치부는 복원된 직렬의 디스플레이 데이터를 병렬로 정렬하기 위한 래치들(도시되지 않음)을 포함하고, 시프트 레지스터는 래치된 데이터를 디지털-아날로그 컨버팅을 위하여 전달하기 위한 것이며, 디지털-아날로그 컨버터는 시프트 레지스터를 통하여 전달된 디스플레이 데이터를 수신하고 디스플레이 데이터에 해당하는 감마 전압을 선택 및 출력하는 것이고, 출력 버퍼는 디지털-아날로그 컨버터에서 출력되는 감마 전압에 해당하는 소스 신호를 생성 및 출력하는 것이며, 출력 멀티플렉서는 출력 버퍼의 소스 신호의 출력하기 위한 채널을 선택하기 위한 것이다.
상기한 구성 중, 래치부, 시프트 레지스터 및 디지털-아날로그 컨버터는 6 채널 또는 8 채널 단위로 디스플레이 데이터를 병렬로 각각 처리하도록 구성될 수 있는 로직부에 해당된다. 본 발명의 실시예는 상기한 로직부를 통하여 8 채널 단위로 디스플레이 데이터가 병렬 처리되는 것을 예시한다. 상기한 로직부는 디지털 신호를 처리하는 디지털 파트로 이해될 수 있다.
상기한 구성 중, 출력 버퍼 및 출력 멀티플렉서는 출력 회로를 형성하며 채널 별로 소스 신호를 출력하도록 구성된다. 상기한 출력 버퍼 및 출력 멀티플렉서를 포함하는 출력 회로는 출력 패드들을 통하여 소스 신호들을 출력하는 아날로그 파트로 이해될 수 있다.
본 발명은 소스 신호들의 출력을 위한 채널 별 출력 특성을 측정하기 위하여 테스트 패드를 구비하며, 테스트 패드를 이용하여 채널 별 출력 특성을 측정할 수 있도록 실시된다. 테스트 패드는 출력 패드들 중 하나를 지정하거나 출력 패드들과 별도로 구성될 수 있다. 상기한 테스트 패드는 프로브 테스트를 위하여 테스트 장비의 니들과 컨택됨으로써 선택된 채널의 소스 신호를 테스트 장비로 제공할 수 있다.
본 발명의 실시예는 출력되는 소스 신호가 주변에 영향을 받지 않고 테스트 패드를 통하여 테스트를 위하여 출력될 수 있도록 테스트 멀티플렉서를 구비한다.
상기한 구성에 의하여, 본 발명의 실시예는 테스트 멀티플렉서에 의해 선택된 채널의 소스 신호를 테스트 패드를 통하여 출력하고, 테스트 패드에 니들을 컨택함으로써 프로브 테스트를 수행할 수 있다.
이를 위한 실시예는 도 1 및 도 2와 같이 구성될 수 있으며, 도 1은 출력 패드들 중 하나를 테스트 패드로 이용하도록 구성된 실시예이고, 도 2는 출력 패드들과 별도로 테스트 패드를 구성한 실시예이다.
먼저, 도 1을 참조하여 본 발명의 실시예의 구성 및 동작을 살펴본다.
도 1에서, 8 개의 채널(CH1 내지 CH8)은 상기한 출력 회로를 형성한다.
즉, 출력 회로는 8 개의 채널(CH1 내지 CH8)을 포함하며 채널 별로 소스 신호를 출력하도록 구성된 것으로 이해될 수 있으며, 8 개의 채널(CH1 내지 CH8)을 형성하기 위한 출력 버퍼(B1 내지 B8), 출력 멀티플렉서(M1 내지 M8) 및 출력 패드(P1 내지 P8)를 포함한다.
각 채널은 출력 버퍼, 출력 멀티플렉서 및 출력 패드를 하나씩 포함하며 출력 패드를 통하여 소스 신호를 출력한다. 예시적으로, 채널(CH1)은 출력 버퍼(B1), 출력 멀티플렉서(M1) 및 출력 패드(P1)를 포함하며, 출력 패드(P1)를 통하여 소스 신호를 출력한다. 그리고, 채널(CH2)은 출력 버퍼(B2), 출력 멀티플렉서(M2) 및 출력 패드(P2)를 포함하며, 출력 패드(P2)를 통하여 소스 신호를 출력한다.
여기에서, 출력 버퍼들(B1 내지 B8)은 상기와 같이 디지털-아날로그 컨버터의 채널 별 출력에 대응하여 구성되며 감마 전압에 해당하는 소스 신호를 생성 및 출력하는 것이다. 출력 버퍼들(B1 내지 B8)의 출력은 출력 멀티플렉서들(M1 내지 M8)의 입력으로 작용하므로 이하 입력 신호로 호칭한다.
예시적으로, 소스 구동 장치는 디스플레이 패널의 화질 개선을 위하여 디스플레이 패널의 수직 또는 수평으로 인접한 화소들이 상반된 극성을 갖도록 소스 신호들에 대한 극성 반전을 수행한다.
이를 위하여, 출력 버퍼들(B1 내지 B8)은 인접한 것들 간에 상반된 극성의 입력 신호를 출력하도록 구성된다. 예시적으로, 출력 버퍼들(B1, B3, B5, B7)은 포지티브 극성의 입력 신호를 출력하기 위한 버퍼이고, 출력 버퍼들(B2, B4, B6, B8)은 네가티브 극성의 입력 신호를 출력하기 위한 버퍼이다. 출력 극성을 구분하기 위하여 출력 버퍼들(B1 내지 B8)은 "VH"와 "VL"로 구분하며, "VH"는 포지티브 극성을 의미하고, "VL"은 네가티브 극성을 의미한다. 이때, 포지티브 극성과 네가티브 극성은 예시적으로, 구동 전압, 접지 전압 및 중간 전압에 의해 정의될 수 있으며, 중간 전압은 구동 전압과 접지 전압의 중간 레벨을 갖는 것으로 이해될 수 있다. 즉, 포지티브 극성은 구동 전압과 중간 전압 사이의 레벨을 의미하며, 네가티브 극성은 중간 전압과 접지 전압 사이의 레벨을 의미한다.
상기한 바에 의해, 채널들(CH1 내지 CH8) 중, 채널들(CH1, CH2), 채널들(CH3, CH4), 채널들(CH5, CH6) 및 채널들(CH7, CH8)은 채널 쌍을 이루며, 채널 쌍에 포함된 두 채널은 극성 반전을 위하여 두 개의 입력 신호를 공유하고 두 개의 입력 신호 중 하나에 대응하는 소스 신호를 출력하도록 구성된다.
채널 쌍에 포함된 두 채널이 각각 두 개의 입력 신호를 공유하기 위하여, 각 채널의 출력 멀티플렉서는 채널 쌍의 두 채널의 두 개의 입력 신호를 수신하도록 구성된다.
예시적으로, 채널들(CH1, CH2)은 하나의 채널 쌍을 이루며, 채널들(CH1, CH2)의 각 출력 멀티플렉서(M1 또는 M2)는 버퍼들(B1, B2)의 두 개의 입력 신호를 입력단들을 통하여 수신함으로써 하나의 채널 쌍의 두 개의 입력 신호를 공유하도록 구성된다. 그리고, 채널들(CH1, CH2)의 각 출력 멀티플렉서(M1 또는 M2)는 두 개의 입력 신호 중 하나를 선택하고 선택된 입력 신호를 소스 신호로서 자신의 출력단에 연결된 출력 패드(P1 또는 P2)를 통하여 출력하도록 구성된다.
이에 따라서, 채널(CH1)의 출력 버퍼(B1)에서 출력되는 포지티브 극성의 입력 신호는 출력 멀티플렉서(M1)를 통하여 출력 패드(P1)로 전달되거나 출력 멀티플렉서(M2)를 통하여 출력 패드(P2)로 전달될 수 있다. 또한, 채널(CH2)의 출력 버퍼(B2)에서 출력되는 네가티브 극성의 입력 신호는 출력 멀티플렉서(M2)를 통하여 출력 패드(P2)로 전달되거나 출력 멀티플렉서(M1)를 통하여 출력 패드(P1)로 전달될 수 있다.
출력 멀티플렉서(M1)가 출력 버퍼(B1)의 입력 신호를 선택할 때, 출력 멀티플렉서(M2)는 출력 버퍼(B2)의 입력 신호를 선택한다. 이와 반대로, 출력 멀티플렉서(M1)가 출력 버퍼(B2)의 입력 신호를 선택할 때, 출력 멀티플렉서(M2)는 출력 버퍼(B1)의 입력 신호를 선택한다.
상기 채널들(CH1, CH2)의 경우와 같이, 채널 쌍을 이루는 채널들(CH1, CH2), 채널들(CH3, CH4), 채널들(CH5, CH6) 및 채널들(CH7, CH8)은 각각 두 개의 입력 신호들을 공유하며 서로 다른 하나의 입력 신호를 선택하고 선택된 입력 신호를 소스 신호로서 해당 출력 패드를 통하여 출력하도록 구성된다.
그리고, 테스트 멀티플렉서(MUX)는 상기한 복수의 채널 쌍에 대하여 선택된 채널 쌍과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하도록 구성된다. 도 1에서 테스트 패드는 출력 패드(P8)를 이용하도록 구성된다.
상기한 테스트 경로를 제공하기 위하여, 테스트 멀티플렉서(MUX)는 스위치들(S2, S4, S6, S8)을 포함한다. 스위치들(S2, S4, S6, S8)의 일단들은 공통으로 출력 패드(P8)에 연결되며 테스트 멀티플렉서(MUX)의 출력단을 형성한다. 그리고, 스위치들(S2, S4, S6, S8)의 다른 일단들은 테스트 멀티플렉서(MUX)의 입력단들을 형성한다. 이들 중, 스위치(S2)는 채널 쌍인 채널들(CH1, CH2) 중 채널(CH2)의 출력 멀티플렉서(M2)의 출력단과 출력 패드(P2) 사이에 연결되며, 스위치(S4)는 채널 쌍인 채널들(CH3, CH4) 중 채널(CH4)의 출력 멀티플렉서(M4)의 출력단과 출력 패드(P4) 사이에 연결되고, 스위치(S6)는 채널 쌍인 채널들(CH5, CH6) 중 채널(CH6)의 출력 멀티플렉서(M6)의 출력단과 출력 패드(P6) 사이에 연결되며, 스위치(S8)는 채널 쌍인 채널들(CH7, CH8) 중 채널(CH8)의 출력 멀티플렉서(M8)의 출력단과 출력 패드(P8) 사이에 연결된다.
테스트 멀티플렉서(MUX)는 스위치들(S2, S4, S6, S8)를 하나씩 턴온함으로써 복수의 채널 쌍 중 하나의 채널 쌍을 선택하고 선택된 채널 쌍과 테스트 패드인 출력 패드(P8)를 연결하는 테스트 경로를 형성한다. 테스트 멀티플렉서(MUX)는 선택적으로 상기한 테스트 경로를 형성할 수 있으며 예시적으로 스위치들(S2, S4, S6, S8)를 미리 정해진 순서에 따라 순차적으로 하나씩 턴온함으로써 테스트 경로를 순차적으로 형성할 수 있다.
도1과 같이 실시되는 본 발명의 소스 구동 장치는 소스 신호를 각 출력 패드들(P1 내지 P8)로 출력하는 일반 동작의 경우 테스트 멀티플렉서(MUX)의 각 스위치들(S2, S4, S6, S8)을 모두 턴오프한다.
일반 동작의 경우, 도 1의 소스 구동 장치는 출력 멀티플렉서(M1 내지 M8)의 스위칭 상태에 따라서 채널 쌍의 입력 신호들을 다이렉트로 출력하거나 교차 출력할 수 있다. 다이렉트 출력은 채널 쌍의 각 출력 버퍼의 입력 신호들이 출력 버퍼가 해당하는 채널의 출력 패드를 통하여 출력되는 것을 의미하고, 교차 출력은 채널 쌍의 각 출력 버퍼의 입력 신호들이 다른 채널의 출력 패드를 통하여 출력되는 것을 의미한다.
그리고, 프로브 테스트의 경우, 도1과 같이 실시되는 소스 구동 장치는 테스트 멀티플렉서(MUX)의 각 스위치들(S2, S4, S6, S8)을 하나씩 턴온하여 순차적으로 테스트 경로를 형성할 수 있다.
스위치(S2)가 턴온된 동안, 출력 멀티플렉서(M2)의 출력단과 테스트 패드인 출력 패드(P8) 간의 테스트 경로가 형성되며, 나머지 스위치들(S4, S6, S8)은 턴오프를 유지한다.
스위치(S2)가 턴온된 동안, 출력 멀티플렉서(M2)는 교차 출력을 위한 제1 스위칭 상태와 다이렉트 출력을 위한 제2 스위칭 상태로 순차적으로 변환된다.
출력 버퍼(B1)의 입력 신호는 제1 스위칭 상태의 출력 멀티플렉서(M2) 및 스위치(S2)가 턴온된 테스트 멀티플렉서(MUX)를 통하여 채널(CH1)의 소스 신호로서 출력 패드(P8)에 출력되며, 채널(CH1)의 소스 신호는 프로브 테스트를 위하여 테스트 패드인 출력 패드(P8)에 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
그 후, 출력 버퍼(B2)의 입력 신호는 제2 스위칭 상태의 출력 멀티플렉서(M2) 및 스위치(S2)가 턴온된 테스트 멀티플렉서(MUX)를 통하여 채널(CH2)의 소스 신호로서 출력 패드(P8)에 출력되며, 채널(CH2)의 소스 신호는 프로브 테스트를 위하여 테스트 패드인 출력 패드(P8)에 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
그 후, 테스트 멀티플렉서(MUX)의 스위치들(S4, S6, S8)이 순차적으로 하나씩 턴온되며, 채널 쌍을 이루는 채널들(CH1, CH2), 채널들(CH3, CH4), 채널들(CH5, CH6) 및 채널들(CH7, CH8)의 소스 신호들은 테스트 멀티플렉서(MUX)에 의해 형성되는 테스트 경로를 통하여 출력 패드(P8)에 출력되며 출력 패드(P8)에 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
도 1의 실시예는 상술한 바와 같이 하나의 테스트 패드를 이용하여 복수 개의 채널에 대한 프로브 테스트를 수행할 수 있다.
그 결과, 하나의 소스 구동 장치는 적은 수의 니들을 이용한 프로브 테스트를 수행할 수 있다. 구체적으로, 소스 구동 장치가 N 개의 출력 패드를 가지며 8 채널 단위로 테스트 패드를 구성하는 경우, 상기한 하나의 소스 구동 장치의 프로브 테스트를 위하여 필요한 테스트 장치의 니들의 수는 N/8 개로 절감될 수 있다.
N 개의 니들을 갖는 경우, 테스트 장치는 본 발명에 의해 실시된 8 개의 소스 구동 장치를 동시에 프로브 테스트할 수 있다. 그러므로, 하나의 웨이퍼 상에 구현되는 복수 개의 소스 구동 장치에 대한 프로브 테스트를 진행하는 경우, 본 발명의 실시예에 의하여 전체 웨이퍼의 소스 구동 장치들의 프로브 테스트를 위한 시간이 절감될 수 있으며, 그 결과, 소스 구동 장치의 제조 단가가 절감될 수 있다.
한편, 본 발명의 실시예로서 소스 구동 장치는 도 2와 같이 출력 패드들과 별도로 테스트 패드(PT)를 구성할 수 있다.
도 2에서 테스트 패드(PT)는 출력 패드들(P1 내지 P8)과 별도로 구성되며 예시적으로 출력 패드(P8)에 인접하게 구성될 수 있다.
상기한 테스트 패드(PT)는 테스트 멀티플렉서(MUX)의 출력단을 형성하는 스위치들(S2, S4, S6, S8)의 일단들에 공통으로 연결된다.
도 2의 실시예는 테스트 패드(PT)가 별도로 구성되고, 테스트 멀티플렉서(MUX)의 출력단이 테스트 패드(PT)에 구성되는 것을 제외하면 도 1과 동일하게 구성된다. 그러므로, 도 2의 실시예에서 도1과 동일한 구성과 그의 동작에 대한 중복 설명은 생략한다.
도 2의 실시예에서, 테스트 멀티플렉서(MUX)는 스위치들(S2, S4, S6, S8)를 하나씩 턴온함으로써 복수의 채널 쌍 중 하나의 채널 쌍을 선택하고 선택된 채널 쌍과 테스트 패드(TP)를 연결하는 테스트 경로를 형성한다.
그 결과, 도 2의 실시예는 테스트 멀티플렉서(MUX)의 스위치들(S2, S4, S6, S8)의 턴온에 의해 순차적으로 테스트 경로를 형성하며, 채널 쌍을 이루는 채널들(CH1, CH2), 채널들(CH3, CH4), 채널들(CH5, CH6) 및 채널들(CH7, CH8)의 소스 신호들은 출력 멀티플렉서들(M1 내지 M8) 및 테스트 멀티플렉서(MUX)에 의해 형성되는 테스트 경로를 통하여 테스트 패드(TP)에 순차적으로 출력되며 테스트 패드(TP)에 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
도 1 및 도 2의 실시예에서, 각 채널들(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)과 출력 패드들(P1 내지 P8) 사이에 소스 신호에 영향을 미치는 기생 성분들에 의한 기생 회로(EC)가 라우팅(Routing)에 의해 존재할 수 있다. 기생 회로들(EC)은 저항 성분이나 다이오드 성분을 포함할 수 있으며 채널들 별로 다르게 형성될 수 있다. 기생 회로들(EC)는 예시를 위하여 등가적으로 도시하였다.
도 1의 실시예는 선택된 하나의 출력 패드가 테스트 패드로 이용되므로 각 소스 신호들에 대해 균일한 기생 회로들(EC)가 작용하는 것으로 해석될 수 있다. 그러므로, 도 1의 실시예는 각 채널 별 소스 신호들에 대한 프로브 테스트를 각 채널 별 기생 회로들(EC)에 의한 불균일한 영향을 무시하고 진행할 수 있다.
또한, 도 2의 실시예는 별도의 테스트 패드가 이용된다. 그러므로, 도 2의 실시예도 각 채널 별 소스 신호들에 대한 프로브 테스트를 각 채널 별 기생 회로들(EC)에 의한 불균일한 영향을 무시하고 진행할 수 있다.
한편, 도 3의 실시예는 디스플레이 데이터 중 미리 설정된 수의 비트들을 병렬로 각각 처리하는 제1 로직부 및 제2 로직부에 대하여 하나의 테스트 패드(TP)가 구성된 것을 예시한다.
도 3의 실시예는 16개의 채널에 대응하여 하나의 테스트 패드(PT)가 구성되며, 제1 로직부와 제2 로직부의 일예로 각각 8 개의 채널에 해당하는 비트들을 병렬로 처리하는 시프트 레지스터들(SR1, SR2)을 포함한다.
도 3의 실시예에서, 제1 출력 회로가 시프트 레지스터(SR1)의 출력에 대응하여 소스 신호를 출력하도록 구성된다. 제1 출력 회로는 8 개의 채널(CH1 내지 CH8)을 포함하며 채널 별로 소스 신호를 출력하도록 구성되며, 8 개의 채널(CH1 내지 CH8)을 형성하기 위한 출력 버퍼(B1 내지 B8), 출력 멀티플렉서(M1 내지 M8) 및 출력 패드(P1 내지 P8)를 포함한다. 8 개의 채널(CH1 내지 CH8)은 채널들(CH1, CH2), 채널들(CH3, CH4), 채널들(CH5, CH6) 및 채널들(CH7, CH8)에 의한 4 개의 채널 쌍을 포함한다.
또한, 도 3의 실시예에서, 제2 출력 회로가 시프트 레지스터(SR2)의 출력에 대응하여 소스 신호를 출력하도록 구성된다. 제2 출력 회로는 8 개의 채널(CH9 내지 CH16)을 포함하며 채널 별로 소스 신호를 출력하도록 구성되며, 8 개의 채널(CH9 내지 CH16)을 형성하기 위한 출력 버퍼(B9 내지 B16), 출력 멀티플렉서(M9 내지 M16) 및 출력 패드(P9 내지 P16)를 포함한다. 8 개의 채널(CH9 내지 CH16)은 채널들(CH9, CH10), 채널들(CH11, CH12), 채널들(CH13, CH14) 및 채널들(CH15, CH16)에 의한 4 개의 채널 쌍을 포함한다.
도 3의 실시예에서, 테스트 패드(TP)는 상기한 제1 출력 회로와 제2 출력 회로 사이에 구성되며, 테스트 멀티플렉서(MUX)는 제1 출력 회로와 상기 제2 출력 회로의 채널들(CH1, CH2), 채널들(CH3, CH4), 채널들(CH5, CH6) 및 채널들(CH7, CH8), 채널들(CH9, CH10), 채널들(CH11, CH12), 채널들(CH13, CH14) 및 채널들(CH15, CH16)에 의한 8 개의 채널 쌍들에 대하여 선택된 채널 쌍과 테스트 패드(TP)를 연결하는 테스트 경로를 선택적으로 제공하도록 구성된다.
상기한 제1 출력 회로, 제2 출력 회로 및 테스트 멀티플렉서(MUX)의 구성과 이들에 의한 테스트 경로의 제공 방법은 도 1 및 도 2를 참조하여 이해될 수 있으므로 구체적인 설명은 생략한다.
도 3의 실시예는 하나의 테스트 패드를 이용하여 도 1 및 도 2보다 많은 수의 채널들에 대한 프로브 테스트를 수행할 수 있다.
그러므로, 도 3의 경우, 하나의 소스 구동 장치의 프로브 테스트를 위하여 필요한 테스트 장치의 니들의 수는 N/16 개로 절감될 수 있다.
그리고, N 개의 니들을 갖는 경우, 테스트 장치는 도 3의 본 발명의 실시예 의해 16 개의 소스 구동 장치를 동시에 프로브 테스트할 수 있으며, 그 결과 전체 웨이퍼의 소스 구동 장치들의 프로브 테스트를 위한 시간이 절감될 수 있으며, 소스 구동 장치의 제조 단가가 절감될 수 있다.
상기한 도 1 내지 도 3에 구성되는 테스트 멀티플렉서(MUX)는 도 4와 같이 레이아웃되어 형성될 수 있다.
도 4의 레이아웃은 채널(CH2)의 구성에 적용될 수 있다. 도 4의 레이아웃은 P웰 HPW(M2), N웰 HNW(M2), P웰 HPW(MUX(S2))과 N웰 HNW(MUX(S2)), HPW(I/O space), HNW(Resd, Diode) 및 HPW(Diode)로 구분된다. 여기에서, P웰 HPW(M2)와 N웰 HNW(M2)는 출력 멀티플렉서(M2)의 형성에 이용되고, P웰 HPW(MUX(S2))과 N웰 HNW(MUX(S2))는 테스트 멀티플렉서(MUX)의 스위치(S2)의 형성에 이용되며, P웰 HPW(I/O space)는 코어 스페이스(Core space)에 입출력(I/O)를 연결하기 위한 것이고, N웰 HNW(Resd, Diode) 및 P웰 HPW(Diode)는 기생 회로(EC)의 등가적인 다이오드를 형성하며 이 중 N웰 HNW(Resd, Diode)는 저항 성분으로 작용한다.
상기한 도 4의 레이아웃은 도 5와 같이 변형함으로써 레이아웃 사이즈를 줄일 수 있다.
도 5의 레이아웃은 P웰 HPW(M2)과 N웰 HNW(M2)의 일부를 이용하여 테스트 멀티플렉서(MUX)의 스위치(S2)를 형성한 것을 예시하며, P웰 HPW(M2)과 N웰 HNW(M2)에서 멀티플렉서(MUX)의 스위치(S2)를 형성하기 위한 영역은 P웰 HPW(MUX(S2))과 N웰 HNW(MUX(S2))로 표시된다.
도 5의 레이아웃은 P웰 HPW(M2)과 N웰 HNW(M2)이 출력 멀티플렉서(M2)와 테스트 멀티플렉서(MUX)의 스위치(S2)의 형성에 공유되며, 그로 인하여 도 4보다 줄어든 사이즈를 가질 수 있다.
또한, 상기한 도 5의 레이아웃은 도 6과 같이 변형함으로써 레이아웃 사이즈를 줄일 수 있다.
도 6의 레이아웃은 도 5의 테스트 멀티플렉서(MUX)의 스위치(S2)를 형성하기 위한 N웰 HNW(MUX(S2))가 저항 성분(Resd)을 부담하도록 N웰 HNW(MUX(S2), Resd)로 형성된 것을 예시한다.
도 6의 레이아웃은 도 5의 N웰 HNW(Resd, Diode)가 저항 성분(Resd)을 부담하지 않는 만큼 도 5보다 줄어든 사이즈를 가질 수 있다.
또한, 도 6의 레이 아웃은 도 7과 같이 변형함으로써 레이아웃 사이즈를 줄일 수 있다.
도 7의 레이아웃은 도 6의 레이아웃에서 P웰 HPW(I/O space)를 제거하고 P웰 HPW(MUX(S2))의 채널 길이를 줄인 것이다.
도 7의 레이아웃은 P웰 HPW(I/O space)를 제거한 만큼 도 6보다 줄어든 사이즈를 가질 수 있다.
한편, 본 발명의 소스 구동 장치는 테스트 멀티플렉서(MUX)가 복수의 채널들에 대하여 선택된 채널과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하도록 실시될 수 있다.
이에 대한 실시예가 도 8 내지 도 11과 같이 실시될 수 있다.
도 8 내지 도 11의 실시예에서, 테스트 멀티플렉서(MUX)는 각 채널들(CH1 내지 CH8)에 대응하는 스위치들(S1 내지 S8)을 포함하며 선택된 채널과 테스트 패드를 선택적으로 연결할 수 있다.
보다 구체적으로, 스위치들(S1 내지 S8)의 일단들은 공통으로 테스트 패드에 연결되며 테스트 멀티플렉서(MUX)의 출력단을 형성한다. 그리고, 스위치들(S1 내지 S8)의 다른 일단들은 테스트 멀티플렉서(MUX)의 입력단들을 형성한다.
테스트 멀티플렉서(MUX)의 입력단들은 도 8 및 도 10의 실시예와 같이 채널들(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)의 입력단들에 연결되거나 도 9 및 도 11의 실시예와 같이 채널들(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)와 출력 패드들(P1 내지 P8) 사이에 연결될 수 있다.
그리고, 테스트 패드는 도 8 및 도 9와 같이 채널들(CH1 내지 CH8)의 출력 패드들(P1 내지 P8) 중 하나(예시적으로 출력 패드(P8))를 이용하도록 설정될 수 있다. 이 경우, 테스트 멀티플렉서(MUX)의 출력단은 출력 패드(P8)에 연결된다. 또한, 테스트 패드(PT)는 도 10 및 도 11과 같이 채널들(CH1 내지 CH8)의 출력 패드들(P1 내지 P8)과 별도로 구성될 수 있다.
이하, 도 8 내지 도 11의 실시예들을 구체적으로 살펴본다.
도 8의 실시예에서, 테스트 멀티플렉서(MUX)는 각 채널들(CH1 내지 CH8)에 대응하는 스위치들(S1 내지 S8)을 포함하며, 출력단 즉 스위치들(S1 내지 S8)의 일단은 테스트 패드로 설정된 출력 패드(P8)에 연결되고 입력단들 즉 스위치들(S1 내지 S8)의 다른 일단들은 출력 멀티플렉서들(M1 내지 M8)의 입력단들에 각각 연결된다.
도 8의 실시예에서 각 채널들(CH1 내지 CH8)의 구성은 도 1 및 도 2를 참조하여 이해할 수 있으므로 중복 설명은 생략한다.
도 8의 실시예는 프로브 테스트를 위하여 테스트 멀티플렉서(MUX)의 스위치들(S1 내지 S8)을 하나씩 턴온함으로써 선택된 채널(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)의 입력단들과 테스트 패드인 출력 패드(P8)를 연결하는 테스트 경로를 형성한다. 테스트 멀티플렉서(MUX)는 스위치들(S1 내지 S8)을 미리 정해진 순서에 따라 순차적으로 하나씩 턴온함으로써 테스트 경로를 순차적으로 형성할 수 있다.
테스트 멀티플렉서(MUX)의 하나의 스위치가 턴온되면 나머지 스위치들은 턴오프를 유지한다.
도 8의 실시예는 테스트 멀티플렉서(MUX)의 순차적으로 턴온되는 스위치들(S1 내지 S8)을 통하여 멀티플렉서들(M1 내지 M8)의 입력단들의 입력 신호를 소스 신호로서 출력 패드(P8)에 순차적으로 출력하며, 출력 패드(P8)의 소스 신호는 프로브 테스트를 위하여 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
도 8의 실시예는 상기와 같이 채널들 별로 순차적으로 테스트 경로를 형성할 수 있으며, 테스트 패드로 설정된 하나의 출력 패드(P8)를 이용하여 채널들에 대한 프로브 테스트를 수행할 수 있다.
도 9의 실시예는 도 8과 대비하여 테스트 멀티플렉서(MUX)의 입력단들 즉 스위치들(S1 내지 S8)의 다른 일단들이 채널들(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)와 출력 패드들(P1 내지 P8) 사이에 연결된 점이 다르고 나머지 구동은 동일하다. 그러므로, 도 9의 구성 및 동작에 대한 중복 설명은 생략한다.
도 9의 실시예도 테스트 멀티플렉서(MUX)의 순차적으로 턴온되는 스위치들(S1 내지 S8)을 통하여 멀티플렉서들(M1 내지 M8)의 출력단들의 소스 신호를 출력 패드(P8)에 순차적으로 출력하며, 출력 패드(P8)의 소스 신호는 프로브 테스트를 위하여 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
따라서, 도 9의 실시예도 채널들 별로 순차적으로 테스트 경로를 형성할 수 있으며, 테스트 패드로 설정된 하나의 출력 패드(P8)를 이용하여 채널들에 대한 프로브 테스트를 수행할 수 있다.
한편, 도 10의 실시예에서, 테스트 멀티플렉서(MUX)는 각 채널들(CH1 내지 CH8)에 대응하는 스위치들(S1 내지 S8)을 포함하며, 출력단 즉 스위치들(S1 내지 S8)의 일단은 테스트 패드(PT)에 연결되고 입력단들 즉 스위치들(S1 내지 S8)의 다른 일단들은 출력 멀티플렉서들(M1 내지 M8)의 입력단들에 각각 연결된다.
도 10의 실시예에서 각 채널들(CH1 내지 CH8)의 구성은 도 1 및 도 2를 참조하여 이해할 수 있으므로 중복 설명은 생략한다.
도 10의 실시예는 프로브 테스트를 위하여 테스트 멀티플렉서(MUX)의 스위치들(S1 내지 S8)을 하나씩 턴온함으로써 선택된 채널(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)의 입력단들과 테스트 패드(PT)를 연결하는 테스트 경로를 형성한다. 테스트 멀티플렉서(MUX)는 스위치들(S1 내지 S8)을 미리 정해진 순서에 따라 순차적으로 하나씩 턴온함으로써 테스트 경로를 순차적으로 형성할 수 있다.
테스트 멀티플렉서(MUX)의 하나의 스위치가 턴온되면 나머지 스위치들은 턴오프를 유지한다.
도 10의 실시예는 테스트 멀티플렉서(MUX)의 순차적으로 턴온되는 스위치들(S1 내지 S8)을 통하여 멀티플렉서들(M1 내지 M8)의 입력단들의 입력 신호를 소스 신호로서 테스트 패드(PT)에 순차적으로 출력하며, 테스트 패드(PT)의 소스 신호는 프로브 테스트를 위하여 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
도 10의 실시예는 상기와 같이 채널들 별로 순차적으로 테스트 경로를 형성할 수 있으며, 하나의 테스트 패드(TP)를 이용하여 채널들에 대한 프로브 테스트를 수행할 수 있다.
도 11의 실시예는 도 10과 대비하여 테스트 멀티플렉서(MUX)의 입력단들 즉 스위치들(S1 내지 S8)의 다른 일단들이 채널들(CH1 내지 CH8)의 출력 멀티플렉서들(M1 내지 M8)와 출력 패드들(P1 내지 P8) 사이에 연결된 점이 다르고 나머지 구동은 동일하다. 그러므로, 도 11의 구성 및 동작에 대한 중복 설명은 생략한다.
도 11의 실시예도 테스트 멀티플렉서(MUX)의 순차적으로 턴온되는 스위치들(S1 내지 S8)을 통하여 멀티플렉서들(M1 내지 M8)의 출력단들의 소스 신호를 테스트 패드(PT)에 순차적으로 출력하며, 테스트 패드(PT)의 소스 신호는 프로브 테스트를 위하여 컨택된 니들을 통하여 테스트 장비로 제공될 수 있다.
따라서, 도 11의 실시예도 채널들 별로 순차적으로 테스트 경로를 형성할 수 있으며, 하나의 테스트 패드(PT)를 이용하여 채널들에 대한 프로브 테스트를 수행할 수 있다.
본 발명은 상술한 실시예들과 같이 하나의 테스트 패드를 이용하여 복수 개의 채널에 대한 프로브 테스트를 수행할 수 있다.
그러므로, 본 발명에 의하여 하나의 소스 구동 장치는 적은 수의 니들을 이용한 프로브 테스트를 수행할 수 있다.
또한, 본 발명에 의하면, 테스트 장치는 복수 개의 소스 구동 장치를 동시에 프로브 테스트할 수 있다. 그러므로, 하나의 웨이퍼 상에 구현되는 복수 개의 소스 구동 장치에 대한 프로브 테스트를 진행하는 경우, 전체 웨이퍼의 소스 구동 장치들의 프로브 테스트를 위한 시간이 절감될 수 있으며, 그 결과, 소스 구동 장치의 제조 단가가 절감될 수 있다.

Claims (16)

  1. 복수의 채널 쌍을 갖는 채널들을 포함하며 상기 채널 별로 소스 신호를 출력하는 출력 회로; 및
    상기 복수의 채널 쌍에 대하여 선택된 상기 채널 쌍과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비하며,
    각각의 상기 채널 쌍은 인접한 제1 채널 및 제2 채널을 포함하며,
    상기 제1 채널과 상기 제2 채널은 각각 제1 입력 신호와 제2 입력 신호를 공유하고 상기 제1 입력 신호와 상기 제2 입력 신호 중 하나에 대응하는 상기 소스 신호를 출력하도록 구성되며,
    상기 테스트 멀티플렉서는 선택된 상기 채널 쌍의 상기 제2 채널과 상기 테스트 패드를 연결하는 상기 테스트 경로를 제공하는 소스 구동 장치.
  2. 삭제
  3. 제1 항에 있어서,
    각각의 상기 채널은 출력 멀티플렉서와 출력 패드를 포함하고,
    상기 출력 멀티플렉서는 상기 채널 쌍에 해당하는 상기 제1 입력 신호 및 상기 제2 입력 신호를 수신하고 상기 출력 패드에 상기 제1 입력 신호 및 상기 제2 입력 신호 중 선택된 상기 소스 신호를 출력하는 소스 구동 장치.
  4. 제3 항에 있어서,
    상기 테스트 패드는 상기 채널들의 상기 출력 패드들 중 하나를 이용하도록 설정되는 소스 구동 장치.
  5. 제3 항에 있어서,
    상기 테스트 패드는 상기 채널들의 상기 출력 패드들과 별도로 구성되는 소스 구동 장치.
  6. 제3 항에 있어서,
    각각의 상기 채널 쌍은 상기 제1 입력 신호 및 상기 제2 입력 신호를 공유하는 인접한 제1 채널 및 제2 채널을 포함하며,
    상기 테스트 멀티플렉서의 입력단들은 각각의 상기 채널 쌍의 상기 제2 채널들의 상기 출력 멀티플렉서와 상기 출력 패드 사이에 연결되는 소스 구동 장치.
  7. 제3 항에 있어서,
    각각의 상기 채널 쌍은 인접한 두 개의 제1 채널 및 제2 채널을 포함하며,
    상기 제1 채널은 상기 제1 입력 신호를 출력하는 제1 버퍼를 포함하고,
    상기 제2 채널은 상기 제2 입력 신호를 출력하는 제2 버퍼를 포함하는 소스 구동 장치.
  8. 디스플레이 데이터 중 미리 설정된 수의 비트들을 병렬로 각각 처리하는 제1 로직부 및 제2 로직부;
    복수의 채널 쌍을 갖는 채널들을 포함하며, 상기 제1 로직부의 출력에 대응하여 소스 신호를 출력하는 제1 출력회로;
    복수의 상기 채널 쌍을 갖는 상기 채널들을 포함하며, 상기 제2 로직부의 출력에 대응하여 상기 소스 신호를 출력하는 제2 출력회로;
    상기 제1 출력 회로와 상기 제2 출력 회로의 사이에 구성되는 테스트 패드; 및
    상기 제1 출력 회로와 상기 제2 출력 회로의 상기 채널 쌍들에 대하여 선택된 상기 채널 쌍과 상기 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비하며,
    각각의 상기 채널 쌍은 인접한 제1 채널 및 제2 채널을 포함하며,
    상기 제1 채널과 상기 제2 채널은 각각 제1 입력 신호와 제2 입력 신호를 공유하고 상기 제1 입력 신호와 상기 제2 입력 신호 중 하나에 대응하는 상기 소스 신호를 출력하도록 구성되며,
    상기 테스트 멀티플렉서는 선택된 상기 채널 쌍의 상기 제2 채널과 상기 테스트 패드를 연결하는 상기 테스트 경로를 제공하는 소스 구동 장치.
  9. 삭제
  10. 제8 항에 있어서,
    각각의 상기 채널은 출력 멀티플렉서와 출력 패드를 포함하고,
    상기 출력 멀티플렉서는 상기 채널 쌍에 해당하는 제1 입력 신호 및 상기 제2 입력 신호를 수신하고 상기 출력 패드에 상기 제1 입력 신호 및 상기 제2 입력 신호 중 선택된 상기 소스 신호를 출력하며,
    상기 테스트 멀티플렉서의 입력단들은 각각의 상기 채널 쌍의 상기 제2 채널들의 상기 출력 멀티플렉서와 상기 출력 패드 사이에 연결되는 소스 구동 장치.
  11. 소스 신호들의 출력을 위한 복수의 채널을 포함하는 출력 회로; 및
    상기 복수의 채널들에 대하여 선택된 채널과 미리 설정된 테스트 패드를 연결하는 테스트 경로를 선택적으로 제공하는 테스트 멀티플렉서;를 구비하며,
    각각의 상기 채널은 출력 멀티플렉서와 출력 패드를 포함하고,
    상기 출력 멀티플렉서는 서로 상반된 극성을 가지는 제1 입력 신호 및 제2 입력 신호를 수신하고 상기 출력 패드에 상기 제1 입력 신호 및 상기 제2 입력 신호 중 선택된 상기 소스 신호를 출력하며,
    상기 테스트 멀티플렉서는 서로 인접하며 상기 제1 입력 신호를 소스 신호로 출력하는 출력 멀티플렉서와 상기 제2 입력 신호를 소스 신호로 출력하는 출력 멀티플렉서 중에서 선택된 출력 멀티플렉서와 상기 테스트 패드를 연결하는 소스 구동 장치.
  12. 삭제
  13. 제11 항에 있어서,
    상기 테스트 패드는 상기 복수의 채널의 상기 출력 패드들 중 하나를 이용하도록 설정되는 소스 구동 장치.
  14. 제11 항에 있어서,
    상기 테스트 패드는 상기 복수의 채널의 출력 패드들과 별도로 구성되는 소스 구동 장치.
  15. 제11 항에 있어서,
    상기 테스트 멀티플렉서의 입력단들은 상기 복수의 채널의 상기 출력 멀티플렉서들의 입력단들에 연결되는 소스 구동 장치.
  16. 제11 항에 있어서,
    상기 테스트 멀티플렉서의 입력단들은 상기 복수의 채널의 상기 출력 멀티플렉서와 상기 출력 패드 사이에 연결되는 소스 구동 장치.
KR1020200051204A 2020-04-28 2020-04-28 소스 구동 장치 KR102673395B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200051204A KR102673395B1 (ko) 2020-04-28 소스 구동 장치
TW110114421A TW202141045A (zh) 2020-04-28 2021-04-21 源極驅動裝置
CN202110429798.1A CN113658543A (zh) 2020-04-28 2021-04-21 源极驱动设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200051204A KR102673395B1 (ko) 2020-04-28 소스 구동 장치

Publications (2)

Publication Number Publication Date
KR20210132825A KR20210132825A (ko) 2021-11-05
KR102673395B1 true KR102673395B1 (ko) 2024-06-10

Family

ID=

Similar Documents

Publication Publication Date Title
US7265572B2 (en) Image display device and method of testing the same
TWI401447B (zh) 用於遠距地緩衝測試波道之方法及裝置
JP4290370B2 (ja) ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置
US20070067693A1 (en) Method of testing driving circuit and driving circuit for display device
JP2008102344A (ja) 表示装置の駆動回路およびそのテスト方法
US20010028336A1 (en) Semiconductor integrated circuit for driving liquid crystal panel
US9905144B2 (en) Liquid crystal display and test circuit thereof
US20030098859A1 (en) Semiconductor device and liquid crystal panel driver device
KR100716733B1 (ko) 반도체 장치 및 그 테스트 방법
US7053649B1 (en) Image display device and method of testing the same
US7725785B2 (en) Film-type semiconductor package and method using test pads shared by output channels, and test device, semiconductor device and method using patterns shared by test channels
KR102673395B1 (ko) 소스 구동 장치
US5796390A (en) Redundant shift registers for scanning circuits in liquid crystal display devices
KR20210132825A (ko) 소스 구동 장치
JP2012233966A (ja) 表示装置の駆動回路及びそのテスト制御方法
US20050030056A1 (en) Apparatus for measuring VS parameters in a wafer burn-in system
US7285974B2 (en) Large scale integrated circuit
US20040153795A1 (en) Analog voltage output driver LSI chip having test circuit
JP3483130B2 (ja) 集積回路の検査方法
US5224102A (en) Design and test methodology for redundant shift registers
KR100702564B1 (ko) 반도체 장치 및 그 시험 방법
JP2000315771A (ja) 半導体集積回路
US6363508B1 (en) Method for testing reflection LCD projector and display panel pixel area thereof
JP2004126435A (ja) 表示用駆動装置
KR101121957B1 (ko) 반도체 디바이스 및 그의 테스트 방법