KR100716733B1 - 반도체 장치 및 그 테스트 방법 - Google Patents

반도체 장치 및 그 테스트 방법 Download PDF

Info

Publication number
KR100716733B1
KR100716733B1 KR1020050045662A KR20050045662A KR100716733B1 KR 100716733 B1 KR100716733 B1 KR 100716733B1 KR 1020050045662 A KR1020050045662 A KR 1020050045662A KR 20050045662 A KR20050045662 A KR 20050045662A KR 100716733 B1 KR100716733 B1 KR 100716733B1
Authority
KR
South Korea
Prior art keywords
signal
output
semiconductor device
scan
test mode
Prior art date
Application number
KR1020050045662A
Other languages
English (en)
Other versions
KR20060123982A (ko
Inventor
유홍범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050045662A priority Critical patent/KR100716733B1/ko
Priority to US11/412,528 priority patent/US7576554B2/en
Publication of KR20060123982A publication Critical patent/KR20060123982A/ko
Application granted granted Critical
Publication of KR100716733B1 publication Critical patent/KR100716733B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치 및 그 테스트 방법이 개시되어 있다. 반도체 장치는 다수의 출력 핀들과; 외부로부터 입력되는 데이터를 디코딩하여 다수의 신호들을 출력하는 디코더; 및 상기 디코더로부터 출력되는 신호를 처리하여 대응되는 출력 핀으로 각각 전송하며, 테스트 모드 시에는 외부로부터 입력되는 스캔 테스트 모드 신호에 따라 상기 다수의 출력 핀 중 어느 하나의 핀으로 출력 신호를 전송하는 다수의 신호 처리부로 구성된다. 또한, 반도체 장치의 테스트 방법은 반도체 장치에 구비된 다수의 출력 핀들 중 어느 하나의 핀을 테스트 핀으로 설정하고, 상기 테스트 핀에 외부의 테스트 장비를 연결하는 단계와; 상기 테스트 핀으로 출력될 출력 신호의 선택을 위한 스캔 테스트 모드 신호를 외부로부터 인가받는 단계; 및 상기 각 출력 핀으로 출력될 출력 신호들이 상기 인가되는 스캔 테스트 모드 신호에 따라 상기 테스트 핀을 통하여 출력되는 단계로 구성된다. 따라서, 출력 핀의 수에 관계없이 하나의 테스트 핀만을 이용하여 출력 신호의 테스트가 가능하다.

Description

반도체 장치 및 그 테스트 방법 {Semiconductor Device and Method for Test it}
도 1은 이러한 종래의 게이트 드라이버의 구성을 나타내는 회로도이다.
도 2는 도 1에 도시된 종래의 게이트 드라이버를 자동 테스트 장비로 계측하는 상태를 설명하기 위한 개념도이다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 장치의 구성을 도시하는 회로도이다.
도 4는 도 3에 도시된 게이트 드라이버를 테스트하기 위한 연결 형태를 도시하는 배선도이다.
도 5는 도 3에 도시된 게이트 드라이버를 테스트하는 과정을 설명하기 위한 순서도이다.
도 6은
Figure 112005028638893-pat00001
개의 출력 핀을 가지는 게이트 드라이버 테스트하기 위해서 테스트 장비와 연결한 상태를 도시하는 배선도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 게이트 드라이버 110 : 디코더
120 : 제 1 신호 처리부 121 : 제 1 낸드 게이트
122 : 제 1 멀티플렉서 123 : 제 1 D플립플롭
P0 : 제 1 출력 핀 130 : 제 2 신호 처리부
131 : 제 2 낸드 게이트 132 : 제 2 멀티플렉서
133 : 제 2 D플립플롭 P1 : 제 2 출력 핀
140 : 제 3 신호 처리부 141 : 제 3 낸드 게이트
142 : 제 3 멀티플렉서 143 : 제 3 D플립플롭
P2 : 제 3 출력 핀 150 : 제 4 신호 처리부
151 : 제 4 낸드 게이트 152 : 제 4 멀티플렉서
153 : 제 4 D플립플롭 P3 : 제 4 출력 핀
200 : 레지스터
본 발명은 출력 핀의 수에 관계없이 하나의 테스트 핀만을 이용하여 출력 신호의 테스트가 가능한 반도체 장치 및 그 테스트 방법에 관한 것이다.
일반적으로, 액정 표시 장치(LCD : Liquid Crystal Display)는 화질이 우수하고, 경량, 박형, 저소비 전력의 장점이 있어, 음극선관(CRT : Cathode Ray Tube) 표시 장치를 급격히 대체하고 있으며, 노트북 컴퓨터나 이동 통신 단말기 등과 같은 이동형 장치뿐만 아니라 가정용 티브이 및 컴퓨터 등에도 다양하게 사용되고 있다.
통상, 이러한 액정 표시 장치는 액정 표시 패널과 그 액정 표시 패널을 구동시키기 위한 드라이버 및 타이밍 컨트롤러 등으로 구성된다. 이때, 상기 드라이버는 액정 표시 장치 내에 실장이 용이하도록 칩 형태로 구현되며, 통상적으로 이를 디스플레이 드라이버 집적회로(DDI : Display Driver IC)라 칭한다.
이러한 액정 표시 장치의 드라이버는 액정 표시 패널에 형성되어 있는 다수의 데이터 라인에 화상 표시를 위한 데이터 신호를 인가하는 소스 드라이버 및 액정 표시 패널의 게이트 라인을 순차적으로 스캐닝하기 위한 구동 신호를 인가하는 게이트 드라이버 등으로 구분된다.
이때, 게이트 드라이버는 소스 드라이버로부터 공급되는 화상 데이터가 액정 표시 패널의 게이트 라인들과 소스 라인들의 교차점에 형성된 각 화소들로 적절히 공급될 수 있도록 스위칭 트랜지스터들의 턴온(Turn ON) 전압을 게이트 라인을 통하여 순차적으로 공급하는 기능을 수행한다.
도 1은 이러한 종래의 게이트 드라이버의 구성을 나타내는 회로도이다.
도 1을 참조하면, 종래의 게이트 드라이버(10)는 외부의 타이밍 컨트롤러로부터 공급되는 데이터를 디코딩(Decoding)하여 출력하는 디코더(Decoder)(11)와, 디코더(11)로부터 출력되는 각각의 신호를 입력받아 외부로부터 인가되는 분주된 클록(CK)에 따라 출력하는 다수의 D플립플롭(D-Flip Flop)(12)들 및 그 D플립플롭(12)으로부터 출력되는 신호를 버퍼링한 뒤 최종적인 게이트 전압을 출력 핀(P)를 통해서 게이트 라인으로 인가하는 다수의 버퍼(Buffer)(14)들로 구성된다.
또한, 상기 각 D플립플롭(12)과 버퍼(14)들 사이에는 신호의 출력을 여부를 제어하기 위한 낸드 게이트(Nand Gate)(13)가 설치될 수 있다.
도 1에서는 입력되는 데이터 신호가 n비트인 경우를 도시하였으므로 디코더에 의해서 디코딩되는 신호는
Figure 112005028638893-pat00002
개이며, 그에 따라 D플립플롭(12)과 버퍼(14)는 모두
Figure 112005028638893-pat00003
개가 구비된다. 따라서, 입력되는 n비트 데이터 신호에 응답하여
Figure 112005028638893-pat00004
개의 게이트 전압 신호를
Figure 112005028638893-pat00005
개의 각 출력 핀(P)들을 통하여 출력할 수 있다.
한편, 최근 들어 액정 표시 패널의 사이즈가 대형화됨에 따라 그 액정 표시 패널을 구동시키기 위한 드라이버 집적회로를 비롯한 반도체 장치들의 출력 핀 개수가 대폭 증가되고 있는 추세이다.
따라서, 이러한 반도체 장치들의 품질확보가 필수적인 과제로 대두되고 있으며, 효율적이고 경제적인 품질 보증을 위한 반도체 장치의 테스트 기법에 대한 연구가 활발히 진행되고 있다. 특히, 드라이버 집적회로에서 발생할 수 있는 오류들은 액정 표시 장치의 불량과 직결되기 때문에 철저한 테스트 절차가 요구된다.
종래에는 이러한 드라이버 집적회로의 테스트를 위해서, 드라이버 집적회로의 각 출력 핀들에 자동 테스트 장비(ATE : Auto Testing Equipment)의 테스트 단자들을 각기 연결하여 드라이버 집적회로로부터 출력되는 신호들의 이상 유무를 계측하였다.
그런데, 이러한 종래의 경우, 자동 테스트 장비의 테스트 단자 및 그에 대응되는 테스트 채널들이 드라이버 집적회로의 출력 핀의 개수보다 최소한 같거나 더 많이 구비되어야 하는 문제점을 가진다.
도 2는 도 1에 도시된 종래의 게이트 드라이버를 자동 테스트 장비로 계측하는 상태를 설명하기 위한 개념도이다.
도 2를 참조하면, 게이트 드라이버(10)에 형성된
Figure 112005028638893-pat00006
개의 출력 핀(P0 ~ P
Figure 112005028638893-pat00007
-1)에 테스트 장비(20)에 구비된
Figure 112005028638893-pat00008
개의 테스트 단자(T0 ~ T
Figure 112005028638893-pat00009
-1)를 각각 연결하여 각 출력 핀(P0 ~ P
Figure 112005028638893-pat00010
-1)으로부터 출력되는 신호들을 테스트 장비(20)를 통하여 계측한다.
상기 도 2를 통하여 알 수 있듯이, 종래에는 출력 핀이 많은 드라이버 집적회로를 테스트하기 위해서는 그 출력 핀보다 더 많은 테스트 채널을 구비하는 테스트 장비가 필수적으로 요구된다.
그러나, 이러한 다 채널의 테스트 장비는 테스트용 프로브 카드(Probe Card) 제작 시에 많은 어려움이 있어 제작 자체가 힘들뿐더러 매우 고가인 문제점이 있다.
실지로, 모바일(Mobile)용 액정 표시 장치에 사용되는 드라이버 집적회로들은 700 내지 1000개의 출력 핀을 가지므로, 그에 대응하는 테스트 장비의 프로브 카드의 제작 등에 많은 어려움이 있는 것이 사실이다.
뿐만 아니라, 듀얼 칩을 동시 테스트하기 위한 듀얼 테스트(Dual Test) 등을 수행하려면 1400 내지 2000개의 테스트 채널이 필요하게 되는데, 이러한 경우에는 프로브 카드 자체가 불가능하게 되므로 상술한 문제점들은 더욱 심각하게 부각된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 하나의 출력 핀을 통하여 다수의 출력 신호를 테스트할 수 있도록 하는 반도체 장치를 제공하는데 본 발명의 제 1 목적이 있다.
또한, 다수의 출력 신호를 단일 채널로서 테스트할 수 있도록 하는 반도체 장치의 테스트 방법을 제공하는데 본 발명의 제 2 목적이 있다.
이러한 제 1 목적을 달성하기 위한 본 발명에 따른 반도체 장치는, 다수의 출력 핀들과; 외부로부터 입력되는 데이터를 디코딩하여 다수의 신호들을 출력하는 디코더; 및 상기 디코더로부터 출력되는 신호를 처리하여 대응되는 출력 핀으로 각각 전송하는 다수의 신호 처리부를 포함하며, 상기 각 신호 처리부 간에는 외부로부터 입력되는 스캔 테스트 모드 신호(STM : Scan Test Mode)에 따라 상기 다수의 출력 핀 중 어느 하나의 핀으로 출력 신호를 출력할 수 있도록 시리얼 패스가 형성된다.
이때, 상기 신호 처리부는, 상기 스캔 테스트 모드 신호를 인가받고, 상기 디코더에 의하여 디코딩 된 신호 및 스캔 신호(SCAN) 중 어느 하나를 선택하여 출력하는 멀티플렉서(Multiplexor); 및 상기 멀티플렉서로부터 출력된 신호를 입력받은 뒤, 외부로부터 인가되는 클록 신호에 동기시켜 대응되는 출력 핀으로 출력하는 D플립플롭(D-Flip Flop)으로 구성된다.
상기 멀티플렉서는 상기 스캔 테스트 모드 신호가 하이 레벨이면 상기 스캔 신호를 선택하여 상기 D플립플롭으로 출력하고, 상기 스캔 테스트 모드 신호가 로 우 레벨이면 상기 디코딩 된 신호를 선택하여 상기 D플립플롭으로 출력한다.
상기 신호 처리부는 상기 디코더와 상기 멀티플렉서와 사이에 설치되며, 상기 디코더로부터 출력되는 신호와 외부로부터 인가되는 제어 신호를 낸드 연산시켜 상기 멀티플렉서로 출력하는 낸드 게이트를 더 포함시켜 구성할 수 있다. 또한, 상기 D플립플롭과 상기 출력 핀 사이에는 버퍼가 설치할 수 있다.
상기 스캔 테스트 모드 신호는 외부의 레지스터에 디지털 코드 형태로 세팅된다. 이는 테스트 모드와 일반 모드를 설정할 수 있는 신호이기도 하다. 상기 스캔 신호는 이전 스테이지(Stage)의 신호 처리부의 출력 신호이다.
한편, 상기 제 1 목적을 달성하기 위한 반도체 장치는, n개의 출력 핀들과; 외부로부터 입력되는 데이터를 디코딩하여 n개의 신호들을 출력하는 디코더; 및 상기 디코더로부터 출력되는 신호를 처리하여 대응되는 출력 핀으로 각각 전송하는 n개의 신호 처리부로 구성할 수도 있다. 이때, 상기 각 신호 처리부 간에는 외부로부터 입력되는 스캔 테스트 모드 신호에 따라 출력 신호를 상기 n개의 출력 핀 중 어느 하나의 출력 핀으로 출력할 수 있도록 시리얼 패스가 형성된다.
바람직하기로는, 상기 어느 하나의 핀은 n번째 출력 핀으로 설정할 수 있다. 이 경우 상기 테스트 모드 시에는 상기 스캔 테스트 모드 신호에 의하여 상기 첫 번째 신호 처리부의 출력 신호부터 상기 n번째 신호 처리부의 출력 신호가 순차적으로 상기 n번째 출력 핀을 통해서 출력된다.
한편, 상기 신호 처리부는, 상기 스캔 테스트 모드 신호를 인가받고, 상기 디코더에 의하여 디코딩 된 신호 및 스캔 신호 중 어느 하나를 선택하여 출력하는 멀티플렉서; 및 상기 멀티플렉서로부터 출력된 신호를 입력받은 뒤, 외부로부터 인가되는 클록 신호에 동기시켜 대응되는 출력 핀으로 출력하는 D플립플롭로 이루어진다.
이때, 상기 멀티플렉서는 상기 스캔 테스트 모드 신호가 하이 레벨이면 상기 스캔 신호를 선택하여 상기 D플립플롭으로 출력하고, 상기 스캔 테스트 모드 신호가 로우 레벨이면 상기 디코딩 된 신호를 선택하여 상기 D플립플롭으로 출력한다.
상기 신호 처리부는, 상기 디코더와 상기 멀티플렉서와 사이에 설치되며, 상기 디코더로부터 출력되는 신호와 외부로부터 인가되는 제어 신호를 낸드 연산시켜 상기 멀티플렉서로 출력하는 낸드 게이트를 더 포함시켜 구성할 수 있다. 또한, 상기 D플립플롭과 상기 출력 핀 사이에는 버퍼를 설치할 수 있다.
한편, 본 발명의 제 2 목적을 달성하기 위한 반도체 장치의 테스트 방법은, 반도체 장치에 구비된 다수의 출력 핀들 중 어느 하나의 핀을 테스트 핀으로 설정하고, 상기 테스트 핀에 외부의 테스트 장비를 연결하는 단계와; 상기 테스트 핀으로 출력될 출력 신호의 선택을 위한 스캔 테스트 모드 신호를 외부로부터 인가받는 단계; 상기 각 출력 핀으로 출력될 출력 신호들이 상기 인가되는 스캔 테스트 모드 신호에 따라 시리얼 패스를 통하여 전달되는 단계; 및 상기 다수의 출력 핀들 중 첫 번째 출력 핀으로 출력될 출력 신호들부터 순차적으로 상기 테스트 핀을 통하여 출력되는 단계로 이루어진다.
삭제
상기 반도체 장치에는 상기 각 출력 핀들로 출력될 출력 신호들을 대응 처리 하기 위한 다수의 신호 처리부가 구비된다. 이때, 각 신호 처리부에는 상기 스캔 테스트 모드 신호를 인가받아 출력 신호를 선택하기 위한 멀티플렉서가 구비된다.
한편, 상기 반도체 장치의 테스트 방법은 테스트 모드 신호를 인가하기 위한 디지털 코드값을 외부 레지스터에 설정하는 단계를 더 포함할 수 있다. 또한, 상기 테스트 핀을 통하여 출력되는 출력 신호가 상기 테스트 장비에 의하여 계측되는 단계를 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 장치의 구성을 도시하는 회로도로서, 2비트의 데이터를 입력받아 4개의 게이트 신호를 출력하는 게이트 드라이버를 도시하고 있다.
도 3을 참조하면, 게이트 드라이버(100)는 디코더(110)와, 디코더(110)의 출력에 대응되게 설치되는 다수의 신호 처리부(120, 130, 140, 150) 및 각 신호 처리부(120, 130, 140, 150)의 출력 신호를 외부로 출력하기 위한 다수의 출력 핀(P0, P1, P2, P3)으로 구성된다.
디코더(110)는 외부로부터 입력되는 데이터를 디코딩하여 출력하는 기능을 수행한다. 이때, 입력 데이터가 2비트 데이터이므로 디코딩되어 출력되는 데이터는
Figure 112005028638893-pat00011
인 4개의 신호 즉, 제 1 디코딩 신호, 제 2 디코딩 신호, 제 3 디코딩 신호 및 제 4 디코딩 신호가 출력된다.
따라서, 게이트 드라이버에는 디코더(110)로부터 출력되는 제 1 디코딩 신 호, 제 2 디코딩 신호, 제 3 디코딩 신호 및 제 4 디코딩 신호를 각각 프로세싱 할 수 있도록 4개의 신호 처리부(120, 130, 140, 150) 즉, 제 1 신호 처리부(120), 제 2 신호 처리부(130), 제 3 신호 처리부(140) 및 제 4 신호 처리부(150)가 구비된다.
또한, 제 1 신호 처리부(120), 제 2 신호 처리부(130), 제 3 신호 처리부(140) 및 제 4 신호 처리부(150)의 출력은 일반 모드(Normal Mode) 시의 출력을 위해서 각각 제 1 출력 핀(P0), 제 2 출력 핀(P1), 제 3 출력 핀(P3) 및 제 4 출력 핀(P4)과 연결된다. 이때, 상기 신호 처리부(120, 130, 140, 150)들과 출력 핀(P0, P1, P2, P3)의 사이에는 출력 신호의 버퍼링을 위한 버퍼(미도시)가 구비될 수도 있다.
각 신호 처리부(120, 130, 140, 150)는 디코더(110)의 출력과 연결되는 낸드 게이트(121, 131, 141, 151), 낸드 게이트(121, 131, 141, 151)의 출력과 연결되는 멀티플렉서(122, 132, 142, 152) 및 멀티플렉서(122, 132, 142, 152)의 출력과 연결되는 D플립플롭(123, 133, 143, 153)으로 구성된다.
낸드 게이트(121, 131, 141, 151)는 디코더(110)로부터 출력되는 디코딩 신호 및 외부로부터 입력되는 제어 신호(DTMG)를 입력받아 두 신호의 낸드 연산(NAND Operation)을 수행함으로써, 신호 출력 여부를 제어하는 기능을 수행한다.
이때, 상기 제어 신호(DTMG)는 외부, 예를 들어 타이밍 컨트롤러로부터 인가되는 신호로서, 게이트 드라이버(100)의 대기 상태에서 불필요하게 신호가 출력되는 것을 막기 위한 신호이다. 즉, 디코딩 된 신호의 출력 인에이블(Enable) 신호라 고도 할 수 있다.
한편, 각 멀티플렉서(122, 132, 142, 152)는 외부로부터 인가되는 스캔 테스트 모드(STM : Scan Test Mode) 신호에 따라 낸드 게이트(121, 131, 141, 151)의 출력 신호와 스캔 신호(SCAN) 중 어느 하나를 선택하여 출력시키는 기능을 수행한다.
이때, 상기 스캔 신호(SCAN)는 이전 스테이지(Stage)의 신호 처리부의 출력 신호를 의미한다. 즉, 제 2 멀티플렉서(132)의 스캔 신호(SCAN)는 제 1 D플립플롭(123)의 출력 신호를 의미하며, 제 3 멀티플렉서(142)의 스캔 신호(SCAN)는 제 2 D플립플롭(133)의 출력 신호를 의미하며, 제 4 멀티플렉서(152)의 스캔 신호(SCAN)는 제 3 D플립플롭(143)의 출력 신호이다.
따라서, 제 1 D플립플롭(123)의 출력단은 제 2 멀티플렉서(132)의 스캔 신호 입력단에 연결되며, 제 2 D플립플롭(133)의 출력단은 제 3 멀티플렉서(142)의 스캔 신호 입력단에 연결되며, 제 3 D플립플롭(143)의 출력단은 제 4 멀티플렉서(152)의 스캔 신호 입력단에 연결된다. 이때, 제 1 멀티플렉서(122)는 상부 신호 처리부가 존재하지 않기 때문에 스캔 신호 입력단에는 더미(Dummy) 신호를 인가하거나 제 1 멀티플렉서(122)를 제거하여도 무방하다.
이러한 연결을 통하여, 각 신호 출력부(120, 130, 140, 150)의 출력 신호들은 테스트 핀(Test Pin)인 제 4 출력 핀(P3)과 시리얼 패스(Serial Path)가 형성된다. 따라서, 제 1 출력 핀(P0), 제 2 출력 핀(P1), 제 3 출력 핀(P3)으로 출력되어야 할 제 1 신호 처리부(120), 제 2 신호 처리부(130) 및 제 3 신호 처리부(140)의 출력 신호들, 즉 제 1 출력 신호, 제 2 출력 신호, 제 3 출력 신호는 테스트 핀인 제 4 출력 핀(P3)으로 출력시킬 수 있다.
이때, 어떠한 신호를 제 4 출력 핀(P3)으로 출력시킬 것인지는 각 멀티플렉서(122, 132, 142, 152)에 인가되는 스캔 테스트 모드 신호(STM)에 따라 결정된다.
상기 스캔 테스트 모드 신호(STM)는 각 멀티플렉서(122, 132, 142, 152)의 신호 선택을 제어할 수 있는 신호로서, 외부의 레지스터(Register)(200)를 통하여 세팅 가능한 디지털 코드 값이다. 본 실시예에서는 출력 신호가 4개 존재하므로 4개의 비트가 필요할 것이다.
예를 들어, 레지스터(200)에 세팅된 4비트의 디지털 코드를 이용하여 제 1 출력 신호를 제 4 출력 핀(P3)으로 출력하기 위해서는 제 1 멀티플렉서(122), 제 2 멀티플렉서(132), 제 3 멀티플렉서(142) 및 제 4 멀티플렉서(152)에 입력되는 스캔 테스트 모드 신호를 각각 '0', '1', '1', '1'로 하면 되므로 레지스터(200)에 '0111'값을 세팅하면 된다. 마찬가지로, 제 2 출력 신호를 제 4 출력 핀(P3)으로 출력하기 위해서는 '1011' 등으로 디지털 코드를 세팅할 수 있다. 이는 추후에 설명될 동작 설명 부분에서 더욱 상세히 설명하기로 한다.
한편, D플립플롭(123, 133, 143, 153)은 멀티플렉서(122, 132, 142, 152)로부터 출력되는 신호를 외부의 타이밍 컨트롤러(미도시)로부터 인가되는 분주된 클록 신호(CK)에 응답하여 출력 핀(P0, P1, P2, P3)으로 출력하는 기능을 수행한다. 이때, D플립플롭(123, 133, 143, 153)에 저장된 신호는 리셋 신호(RSTB)를 통하여 클리어(Clear) 된다.
제 1 D플립플롭(123)의 출력단은 앞서 언급했듯이, 제 2 멀티플렉서(132)의 스캔 신호 입력단에 연결되며, 제 2 D플립플롭(133)의 출력단은 제 3 멀티플렉서(142)의 스캔 신호 입력단에 연결되며, 제 3 D플립플롭(153)의 출력단은 제 4 멀티플렉서(152)의 스캔 신호 입력단에 연결된다.
이상 설명한 구성을 통하여 각 신호 처리부(120, 130, 140, 150)의 출력 신호가 마지막 출력 핀인 제 4 출력 핀(P3)으로 모두 출력 가능하게 되므로, 테스트 시에 제 4 출력 핀(P3)만 이용하면 모든 출력 핀(P0, P1, P2, P3)의 테스트가 가능하게 된다.
이는 이하 설명할 게이트 드라이버(100)의 동작 설명에서 더욱 명확해질 것이다.
도 4는 도 3에 도시된 게이트 드라이버(100)를 테스트하기 위한 연결 형태를 도시하는 배선도이고, 도 5는 도 3에 도시된 게이트 드라이버(100)를 테스트하는 과정을 설명하기 위한 순서도이다.
도 3 내지 도 5를 참조하여 게이트 드라이버(100)의 테스트 과정을 설명한다.
먼저, 게이트 드라이버(100)의 마지막 출력 핀인 제 4 출력 핀(P3)은, 앞서 설명한 바와 같이, 제 1 출력 신호, 제 2 출력 신호, 제 3 출력 신호 및 제 4 출력 신호를 모두 출력시킬 수 있으므로, 제 4 출력 핀(P3)을 테스트 핀으로 설정하여 테스트 장비(300)의 테스트 단자(T)와 도 4에 도시된 바와 같이 연결한다(단계:S1).
또한, 외부의 레지스터(200)에는 제 1 출력 신호, 제 2 출력 신호, 제 3 출력 신호 및 제 4 출력 신호를 출력할 수 있는 디지털 코드 값을 설정한다(단계:S2). 상기 디지털 코드 값은 '0111', '1011'. '1101' 및 '1110'으로 설정되었다고 가정한다.
이때, 상기 디지털 코드의 최 상위비트는 제 1 멀티플렉서(122)에 스캔 테스트 모드 신호(STM)로 인가되며, 두 번째 상위비트는 제 2 멀티플렉서(132)에 스캔 테스트 모드 신호(STM)로 인가되며, 세 번째 상위비트는 제 3 멀티플렉서(142)에 스캔 테스트 모드 신호(STM)로 인가되며, 최 하위비트는 제 4 멀티플렉서(152)에 스캔 테스트 모드 신호(STM)로 인가된다.
연결 및 세팅이 완료되면, 디지털 코드 값에 의한 스캔 테스트 모드 신호(STM)를 각 멀티플렉서(122, 132, 142, 152)에 순차적으로 입력한 뒤(단계:S3), 테스트 핀인 제 4 출력 핀(P3)을 통하여 순차적으로 출력되면(단계:S4), 테스트 장비(300)를 통하여 그 출력 신호를 계측한다(단계:S5).
먼저, 디지털 코드 값 '0111'이 입력되면, 제 1 멀티플렉서(122)는 제 1 디코딩 신호와 더미 신호 중 제 1 디코딩 신호를 선택하여 제 1 D플립플롭(123)으로 전달하고 제 1 D플립플롭(123)은 이를 클록 신호(CK)에 동기시켜 제 1 출력 핀(P0) 측으로 출력한다.
그러나, 제 1 출력 핀(P0)은 오픈(Open)되어 있으므로, 제 1 D플립플롭(123)의 출력 신호는 제 2 멀티플렉서(132)의 스캔 신호(SCAN)로 입력된다. 이때, 제 2 멀티플렉서(132)에 입력되는 스캔 테스트 모드 신호(STM)는 '1'이므로, 제 2 멀티 플렉서(132)는 스캔 신호(SCAN)로 입력된 제 1 D플립플롭(123)의 출력 신호를 제 2 D플립플롭(133)으로 전달한다.
이때, 제 3 멀티플렉서(142) 및 제 4 멀티플렉서(152)에 입력되는 스캔 테스트 모드 신호(STM)는 제 2 멀티플렉서(132)와 동일하게 모두 '1'이므로, 결국 제 1 D플립플롭(123)의 출력 신호는 제 2 D플립플롭(133), 제 3 D플립플롭(143)과 제 4 D플립플롭(153)을 거쳐 테스트 핀인 제 4 출력 핀(P3)으로 출력되게 된다.
따라서, 테스트 장비(300)는 제 1 플립플롭(123)의 출력 신호인 제 1 출력 신호를 측정할 수 있다. 이는 앞서 설명한 도 2의 종래 기술에서 테스트 장비(도 2의 20)의 테스트 채널 중 하나(도 2의 T0)를 제 1 출력 핀(도 2의 P0)에 연결하여 검사한 것과 동일한 효과를 가져올 수 있다.
한편, 이어서 디지털 코드 값 '1011'이 입력되면, 제 1 멀티플렉서(122)는 제 1 디코딩 신호와 더미 신호 중 더미 신호를 선택하여 제 1 D플립플롭(123)으로 전달하고 제 1 D플립플롭(123)은 이를 클록 신호(CK)에 동기시켜 제 1 출력 핀(P0) 측으로 출력한다.
그러나, 제 1 출력 핀(P0)은 오픈되어 있으므로, 제 1 D플립플롭(123)의 출력 신호는 제 2 멀티플렉서(132)의 스캔 신호(SCAN)로 입력된다. 그런데, 이때 제 2 멀티플렉서(132)에 입력되는 스캔 테스트 모드 신호(STM)는 '0'이므로, 제 2 멀티플렉서(132)는 디코더(110)로부터 디코딩 된 제 2 디코딩 신호를 제 2 D플립플롭(133)으로 전달한다.
제 2 D플립플롭(133)은 전달된 제 2 디코딩 신호를 클록 신호(CK)에 동기시 켜 제 2 출력 핀(P1) 측으로 출력한다. 그러나, 제 2 출력 핀(P1)은 오픈되어 있으므로, 제 2 D플립플롭(133)의 출력 신호는 제 3 멀티플렉서(142)의 스캔 신호(SCAN)로 입력된다.
이때, 제 3 멀티플렉서(142)의 스캔 테스트 모드 신호(STM)는 '1'이므로, 제 3 멀티플렉서(142)는 스캔 신호(SCAN)로 입력되었던 제 2 디코딩 신호를 선택하여 제 3 D플립플롭(143)으로 전달한다. 따라서, 제 3 D플립플롭(143)의 출력은 제 4 멀티플렉서(152)의 스캔 신호(SCAN)로 입력되고 제 4 멀티플렉서(152)의 스캔 테스트 모드 신호(STM)는 '1'이므로 앞서와 동일한 과정을 거쳐 테스트 핀인 제 4 출력 핀(P3)을 통하여 테스트 장비(300)로 출력되게 된다.
따라서, 테스트 장비(300)는 제 2 플립플롭(133)의 출력 신호인 제 2 출력 신호를 측정할 수 있다. 이는 앞서 설명한 도 2의 종래 기술에서 테스트 장비(도 2의 20)의 테스트 채널 중 하나(도 2의 T1)를 제 2 출력 핀(도 2의 P1)에 연결하여 검사한 것과 동일한 효과를 가져올 수 있다.
한편, 이어서 디지털 코드 값 '1101'이 입력되면, 제 3 멀티플렉서(142)에는 스캔 테스트 모드 신호(STM)로 '0'이 입력되므로, 이전에 전달된 스캔 신호(SCAN)에 관계없이 제 3 멀티플렉서(142)는 디코더(110)에 의하여 디코딩 된 제 3 디코딩 신호를 선택하여 제 3 D플립플롭(143)으로 전달한다.
제 3 D플립플롭(143)은 전달된 제 3 디코딩 신호를 클록 신호(CK)에 동기시켜 제 3 출력 핀(P2)으로 출력한다. 그러나, 제 3 출력 핀(P2)은 오픈되어 있으므로, 제 3 D플립플롭(143)의 출력 신호는 제 4 멀티플렉서(152)의 스캔 신호(SCAN) 로 입력된다.
이때, 제 4 멀티플렉서(152)의 스캔 테스트 모드 신호(STM)는 '1'이므로, 제 4 멀티플렉서(152)는 스캔 신호(SCAN)인 제 3 출력 신호를 제 4 D플립플롭(153)으로 전달하고, 이는 제 4 D플립플롭(153)에 의하여 제 4 출력 핀(P3)으로 전달되다.
따라서, 테스트 장비(300)는 제 3 플립플롭(143)의 출력 신호인 제 3 출력 신호를 측정할 수 있다. 이는 앞서 설명한 도 2의 종래 기술에서 테스트 장비(도 2의 20)의 테스트 채널 중 하나(도 2의 T2)를 제 3 출력 핀(도 2의 T2)에 연결하여 검사한 것과 동일한 효과를 가져올 수 있다.
마지막으로, 디지털 코드 값 '1110'이 입력되면, 제 4 멀티플렉서(152)에는 스캔 테스트 모드 신호(STM)로 '0'이 입력되므로, 이전에 전달된 스캔 신호(SCAN)에 관계없이 제 4 멀티플렉서(152)는 디코더(110)에 의하여 디코딩 된 제 4 디코딩 신호를 선택하여 제 4 D플립플롭(153)으로 전달한다.
제 4 D플립플롭(153)은 전달된 제 4 디코딩 신호를 클록 신호(CK)에 동기시켜 제 4 출력 핀(P3)으로 출력하고, 이는 제 4 출력 핀(P3)에 연결된 테스트 장비(300)로 입력된다. 따라서, 테스트 장비(300)는 제 4 플립플롭(153)의 출력 신호인 제 4 출력 신호를 측정할 수 있다.
이와 같이, 외부의 레지스터(200)에 '0111', '1011'. '1101' 및 '1110' 값을 세팅하고 이를 해당 비트에 맞게 각 멀티플렉서(122, 132, 142, 152)의 스캔 테스트 모드 신호(STM)로 순차 입력하면, 제 1 출력 핀(P0)으로 출력 될 제 1 출력 신호와, 제 2 출력 핀(P1)으로 출력 될 제 2 출력 신호와, 제 3 출력 핀(P2)으로 출 력 될 제 3 출력 신호 및 제 4 출력 핀(P3)으로 출력 될 제 4 출력 신호가 차례로 제 4 출력 핀(P3)을 통하여 테스트 장비(300)로 전달된다.
따라서, 모든 출력 핀(P0, P1, P2, P3)을 종래와 같이 테스트 장비(300)에 모두 채널별로 연결할 필요 없이, 하나의 테스트 단자(T)를 통한 단일 채널의 연결만으로도 모든 출력 핀(P0, P1, P2, P3)의 출력 신호를 계측할 수 있게 된다.
한편, 상기 멀티플렉서(122, 132, 142, 152)들에 입력되는 스캔 테스트 모드 신호(STM)를 모두 '0'으로 세팅하면 테스트 모드는 디스에이블(Disable) 된다. 왜냐하면, 스캔 테스트 모드 신호(STM)가 모두 '0'일 경우, 즉 디지털 코드가 '0000'인 경우에는 모든 멀티플렉서(122, 132, 142, 152)들이 스캔 신호(SCAN)를 선택하지 않으므로 테스트 모드가 해제되고 일반적인 구동 모드인 일반 모드(Normal Mode)로 사용할 수 있는 것이다. 따라서, 스캔 테스트 모드 신호(STM)는 게이트 드라이버(100)의 테스트 모드와 일반 모드를 설정하는 역할도 수행한다.
이상과 설명한 개념과 같이 게이트 드라이버의 테스트는 그 출력 핀의 수에 구애를 받지 않으므로,
Figure 112005028638893-pat00012
개의 출력 핀을 가지는 게이트 드라이버도 동일하게 하나의 테스트 핀만으로 테스트를 수행할 수 있다.
도 6은
Figure 112005028638893-pat00013
개의 출력 핀을 가지는 게이트 드라이버 테스트하기 위해서 테스트 장비와 연결한 상태를 도시하는 배선도이다.
도 6을 참조하면, 게이트 드라이버(400)의 마지막 출력 핀인
Figure 112005028638893-pat00014
-1 번째 출력 핀(P
Figure 112005028638893-pat00015
-1)을 테스트 핀으로 구성하고, 이를 테스트 장비(300)와 연결하고 있음 을 알 수 있다. 그러나, 만약 종래의 게이트 드라이버를 측정하고자 하였다면, 앞서 설명하였듯이 출력 핀 수와 동일한 테스트 채널이 요구되었을 것이다.
이와 같이, 게이트 드라이버의 출력 핀이 매우 많더라도, 그 출력 핀의 개수에 제한 받지 않고 단일 채널만 가진 테스트 장비로도 상기 게이트 드라이버를 용이하게 측정할 수 있게 된다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치 및 그 테스트 방법에 따르면 출력 핀의 수에 관계없이 하나의 테스트 핀만을 이용하여 출력 신호의 테스트가 가능하다. 따라서, 종래와 같이 출력 핀 수 이상의 채널을 가진 고가의 테스트 장비가 필요 없으며, 테스트 장비의 제작에 있어서도 매우 용이해지는 장점이 있다.

Claims (29)

  1. 다수의 출력 핀들;
    외부로부터 입력되는 데이터를 디코딩하여 다수의 신호들을 출력하는 디코더; 및
    상기 디코더로부터 출력되는 신호를 처리하여 대응되는 출력 핀으로 각각 전송하는 다수의 신호 처리부를 포함하며,
    상기 각 신호 처리부 간에는 외부로부터 입력되는 스캔 테스트 모드 신호에 따라 상기 다수의 출력 핀 중 어느 하나의 핀으로 출력 신호를 출력하도록 시리얼 패스가 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 신호 처리부는,
    상기 스캔 테스트 모드 신호를 인가받고, 상기 디코더에 의하여 디코딩 된 신호 및 스캔 신호 중 어느 하나를 선택하여 출력하는 멀티플렉서; 및
    상기 멀티플렉서로부터 출력된 신호를 입력받은 뒤, 외부로부터 인가되는 클록 신호에 동기시켜 대응되는 출력 핀으로 출력하는 D플립플롭을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 스캔 테스트 모드 신호는 외부의 레지스터에 디지털 코드 형태로 세팅되는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서, 상기 스캔 신호는 첫 번째 스테이지의 신호 처리부인 경우에는 더미 신호이고, 나머지 스테이지의 신호 처리부는 이전 스테이지의 신호 처리부의 출력 신호인 것을 특징으로 하는 반도체 장치.
  5. 제 2 항에 있어서, 상기 멀티플렉서는 상기 스캔 테스트 모드 신호가 하이 레벨이면 상기 스캔 신호를 선택하여 상기 D플립플롭으로 출력하고, 상기 스캔 테스트 모드 신호가 로우 레벨이면 상기 디코딩 된 신호를 선택하여 상기 D플립플롭으로 출력하는 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서, 상기 신호 처리부는,
    상기 디코더와 상기 멀티플렉서와 사이에 설치되며, 상기 디코더로부터 출력되는 신호와 외부로부터 인가되는 제어 신호를 낸드 연산시켜 상기 멀티플렉서로 출력하는 낸드 게이트를 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 2 항에 있어서, 상기 D플립플롭과 상기 출력 핀 사이에는 버퍼가 설치되는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서, 상기 스캔 테스트 모드 신호는 테스트 모드와 일반 모드를 설정할 수 있는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서, 상기 신호 처리부는 테스트 모드 시에 외부로부터 입력되는 스캔 테스트 모드 신호에 따라 상기 출력 핀들 중 마지막 핀으로 출력 신호를 전송하는 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서, 상기 반도체 장치는 표시 장치를 구동시키기 위한 게이트 드라이버인 것을 특징으로 하는 반도체 장치.
  11. 제 1 항에 있어서, 상기 출력핀들과 상기 신호 처리부는 각각 n 개(n 은 자연수)인 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서, 상기 어느 하나의 핀은 n번째 출력 핀인 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서, 테스트 모드 시에는, 상기 스캔 테스트 모드 신호에 의하여 상기 첫 번째 신호 처리부의 출력 신호부터 상기 n번째 신호 처리부의 출력 신호가 순차적으로 상기 n번째 출력 핀을 통해서 출력되는 것을 특징으로 하는 반도체 장치.
  14. 제 11 항에 있어서, 상기 신호 처리부는,
    상기 스캔 테스트 모드 신호를 인가받고, 상기 디코더에 의하여 디코딩 된 신호 및 스캔 신호 중 어느 하나를 선택하여 출력하는 멀티플렉서; 및
    상기 멀티플렉서로부터 출력된 신호를 입력받은 뒤, 외부로부터 인가되는 클록 신호에 동기시켜 대응되는 출력 핀으로 출력하는 D플립플롭을 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서, 상기 스캔 테스트 모드 신호는 외부의 레지스터에 디지털 코드 형태로 세팅되는 것을 특징으로 하는 반도체 장치.
  16. 제 14 항에 있어서, 상기 스캔 신호는 인접한 이전 신호 처리부의 출력 신호인 것을 특징으로 하는 반도체 장치.
  17. 제 14 항에 있어서, 상기 멀티플렉서는 상기 스캔 테스트 모드 신호가 하이 레벨이면 상기 스캔 신호를 선택하여 상기 D플립플롭으로 출력하고, 상기 스캔 테스트 모드 신호가 로우 레벨이면 상기 디코딩 된 신호를 선택하여 상기 D플립플롭 으로 출력하는 것을 특징으로 하는 반도체 장치.
  18. 제 14 항에 있어서, 상기 신호 처리부는,
    상기 디코더와 상기 멀티플렉서와 사이에 설치되며, 상기 디코더로부터 출력되는 신호와 외부로부터 인가되는 제어 신호를 낸드 연산시켜 상기 멀티플렉서로 출력하는 낸드 게이트를 더 포함하는 것을 특징으로 하는 반도체 장치.
  19. 제 14 항에 있어서, 상기 D플립플롭과 상기 출력 핀 사이에는 버퍼가 설치되는 것을 특징으로 하는 반도체 장치.
  20. 제 11 항에 있어서, 상기 스캔 테스트 모드 신호는 테스트 모드와 일반 모드를 설정할 수 있는 것을 특징으로 하는 반도체 장치.
  21. 제 11 항에 있어서, 상기 반도체 장치는 표시 장치를 구동시키기 위한 게이트 드라이버인 것을 특징으로 하는 반도체 장치.
  22. 반도체 장치에 구비된 다수의 출력 핀들 중 어느 하나의 핀을 테스트 핀으로 설정하고, 상기 테스트 핀에 외부의 테스트 장비를 연결하는 단계;
    상기 테스트 핀으로 출력될 출력 신호의 선택을 위한 스캔 테스트 모드 신호를 외부로부터 인가받는 단계;
    상기 각 출력 핀으로 출력될 출력 신호들이 상기 인가되는 스캔 테스트 모드 신호에 따라 시리얼 패스를 통하여 전달되는 단계; 및
    상기 다수의 출력 핀들 중 첫 번째 출력 핀으로 출력될 출력 신호들부터 순차적으로 상기 테스트 핀을 통하여 출력되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  23. 제 22 항에 있어서, 상기 반도체 장치는 표시 장치를 구동시키기 위한 게이트 드라이버인 것을 특징으로 하는 반도체 장치의 테스트 방법.
  24. 제 22 항에 있어서, 상기 스캔 테스트 모드 신호를 인가하기 위한 디지털 코드값을 외부 레지스터에 설정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  25. 제 22 항에 있어서, 상기 테스트 핀은 상기 다수의 출력 핀들 중 마지막 출력 핀인 것을 특징으로 하는 반도체 장치의 테스트 방법.
  26. 삭제
  27. 제 22 항에 있어서, 상기 반도체 장치에는 상기 각 출력 핀들로 출력될 출력 신호들을 대응 처리하기 위한 다수의 신호 처리부가 구비되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  28. 제 27 항에 있어서, 상기 각 신호 처리부에는 상기 스캔 테스트 모드 신호를 인가받아 출력 신호를 선택하기 위한 멀티플렉서가 구비되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  29. 제 22 항에 있어서, 상기 테스트 핀을 통하여 출력되는 출력 신호가 상기 테스트 장비에 의하여 계측되는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
KR1020050045662A 2005-05-30 2005-05-30 반도체 장치 및 그 테스트 방법 KR100716733B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050045662A KR100716733B1 (ko) 2005-05-30 2005-05-30 반도체 장치 및 그 테스트 방법
US11/412,528 US7576554B2 (en) 2005-05-30 2006-04-27 Semiconductor devices and methods of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045662A KR100716733B1 (ko) 2005-05-30 2005-05-30 반도체 장치 및 그 테스트 방법

Publications (2)

Publication Number Publication Date
KR20060123982A KR20060123982A (ko) 2006-12-05
KR100716733B1 true KR100716733B1 (ko) 2007-05-14

Family

ID=37462559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045662A KR100716733B1 (ko) 2005-05-30 2005-05-30 반도체 장치 및 그 테스트 방법

Country Status (2)

Country Link
US (1) US7576554B2 (ko)
KR (1) KR100716733B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201345151A (zh) * 2012-04-25 2013-11-01 Novatek Microelectronics Corp 橋接積體電路
KR102709910B1 (ko) 2016-12-07 2024-09-27 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180066338A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치
KR20180082692A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) * 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
US10777120B2 (en) 2017-08-08 2020-09-15 Novatek Microelectronics Corp. Driving apparatus for a display panel and operation method thereof
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052054A (ja) * 1991-06-24 1993-01-08 Kawasaki Steel Corp テスト容易化回路
JPH05150016A (ja) * 1991-12-02 1993-06-18 Matsushita Electron Corp 半導体集積回路装置
KR19990068881A (ko) * 1998-02-02 1999-09-06 윤종용 다수군의 데이터 입출력 채널들 중 어느 일군이 선택되어 테스트되는 반도체 메모리장치
JP2000162284A (ja) * 1998-12-01 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
KR20040002116A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 테스트 회로
KR20040020087A (ko) * 2002-08-29 2004-03-09 삼성전자주식회사 테스트 효율을 향상시키기 위한 내부회로를 가지는 반도체메모리 장치 및 그 테스트 방법
KR20040081967A (ko) * 2003-03-17 2004-09-23 삼성전자주식회사 테스트 핀을 구비한 반도체 집적 회로 및 그것의 테스트방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182256B1 (en) 1998-06-16 2001-01-30 National Semiconductor Corporation Scan flip-flop that simultaneously holds logic values from a serial load and a subsequent parallel load
EP0965850A1 (en) 1998-06-17 1999-12-22 Lucent Technologies Inc. Scan test method for multiple clocks integrated circuit
US6163867A (en) * 1998-08-28 2000-12-19 Hewlett-Packard Company Input-output pad testing using bi-directional pads
KR100358143B1 (ko) 1999-12-30 2002-10-25 주식회사 하이닉스반도체 테스트 시간을 최소화하기 위한 그리드 스캔 셀 및 그를이용한 칩 테스트 장치
JP2003287563A (ja) 2002-03-27 2003-10-10 Kawasaki Microelectronics Kk スキャンテスト回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052054A (ja) * 1991-06-24 1993-01-08 Kawasaki Steel Corp テスト容易化回路
JPH05150016A (ja) * 1991-12-02 1993-06-18 Matsushita Electron Corp 半導体集積回路装置
KR19990068881A (ko) * 1998-02-02 1999-09-06 윤종용 다수군의 데이터 입출력 채널들 중 어느 일군이 선택되어 테스트되는 반도체 메모리장치
JP2000162284A (ja) * 1998-12-01 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
KR20040002116A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 테스트 회로
KR20040020087A (ko) * 2002-08-29 2004-03-09 삼성전자주식회사 테스트 효율을 향상시키기 위한 내부회로를 가지는 반도체메모리 장치 및 그 테스트 방법
KR20040081967A (ko) * 2003-03-17 2004-09-23 삼성전자주식회사 테스트 핀을 구비한 반도체 집적 회로 및 그것의 테스트방법

Also Published As

Publication number Publication date
US7576554B2 (en) 2009-08-18
US20060267623A1 (en) 2006-11-30
KR20060123982A (ko) 2006-12-05

Similar Documents

Publication Publication Date Title
KR100716733B1 (ko) 반도체 장치 및 그 테스트 방법
US7834838B2 (en) Image display device and testing method of the same
US7342410B2 (en) Display device and pixel testing method thereof
US6864869B2 (en) Data driver and display utilizing the same
US8587573B2 (en) Drive circuit and display device
US7443373B2 (en) Semiconductor device and the method of testing the same
US6918073B2 (en) Differential self-test of input/output circuits
JP2005025151A (ja) 双方向シフトレジスタ、および、それを備えた表示装置
US7230446B2 (en) Semiconductor logic circuit device having pull-up/pull-down circuit for input buffer pad and wafer-probing testing method therefor
US8842105B2 (en) Controller driver for driving display panel
US7903102B2 (en) Display driving integrated circuit and method
US20090243981A1 (en) Driving module of display device and method for extending lifetime of the driving module
JP2012233966A (ja) 表示装置の駆動回路及びそのテスト制御方法
US7644331B2 (en) System and method for testing and debugging analog circuits in a memory controller
US20050005210A1 (en) Semiconductor integrated circuit having a number of data output pins capable of selectively providing output signals and test method thereof
US5224102A (en) Design and test methodology for redundant shift registers
KR102673395B1 (ko) 소스 구동 장치
US20240177640A1 (en) Display driving ic device and probe test method using the same
KR100870400B1 (ko) 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법
US20200365073A1 (en) Driving apparatus for a display panel
KR101121957B1 (ko) 반도체 디바이스 및 그의 테스트 방법
KR100450659B1 (ko) 박막트랜지스터 액정표시소자(tft lcd) 게이트 구동회로 및 이를 구비한 구동 집적회로(ic)
JP2006154310A (ja) 表示パネル
KR20030023104A (ko) 액정 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13