KR100870400B1 - 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법 - Google Patents

액정표시소자의 소오스 드라이버회로 및 그의 테스트방법 Download PDF

Info

Publication number
KR100870400B1
KR100870400B1 KR1020020042329A KR20020042329A KR100870400B1 KR 100870400 B1 KR100870400 B1 KR 100870400B1 KR 1020020042329 A KR1020020042329 A KR 1020020042329A KR 20020042329 A KR20020042329 A KR 20020042329A KR 100870400 B1 KR100870400 B1 KR 100870400B1
Authority
KR
South Korea
Prior art keywords
row
data
source driver
frame memory
outside
Prior art date
Application number
KR1020020042329A
Other languages
English (en)
Other versions
KR20040008659A (ko
Inventor
배종곤
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020042329A priority Critical patent/KR100870400B1/ko
Publication of KR20040008659A publication Critical patent/KR20040008659A/ko
Application granted granted Critical
Publication of KR100870400B1 publication Critical patent/KR100870400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 프레임 메모리의 출력을 외부로 제공하여 불량여부를 확인하고, 소오스 드라이버에 외부로부터 데이터를 인가하여 불량여부를 테스트할 수 있는 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법에 관한 것이다. 본 발명의 액정표시소자의 소오스 드라이버회로는 1로우 데이터를 병렬로 독출하는 프레임 메모리와; 정상모드에서는 상기 프레임 메모리로부터 1로우의 데이터를 병렬로 저장하고, 테스트모드중 프레임 메모리의 테스트시에는 내부로드신호에 의해 프레임 메모리로부터 1로우 데이터를 병렬로 입력하고 외부로부터 인가되는 직렬클럭에 동기되어 1로우 데이터를 외부로 직렬 출력하며, 테스트모드중 소오스 드라이버의 테스트시에는 상기 직렬클럭에 동기되어 외부로부터 1로우 데이터를 직렬로 입력하여 저장하는 1로우 래치와; 상기 1로우 래치를 통해 제공되는 프레임 메모리로부터의 1로우 데이터 또는 외부로부터의 1로우 데이터를 병렬로 입력하는 소오스 드라이버로 이루어진다.
불량, 테스트, 액정표시소자, 드라이버

Description

액정표시소자의 소오스 드라이버회로 및 그의 테스트방법{Source Driver circuit in TFT-LCD and Test Method thereof}
도 1은 종래의 프레임 메모리를 내장한 액정표시소자의 소오스 드라이버회로의 개략적 블록 구성도,
도 2는 본 발명의 실시예에 따른 프레임 메모리를 내장한 액정표시소자의 소오스 드라이버회로의 개략적 블록 구성도,
도 3은 본 발명의 실시예에 따른 액정표시소자의 소오스 드라이버회로에 있어서, 1로우 래치의 회로도,
도 4는 도 3의 1로우 래치의 각 래치수단의 상세회로도,
*도면의 주요부분에 대한 부호의 설명*
21 : 프레임 메모리 22 : 1로우 래치
23 : 소오스 드라이버 220 - 22n : 래치수단
22a, 22b, 22e : NMOS 트랜지스터 22c : 노아 게이트
22d, 22f : 래치
본 발명은 프레임 메모리를 내장한 액정표시소자의 소오스 드라이버에 관한 것으로서, 보다 구체적으로는 프레임 메모리의 출력을 외부로 제공하여 불량여부를 확인하고 소오스 드라이버에 외부로부터 데이터를 인가하여 불량여부를 테스트할 수 있는 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법에 관한 것이다.
프레임 메모리를 내장하는 소오스 드라이버의 경우, 메모리의 출력신호가 내부 드라이버의 입력으로 인가되기 때문에, IC 제작시 내부 메모리의 출력을 외부에서 확인하거나 또는 내부 소오스 드라이버의 입력을 외부에서 직접 인가하여 테스트할 필요가 있다.
도 1은 종래의 액정표시소자의 프레임 메모리를 내장한 소오스 드라이버회로의 개략적인 구성도를 도시한 것이다.
도 1을 참조하면, 종래의 액정표시소자의 소오스 드라이버회로는 프레임 메모리(11)와, 상기 프레임 메모리(11)로부터 1로우(row)씩 읽혀진 데이터를 병렬로 저장하기 위한 1로우 래치(row latch) (12)와, 상기 1로우 래치(12)로부터 출력되는 데이터를 병렬로 입력하는 소오스 드라이버(13)로 이루어진다.
상기한 바와같은 구성을 갖는 종래의 소오스 드라이버회로는 프레임 메모리(11)로부터 1로우의 데이터를 1로우 래치(12)를 통해 소오스 드라이버(13)로 병렬로 인가한 다음 소오스 드라이버(13)로부터의 출력을 확인하여 메모리(11)와 소오스 드라이버(13)의 기능을 확인하였다.
그러나, 종래의 소오스 드라이버회로는 프레임 메모리(11)의 출력에 이상이 있는 경우에는 소오스 드라이버(13)의 기능을 확인하는 것이 불가능하였다. 또한, 소오스 드라이버(13)의 기능이 정상이 아닌 경우, 프레임 메모리(11)의 출력이 정상이더라도 이를 외부에서 확인하는 것이 불가능하였다.
그러므로, 종래의 소오스 드라이버회로는 프레임 메모리의 출력을 확인하고, 외부로부터 소오스 드라이버로 데이터를 인가하는 것이 불가능하므로, IC의 불량분석이 어려울 뿐만 아니라 IC를 테스트하는데 장시간이 소요되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 프레임 메모리의 출력을 외부에서 확인하고 소오스 드라이버에 외부로부터 데이터를 인가하여 불량여부를 테스트할 수 있는 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 1로우 데이터를 병렬로 독출하는 프레임 메모리와; 정상모드에서는 상기 프레임 메모리로부터 1로우 데이터를 병렬로 저장하고, 테스트모드중 프레임 메모리의 테스트시에는 내부로드신호에 의해 프레임 메모리로부터 1로우 데이터를 병렬로 입력하고 외부로부터 인가되는 직렬클럭에 동기되어 1로우 데이터를 외부로 직렬 출력하며, 테스트모드중 소오스 드라이버의 테스트시에는 상기 직렬클럭에 동기되어 외부로부터 1로우 데이터를 직렬로 입력하여 저장하는 1로우 래치와; 상기 1로우 래치를 통해 제공되는 프레임 메모리로부터의 1로우 데이터 또는 외부로부터의 1로우 데이터를 병렬로 입력하는 소오스 드라이버로 이루어지는 액정표시소자의 소오스 드라이버회로를 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 1로우 래치는 1로우 데이터의 비트수에 해당하는 만큼의 다수의 래치수단으로 이루어지고, 각 래치수단은 제1 및 제2선택신호에 의해 제1 및 제2입력신호를 각각 전달하는 제1 및 제2NMOS 트랜지스터와; 상기 제1 및 제2NMOS 트랜지스터를 통해 전달된 제1 및 제2 입력신호를 저장하기 위한 제1래치와; 제1 및 제2선택신호를 두 입력으로 하는 노아 게이트와; 상기 노아 게이트의 출력신호에 따라 상기 제1래치에 저장된 데이터를 전달하기 위한 제3NMOS 트랜지스터와; 상기 제3NMOS 트랜지스터를 통해 출력단으로 출력되는 데이터를 래치하기 위한 제2래치로 이루어진다.
또한, 본 발명은 프레임 메모리를 내장한 액정표시소자의 소오스 드라이버회로에 있어서, 프레임 메모리의 테스트시에는 내부로드신호에 의해 프레임 메모리로부터 1로우 데이터를 병렬로 입력하고, 입력된 1로우 데이터를 외부로부터 인가되는 직렬클럭에 동기되어 외부로 직렬 출력하고, 테스트모드중 소오스 드라이버의 테스트시에는 상기 직렬클럭에 동기되어 외부로부터 1로우 데이터를 직렬로 입력하여 저장하고 저장된 1로우 데이터를 소오스 드라이버로 제공하는 테스트방법을 제공하는 것을 특징으로 한다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 액정표시소자의 소오스 드라이버의 개략적인 구성도를 도시한 것이다.
도 2를 참조하면, 본 발명의 실시예에 따른 액정표시소자의 소오스 드라이버회로는 프레임 메모리(21)와, 1로우 래치(22) 및 소오스 드라이버(23)로 이루어진다. 상기 프레임 메모리(21)는 1로우 데이터를 병렬로 독출한다.
상기 1로우 래치(22)는 정상모드에서는 상기 프레임 메모리(21)로부터 1로우 데이터를 병렬로 저장하고 소오스 드라이버(23)로 출력한다. 그리고 1로우 래치(23)는 테스트모드중 프레임 메모리의 테스트시에는 내부로드신호(LDint)에 의해 프레임 메모리(21)로부터 1로우 데이터를 병렬로 입력하고 외부로부터 인가되는 직렬클럭(Sclk)에 동기되어 1로우 데이터를 외부로 직렬로 출력한다. 또한 테스트모드중 소오스 드라이버의 테스트시에는 직렬클럭(Sclk)에 동기되어 외부로부터 1로우 데이터를 직렬로 입력하여 저장하고 저장된 1로우 데이터를 병렬로 소오스 드라이버(23)로 제공한다.
상기 소오스 드라이버(23)는 정상모드시에는 1로우 래치(22)를 통해 제공된 상기 프레임 메모리(21)로부터의 1로우 데이터를 출력하고, 테스트 모드시에는 1로우 래치(22)를 통해 외부로부터 인가된 1로우 데이터를 출력한다.
도 3은 본 발명의 실시예에 따른 소오스 드라이버에 있어서, 1로우 래치(22)의 구성도를 도시한 것이다.
도 3을 참조하면, 1로우 래치(22)는 1로우 데이터의 비트수에 해당하는 만큼의 다수의 래치수단(220-22n)으로 이루어진다. 상기 각 래치수단(220-22n)은 선택 단자(S1), (S2)에 각각 내부 로드신호(LDint)와 제1테스트핀(TP1)을 통해 외부로부터 직렬클럭신호(Sclk)가 제공되고, 입력단자(D2)에는 프레임 메모리(21)로부터 출력되는 1로우 데이터가 1비트씩 인가된다. 각 래치수단(220-22n)의 입력단자(D1)에는 제2테스트핀(TP2)을 통해 외부로부터 인가되는 1로우 데이터가 1비트씩 인가되는데, 최초 래치수단(220)의 입력단자(D1)에는 외부로부터 인가되고 그 다음단의 래치수단(221-22n)의 입력단자(D1)에는 전단의 래치수단의 출력(Q1)이 인가되며, 최종 래치수단(22n)의 출력(Q)은 제3테스트핀(TP3)을 통해 외부로 제공된다.
도 4는 도 2에 도시된 1로우 래치(22)의 각 래치수단(220-22n)의 상세회로도를 도시한 것이다.
도 4를 참조하면, 각 래치수단(220-22n)은 선택신호(S1), (S2)에 의해 입력신호(D1), (D2)를 각각 전달하는 NMOS 트랜지스터(22a), (22b)와, 상기 NMOS 트랜지스터(22a), (22b)를 통해 전달된 입력신호(D1) 또는 (D2)를 저장하기 위한 래치(22d)와, 상기 선택신호(S1), (S2)를 두 입력으로 하는 노아 게이트(22c)와, 상기 노아 게이트(22c)의 출력신호에 따라 상기 래치(22d)에 저장된 데이터를 전달하기 위한 NMOS 트랜지스터(22e)와, 상기 NMOS 트랜지스터(22e)를 통해 출력단(Q1)으로 출력되는 데이터를 래치하기 위한 래치(22f)로 이루어진다.
상기한 바와같은 구성을 갖는 소오스 드라이버회로의 동작을 설명하면 다음과 같다.
먼저, 정상모드에서는 프레임 메모리(21)로부터 1로우 데이터가 출력되고, 1로우 래치(22)는 프레임 메모리(21)로부터 출력된 1로우 데이터를 선택단자(S2)에 인가되는 내부로드신호(LDint)에 따라 병렬로 래치하는데, 1로우 데이터는 1비트씩 각 래치수단(220-22n)의 입력단자(D2)로 제공되어 래치된다.
즉, 도 4에 도시된 바와같이, 선택신호(S2)에 의해 각 래치수단(220-22n)의 입력단자(D2)로 제공된 1로우 데이터는 제2NMOS 트랜지스터(22b)를 통해 래치(22d)에 래치되고, 래치된 데이터는 노아 게이트(22c)의 출력신호에 의해 NMOS 트랜지스터(22e)를 통해 래치(22f)되고, 래치된 데이터는 출력단자(Q1)를 통해 소오스 드라이버(23)로 제공된다.
한편, 프레임 메모리를 테스트하는 모드시에는, 상기 프레임 메모리(21)로부터 출력된 1로우 데이터가 선택단자(S2)에 인가되는 내부로드신호(LDint)에 의해 병렬로 각 래치수단(220-22n)에 래치된다.
래치된 데이터는 선택단자(S1)에 외부로부터 인가되는 직렬클럭신호(Sclk)에 의해 1비트씩 시트프되고, 출력단자(Q1)를 통해 시프트된 데이터가 출력되어 테스트핀(TP3)을 통해 외부로 출력된다. 따라서, 1로우 데이터가 직렬로 테스트핀(TP3)을 통해 외부로 출력되므로, 외부에서 프레임 메모리의 불량여부를 확인할 수 있다.
다음, 소오스 드라이버(23)를 테스트하는 모드시에는, 테스트 핀(TP1)을 통해 외부로부터 선택단자(S1)에 인가되는 직렬클럭(Sclk)에 의해 외부로부터 1로우 데이터가 테스트핀(TP2)을 통해 입력단자(D1)로 제공된다.
그러므로, 1로우 래치(22)에 외부로부터 1로우 데이터가 인가되면, 직렬클럭(Sclk)에 의해 1비트씩 시프트되어 1로우 데이터가 각 래치수단(220-22n) 에 래치되고, 래치된 1로우 데이터는 병렬로 소오스 드라이버(23)로 제공되고, 소오스 드라이버(23)는 1로우 데이터를 병렬로 외부로 제공하여 불량여부를 확인하게 된다.
본 발명에서는 프레임 메모리(21)로부터 1로우 데이터를 래치하는 1로우 래치(22)에 외부 테스트핀을 연결하여 프레임 메모리 또는 소오스 드라이버의 불량여부를 확인하는데, 테스트핀의 수를 줄이기 위하여 직렬 인터페이스방법으로 외부에서 1로우 데이터를 독출 또는 기입하도록 구현하였다.
상기한 바와같은 본 발명의 소오스 드라이버회로에 따르면, 프레임 메모리의 1로우 데이터를 래치하는 1로우 래치에 외부 테스트핀을 연결하여 줌으로써, 프레임 메모리로부터의 1로우 데이터를 외부로 출력하여 프레임 메모리의 불량여부를 확인하도록 하고, 외부로부터 1로우 데이터를 직렬로 1로우 래치에 입력하여 소오스 드라이버로 제공하여 줌으로써 소오스 드라이버의 불량여부를 확인할 수 있다. 이에 따라 테스트비용 및 시간을 절약할 수 있으며, 불량발생의 원인을 용이하게 분석할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

1로우 데이터를 병렬로 독출하는 프레임 메모리;
정상모드에서는 상기 프레임 메모리로부터 1로우 데이터를 병렬로 저장하고, 테스트모드중 프레임 메모리의 테스트시에는 내부로드신호에 의해 프레임 메모리로부터 1로우 데이터를 병렬로 입력하고 외부로부터 인가되는 직렬클럭에 동기되어 1로우 데이터를 외부로 직렬 출력하며, 테스트모드중 소오스 드라이버의 테스트시에는 상기 직렬클럭에 동기되어 외부로부터 1로우 데이터를 직렬로 입력하여 저장하는 1로우 래치; 및
상기 1로우 래치를 통해 제공되는 프레임 메모리로부터의 1로우 데이터 또는 외부로부터의 1로우 데이터를 병렬로 입력하는 소오스 드라이버로 이루어지는 것을 특징으로 하는 액정표시소자의 소오스 드라이버회로.
제 1 항에 있어서,
상기 1로우 래치는 1로우 데이터의 비트수에 해당하는 만큼의 다수의 래치수단으로 이루어지는 것을 특징으로 하는 액정표시소자의 소오스드라이버회로.
제 2 항에 있어서,
상기 각 래치수단은 제1 및 제2선택단자에 각각 내부 로드신호와 외부로부터 직렬클럭신호가 제공되고, 제1입력단자에는 외부로부터 1로우 데이터가 1비트씩 인가되고 제2입력단자에는 프레임 메모리로부터 출력되는 1로우 데이터가 1비트씩 인가되는 것을 특징으로 하는 액정표시소자의 소오스 드라이버회로.
제 3 항에 있어서,
래치수단(220-22n)중 최초 래치수단의 제1입력단자에는 외부로부터 1로우 데이터가 1비트씩 인가되고, 다음단의 래치수단의 제2입력단자에는 직렬클럭에 의해 1비트씩 시프트된 외부 1로우 데이터가 인가되도록 전단의 래치수단의 출력신호가 인가되며, 최종 래치수단의 출력은 외부로 제공되는 것을 특징으로 하는 액정표시소자의 소오스 드라이버회로.
제 4 항에 있어서,
상기 직렬클럭과 상기 제1입력단자에 인가되는 1로우 데이터는 제1 및 제2테스트핀을 통해 외부로부터 제공되고, 최종 래치수단의 출력신호는 제3테스트핀을 통해 외부로 제공되는 것을 특징으로 하는 액정표시소자의 소오스 드라이버회로.
제 2 항에 있어서, 각 래치수단은
제1 및 제2선택신호에 의해 제1 및 제2입력신호를 각각 전달하는 제1 및 제2NMOS 트랜지스터;
상기 제1 및 제2NMOS 트랜지스터를 통해 전달된 제1 및 제2 입력신호를 저장하기 위한 제1래치;
제1 및 제2선택신호를 두 입력으로 하는 노아 게이트;
상기 노아 게이트의 출력신호에 따라 상기 제1래치에 저장된 데이터를 전달하기 위한 제3NMOS 트랜지스터; 및
상기 제3NMOS 트랜지스터를 통해 출력단으로 출력되는 데이터를 래치하기 위한 제2래치로 이루어지는 것을 특징으로 하는 액정표시소자의 소오스 드라이버회로.
프레임 메모리를 내장한 액정표시소자의 소오스 드라이버회로에 있어서,
프레임 메모리의 테스트시에는 내부로드신호에 의해 프레임 메모리로부터 1로우 데이터를 병렬로 입력하고, 입력된 1로우 데이터를 외부로부터 인가되는 직렬클럭에 동기되어 외부로 직렬 출력하고,
테스트모드중 소오스 드라이버의 테스트시에는 상기 직렬클럭에 동기되어 외부로부터 1로우 데이터를 직렬로 입력하여 저장하고 저장된 1로우 데이터를 소오스 드라이버로 제공하는 것을 특징으로 하는 테스트방법.
KR1020020042329A 2002-07-19 2002-07-19 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법 KR100870400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042329A KR100870400B1 (ko) 2002-07-19 2002-07-19 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042329A KR100870400B1 (ko) 2002-07-19 2002-07-19 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법

Publications (2)

Publication Number Publication Date
KR20040008659A KR20040008659A (ko) 2004-01-31
KR100870400B1 true KR100870400B1 (ko) 2008-11-25

Family

ID=37317688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042329A KR100870400B1 (ko) 2002-07-19 2002-07-19 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법

Country Status (1)

Country Link
KR (1) KR100870400B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359556C (zh) * 2004-09-13 2008-01-02 凌阳科技股份有限公司 内建测试电路的源极驱动器及其测试方法
JP7055616B2 (ja) * 2017-10-19 2022-04-18 ラピスセミコンダクタ株式会社 ラッチ回路及び表示ドライバ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102498A (ja) * 1987-10-15 1989-04-20 Fuji Electric Co Ltd アクティブマトリックス基板の試験方法
JPH05303356A (ja) * 1992-04-28 1993-11-16 Sharp Corp 液晶駆動回路
JPH07260857A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置の駆動回路および液晶表示装置
KR19990038116A (ko) * 1997-11-03 1999-06-05 윤종용 Ｌｃｄ 디스플레이 제어 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102498A (ja) * 1987-10-15 1989-04-20 Fuji Electric Co Ltd アクティブマトリックス基板の試験方法
JPH05303356A (ja) * 1992-04-28 1993-11-16 Sharp Corp 液晶駆動回路
JPH07260857A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置の駆動回路および液晶表示装置
KR19990038116A (ko) * 1997-11-03 1999-06-05 윤종용 Ｌｃｄ 디스플레이 제어 회로

Also Published As

Publication number Publication date
KR20040008659A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US4914379A (en) Semiconductor integrated circuit and method of testing same
US20110050675A1 (en) Image Display Device and Testing Method of the Same
JP2007333495A (ja) 検査システムおよびその検査回路、半導体装置、表示装置ならびに半導体装置の検査方法
US4926424A (en) Test auxiliary circuit for testing semiconductor device
KR100748413B1 (ko) 전기 광학 장치용 기판 및 그 검사 방법, 그리고 전기 광학장치 및 전자기기
EP0604032A2 (en) Scan testing of integrated circuits
US11798649B2 (en) Defect repair circuit and defect repair method
JPH0786526B2 (ja) 複数モードのテスト装置
KR100870400B1 (ko) 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법
JP5167975B2 (ja) 半導体装置
US7644331B2 (en) System and method for testing and debugging analog circuits in a memory controller
KR20040045547A (ko) 고속동작 테스트가 가능한 반도체 메모리장치의 데이터확장회로 및 그 방법
KR950001127B1 (ko) 반도체 기억장치
US7299391B2 (en) Circuit for control and observation of a scan chain
US7085974B2 (en) Semiconductor device, method of testing the same and electronic instrument
KR20050039827A (ko) 메모리 테스트 장치 및 그 테스트 방법
KR100430096B1 (ko) 구동회로검사방법및그장치
KR20100033182A (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
US6421810B1 (en) Scalable parallel test bus and testing method
US7483320B2 (en) Data input/output method of semiconductor memory device and semiconductor memory device for the same
JPH04141745A (ja) 半導体集積回路装置
KR100214849B1 (ko) 반도체 디바이스의 콘택 테스트 장치
KR200300254Y1 (ko) 전송시스템의 마더보드 패턴시험장치
KR100345673B1 (ko) 자기 진단 가능한 집적 회로
CN115410502A (zh) 显示装置及其检测电路和检测方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 12