TW201345151A - 橋接積體電路 - Google Patents

Abstract

一種橋接積體電路，適於耦接於待測閘極驅動器及測試機台之間，其中包括複數個第一偵測單元及邏輯單元。此些第一偵測單元當中每一者依據待測閘極驅動器之多個閘極驅動訊號當中之一對應者，判斷對應閘極驅動訊號是否滿足第一規格範圍，並根據判斷結果來產生第一偵測訊號。邏輯單元耦接至此些第一偵測單元，並回應於各第一偵測單元提供之第一偵測訊號產生測試結果訊號，測試結果訊號適於提供給測試機台。

Description

橋接積體電路

本發明是有關於一種橋接積體電路，且特別是有關於一種可耦接於待測閘極驅動器及測試機台間之橋接積體電路。

在科技發展日新月異的現今時代中，液晶顯示器係已廣泛地被應用在各種電子產品中，例如是電視、手機、數位個人助理(Digital Personal Assistant，PAD)、多媒體播放器及衛星導航機等。一般來說，液晶顯示器多使用閘極驅動器提供閘極驅動訊號，來循序地致能顯示器中之各列顯示畫素，並將對應之資料寫入其中。

隨著技術的發展，液晶顯示器的尺寸及解析度都在逐步地增加，使得使用於其中的閘極驅動器的接腳數目也隨著增加，而針對閘極驅動器進行測試的後端機台亦需要對應地升級，來因應閘極驅動器日益增加的接腳數目。這樣一來，往往導致閘極驅動器之後端測試成本提高，及測試機台產能不足之情況。

本揭露提供一種橋接積體電路，其可耦接於至少一待測閘極驅動器及測試機台之間。此橋接積體電路可包括一或多個偵測電路，各個偵測電路依據其中一待測閘極驅動器之多個輸出訊號其中之一，判斷其是否滿足一規格範圍，並根據判斷結果來產生第一偵測訊號。此輸出訊號譬如可包括閘極驅動訊號，或為起始脈衝輸出訊號，或是兩者。此橋接積體電路可更包括邏輯單元，回應於各偵測電路提供該第一偵測訊號產生測試結果訊號提供給測試機台，藉此經由其中之多個第一偵測單元來對待測閘極驅動器提供之一或多個輸出訊號進行前置測試操作，以將測試結果訊號提供至測試機台。據此，相較於傳統測試方案，此橋接積體電路具有可有效地針對閘極驅動器進行前置測試操作、降低測試機台所需之接腳數目及閘極驅動器測試成本的優點。

根據本揭露之一方面，提出一種橋接積體電路，適於耦接於待測閘極驅動器及測試機台之間，其中包括複數個第一偵測單元及邏輯單元。此些第一偵測單元當中每一者依據待測閘極驅動器之多個閘極驅動訊號當中之一對應者，判斷對應閘極驅動訊號是否滿足第一規格範圍，並根據判斷結果來產生第一偵測訊號。邏輯單元耦接至此些第一偵測單元，並回應於各第一偵測單元提供之第一偵測訊號產生測試結果訊號，測試結果訊號適於提供給測試機台。

根據本揭露之另一方面，更提出一種橋接積體電路，適於耦接於至少一待測閘極驅動器及一測試機台之間，包括：複數個第一偵測單元，當中每一者依據該至少一待測閘極驅動器當中之一者之複數個閘極驅動訊號當中之一對應者，判斷該對應閘極驅動訊號是否滿足一第一規格範圍，並根據判斷結果來產生一第一偵測訊號；一第二偵測單元，用於接收並判斷該至少一待測閘極驅動器當中之一者之一起始脈衝輸出訊號是否滿足一第二規格範圍，並依據判斷結果而產生一第二偵測訊號；一邏輯單元，耦接至該複數個第一偵測單元，回應於各該些第一偵測單元提供之該第一偵測訊號與該第二偵測訊號來產生一測試結果訊號；以及一解碼單元，產生複數個通道致能訊號，該複數個通道致能訊號分別用於使該複數個第一偵測單元分別致能或失能。

根據本揭露之更另一方面，提出一種橋接積體電路，適於耦接於至少一待測閘極驅動器及一測試機台之間，包括：一或多個偵測單元，當中每一者依據該至少一待測閘極驅動器當中之至少之一者之一或多個輸出訊號當中之一對應者，判斷該對應的輸出訊號是否滿足一規格範圍，並根據判斷結果來產生一偵測訊號；以及一邏輯單元，耦接至該一或多個偵測單元，回應於各該一或多個偵測單元提供之該偵測訊號產生一測試結果訊號。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

請參照第1圖，其繪示本發明實施例之測試系統的方塊圖。測試系統1包括橋接積體電路10，其可耦接於待測閘極驅動器100及測試機台1000之間。測試機台1000譬如可提供起始脈衝輸入訊號SPI、時脈訊號CLK及移位方向訊號SD(shift direction)，以驅動閘極驅動器100，並對其所提供之閘極驅動訊號進行測試。

待測閘極驅動器100可包括移位方向接腳102、起始脈衝輸入接腳103、起始脈衝輸出接腳101、時脈接腳104及N個輸出接腳105_1、105_2、...、105_N，其中N為大於1之自然數。待測閘極驅動器100分別經由移位方向接腳102、起始脈衝輸入接腳103及時脈接腳104接收測試機台1000所提供之移位方向訊號SD、起始脈衝輸入訊號SPI及時脈訊號CLK，並據以經由N個輸出接腳105_1-105_N分別輸出N個閘極驅動訊號OUT_1、OUT_2、...、OUT_N。待測閘極驅動器100更經由起始脈衝輸出接腳101輸出起始脈衝輸出訊號SPO。舉例來說，前述測試機台1000及待測閘極驅動器100相關之訊號波形圖可如第2圖所示。

橋接積體電路10包括起始脈衝輸入訊號接腳13、測試結果訊號接腳11、時脈接腳14及X個輸入接腳15_1、15_2、...、15_X，其中X為大於1之自然數。時脈接腳14及起始脈衝輸入訊號接腳13分別接收時脈訊號CLK及起始脈衝輸入訊號SPI。舉一個例子來說，X等於N，而X個輸入接腳15_1-15_X分別接收待測閘極驅動器100輸出之閘極驅動訊號OUT_1-OUT_N。橋接積體電路10對閘極驅動訊號OUT_1-OUT_N進行前置測試操作，並據以提供測試結果訊號D_OUT至測試機台1000。

請參照第3圖，其繪示第1圖之橋接積體電路的詳細方塊圖。舉例來說，橋接積體電路10包括X個第一偵測單元u1_1、u1_2、...、u1_X、移位暫存器單元u2及邏輯單元u3。移位暫存器單元u2回應於起始脈衝輸入訊號SPI對時脈訊號CLK執行移位操作，以產生控制訊號CTRL_1、CTRL_2、...、CTRL_X來對第一偵測單元u1_1-u1_X進行控制。舉例來說，移位暫存器單元u2執行與待測閘極驅動器100實質上相同的操作，以根據起始脈衝輸入訊號SPI及時脈訊號CLK來產生與閘極驅動訊號OUT_1-OUT_N實質上相同的控制訊號CTRL_1-CTRL_X，其中控制訊號CTRL_1-CTRL_X的波形圖可如第2圖所示。

第一偵測單元u1_1-u1_X中之每一者依據待測閘極驅動器100提供之閘極驅動訊號OUT_1-OUT_N當中之一對應者，判斷對應之閘極驅動訊號OUT_1-OUT_N是否滿足第一規格範圍，並根據判斷結果來產生第一偵測訊號D1、D2、...、DX。對於各個第一偵測單元u1_1-u1_X來說，其例如經由判斷其對應接收之閘極驅動訊號OUT_1-OUT_N之位準於對應之致能掃瞄期間中是否實質上高或等於一掃描致能位準REF_1，且於失能非掃瞄期間之位準是否實質上低或等於一掃描失能位準REF_2，來判斷對應之閘極驅動訊號OUT_1-OUT_N是否滿足此第一規格範圍。舉例而言，邏輯單元u3係對第一偵測訊號D1-DX進行及(AND)運算，以對應地根據第一偵測訊號D1-DX產生測試結果訊號D_OUT。

測試機台1000根據第一偵測訊號D_OUT及待測閘極驅動器100提供之起始脈衝輸出訊號SPO來判斷待測閘極驅動器100的操作是否正常。

綜合以上可知，經由橋接積體電路10所執行之前置測試操作，測試機台1000所需偵測的訊號數目係由N+1個(N個閘極驅動訊號OUT_1-OUT_N及起始脈衝輸出訊號SPO)降低為2個(測試結果訊號D_OUT及起始脈衝輸出訊號SPO)，以有效地降低測試機台1000所需之接腳數目及待測閘極驅動器100之測試成本。

接下來針對橋接積體電路10中之各子單元的電路結構與操作做進一步的說明。

就第一偵測單元u1_1-u1_X來說，其例如具有實質上相同之電路結構及操作。據此，接下來係以其中之第1個第一偵測單元u1_1為例，來對各第一偵測單元u1_1-u1_X的操作做進一步的說明。

請參照第4圖，其繪示依據一實施例之第3圖之第一偵測單元u1_1的詳細方塊圖。第一偵測單元u1_1包括第一、第二比較電路CP1、CP2、多工選擇器Mx及輸出緩衝器BF1及BF2。第一比較電路CP1比較閘極驅動訊號OUT_1之位準與掃描致能位準REF_1，並依據比較結果提供比較訊號Scp1。當閘極驅動訊號OUT_1之位準高於掃瞄致能位準REF_1時，比較訊號Scp1例如對應至高訊號位準；當閘極驅動訊號OUT_1之位準低於掃瞄致能位準REF_1時，比較訊號Scp1例如對應至低訊號位準。

第二比較電路CP2比較閘極驅動訊號OUT_1之位準與掃描失能位準REF_2，並依據比較結果而提供比較訊號Scp2。當閘極驅動訊號OUT_1之位準高於掃瞄失能位準REF_2時，比較訊號Scp2例如對應至高訊號位準；當閘極驅動訊號OUT_1之位準低於掃瞄失能位準REF_2時，比較訊號Scp2例如對應至低訊號位準。

多工選擇器Mx回應於控制訊號CTRL_1-CTRL_X當中之一對應者CTRL_1，於對應的閘極驅動訊號OUT_1之致能期間中輸出比較訊號Scp1做為選擇輸出訊號Sco，並於對應的閘極驅動訊號OUT_1之失能期間中輸出比較訊號Scp2做為選擇輸出訊號Sco，其中選擇輸出訊號Sco耦接至第一偵測單元u1_1之偵測輸出端N_OUT。輸出緩衝器BF1及BF2耦接於多工選擇器Mx與偵測輸出端N_OUT之間，用以根據選擇輸出訊號Sco產生第一偵測訊號D1。

請參照第5圖，其繪示第4圖之多工選擇器Mx的詳細方塊圖。舉例來說，多工選擇器Mx包括輸入端IN1、IN2、輸出端ON、反相器INV1、INV2、開關SW1、SW2及位準移位器SH。位準移位器SH接收控制訊號CTRL_1，並據以提供升壓後之控制訊號CTR，其中控制訊號CTRL_1及升壓後之控制訊號CTR於閘極驅動訊號OUT_1之致能掃瞄期間中為致能，並於閘極驅動訊號OUT_1之失能非掃瞄期間中為非致能。舉例來說，控制訊號CTRL_1之電壓擺幅落在高參考電壓VDD及低參考電壓VSS之間，升壓後之控制訊號CTR之電壓擺幅落在高參考電壓VP及低參考電壓VN之間。反相器INV2接收升壓後之控制訊號CTR，並對應地提供反相升壓後之控制訊號CTRB。

輸入端IN1接收比較訊號Scp1，並經由開關SW1耦接至輸出端ON。開關SW1回應於升壓後之控制訊號CTR於閘極驅動訊號OUT_1之致能掃瞄期間中為致能，以提供比較訊號Scp1至輸出端ON。藉此在閘極驅動訊號OUT_1之致能掃瞄期間中，對應地輸出比較訊號Scp1做為選擇輸出訊號Sco。

輸入端IN2接收比較訊號Scp2，並經由反相器INV1及開關SW2耦接至輸出端ON，其中反相器INV1根據比較訊號Scp2提供反相後之比較訊號Scp2B。開關SW2回應於反相升壓後之控制訊號CTRB於閘極驅動訊號OUT_1之失能非掃瞄期間中為致能，以提供反相後之比較訊號Scp2B至輸出端ON。藉此在閘極驅動訊號OUT_1之失能非掃瞄期間中，對應地輸出比較訊號Scp2做為選擇輸出訊號Sco。

舉例來說，當閘極驅動訊號OUT_1滿足此第一規格範圍時，閘極驅動訊號OUT_1係於致能掃瞄期間中為致能且實質上高或等於掃描致能位準REF_1，且於失能非掃瞄期間中為非致能且實質上低或等於掃描失能位準REF_2。如此，比較訊號Scp1及反相後之比較訊號Scp2B係分別於致能掃瞄期間及失能非掃瞄期間中對應至致能位準，而選擇輸出訊號Sco及第一偵測訊號D1係持續地對應至致能位準。換言之，當閘極驅動訊號OUT_1滿足此第一規格範圍時，第一偵測單元u1_1係在致能掃瞄期間及失能非掃瞄期間中，持續地提供對應至致能位準之第一偵測訊號D1。

請再次參照第3圖。相似於前述段落中第一偵測單元u1_1所執行之操作，橋接積體電路10中其餘之第一偵測單元u1_2-u1_X係執行實質上相同之操作，以分別偵測閘極驅動訊號OUT_2-OUT_N是否滿足此第一規格範圍，並對應地產生第一偵測訊號D2-DX。當閘極驅動訊號OUT_2-OUT_N滿足此第一規格範圍時，第一偵測單元u1_2-u1_X分別持續地提供對應至致能位準之第一偵測訊號D2-DX。換言之，當閘極驅動訊號OUT_1-OUT_N均滿足此第一規格範圍時，第一偵測訊號D1-DX係具有持續對應至致能位準之訊號波形。

相對地，一旦有任何一個閘極驅動訊號OUT_1-OUT_N不滿足此第一規格範圍，例如於對應之致能掃瞄期間對應至非致能位準或於對應之失能非掃瞄期間中對應至致能位準，對應之第一偵測訊號D1-DX將於對應之期間中對應至非致能位準。

邏輯單元u3係對第一偵測訊號D1-DX進行及運算，來根據第一偵測訊號D1-DX產生測試結果訊號D_OUT。當閘極驅動訊號OUT_1-OUT_N均滿足此第一規格範圍時，第一偵測訊號D1-DX持續地對應至致能位準，使得測試結果訊號D_OUT係持續地於閘極驅動訊號OUT_1-OUT_N之N段致能掃瞄期間中持續地對應至致能位準，如第2圖之訊號波形所示。換言之，測試機台1000可經由判斷測試結果訊號D_OUT是否於連續之N段致能掃瞄期間中持續地對應至致能位準，來對應地判斷閘極驅動訊號OUT_1-OUT_N是否均滿足此第一規格範圍。

在一個例子中，橋接積體電路10更包括解碼單元u4，其根據通道選擇訊號Chan_Slc解碼產生通道致能訊號EN1、EN2、...、ENX，分別用於選擇性地致能或非致能第一偵測單元u1_1-u1_X。各第一偵測單元u1_1-u1_X更例如包括控制電路CX，其中第一偵測單元u1_1-u1_X分別根據對應之通道致能訊號EN1-ENX，來控制對應之第一偵測訊號D1-DX之位準。

舉一個操作實例來說，橋接積體電路10中具有之第一偵測單元的數目(=X)係實質上大於待測閘極驅動器100所能輸出之閘極驅動訊號的數目(=N)；換言之，橋接積體電路10僅需使用其中部份之第一偵測單元來對待測閘極驅動器100進行前置測試操作。在這個操作實例中，解碼單元u4可根據通道選擇訊號Chan_Slec提供通道致能訊號EN1-ENX來致能橋接積體電路10中之N個第一偵測單元(例如是第一偵測單元u1_1-u1_N)，並非致能剩餘之X-N個第一偵測單元(例如是第一偵測單元u1_N+1-u1_X)。舉例來說，此非致能之X-N個第一偵測單元的第一偵測訊號(例如是第一偵測訊號DN+1-DX)持續地對應至致能位準，使得測試結果訊號D_OUT的位準係對應地由致能之N個第一偵測單元產生的第一偵測訊號(例如是第一偵測訊號D1至DN)來決定。

在本實施例中，雖僅以橋接積體電路10用以對閘極驅動訊號OUT_1-OUT_N進行前置測試操作，並提供指示閘極驅動訊號OUT_1-OUT_N是否滿足此第一規格範圍之測試結果訊號D_OUT的情形為例做說明，然，本實施例之橋接積體電路10並不侷限於此。在其他例子中，橋接積體電路20亦可同時對閘極驅動訊號OUT_1-OUT_N及起始脈衝輸出訊號SPO進行前置偵測操作，並提供同時指示閘極驅動訊號OUT_1-OUT_N是否滿足此第一規格範圍且起始脈衝輸出訊號SPO是否滿足第二規格範圍之測試結果訊號D_OUT’，如第6至第8圖所示。

進一步而言，橋接積體電路20與第3圖所示之橋接積體電路10不同之處在於其中更包括起始脈衝輸出訊號接腳26，以接收待測閘極驅動器100’所提供之起始脈衝輸出訊號SPO；另外橋接積體電路20更包括第二偵測單元u5，其接收並判斷待測閘極驅動器100’之起始脈衝輸出訊號SPO是否滿足第二規格範圍，並依據判斷結果而產生第二偵測訊號D_SPO。舉例來說，第二偵測單元u5例如經由判斷起始脈衝輸出訊號SPO之位準於輸出移位期間中是否實質上高或等於一起始致能位準，且於非輸出移位期間中是否實質上低或等於一起始失能位準，來判斷起始脈衝輸出訊號SPO是否滿足此第二規格範圍。舉例來說，第二偵測單元u5與各第一偵測單元u1_1-u1_X具有相近之電路結構與操作，以受控於致能訊號EN_SPO為致能來偵測起始脈衝輸出訊號SPO並對應地提供第二偵測訊號D_SPO。於此，並不再對其進行贅述。

本實施例之橋接積體電路20中之邏輯單元u3’例如參考第二偵測單元u5提供之第二偵測訊號D_SPO及第一偵測單元u1_1-u1_X提供之第一偵測訊號D1-DX來產生測試結果訊號D_OUT’。

當測試結果訊號D_OUT’對應至致能位準時，表示待測閘極驅動器100’所提供之閘極驅動訊號OUT_1-OUT_N均滿足此第一規格範圍，且待測閘極驅動器100’所提供之第二偵測訊號D_SPO滿足此第二規格範圍。換言之，測試機台1000’可經由判斷測試結果訊號D_OUT’是否於閘極驅動訊號OUT_1-OUT_N之致能掃瞄期間、非致能掃瞄期間及此輸出移位期間中持續地對應至致能位準，來對應地判斷閘極驅動訊號OUT_1-OUT_N是否均滿足此第一規格範圍且起始脈衝輸出訊號SPO是否滿足此第二規格範圍。

在本實施例中，雖僅以測試系統1應用橋接積體電路10來針對一個待測閘極驅動器100進行驅動的情形為例做說明，然而本實施例之測試系統1並不侷限於此。在其他例子中，本實施例之測試系統中亦可同時針對兩個或兩個以上之待測閘極驅動器進行測試，如第9圖所示。

進一步的說，測試系統2中包括橋接積體電路30、40及50，分別將待測閘極驅動器300、400及500連接至測試機台2000，並分別對待測閘極驅動器300-500進行前置測試操作，以輸出對應至待測閘極驅動器300-500之測試結果訊號Dout_1、Dout_2及Dout_3。

上述實施例之橋接積體電路係適合耦接於待測閘極驅動器及測試機台之間，其中包括一或多個偵測單元。該一或多個偵測單元可包括多個第一偵測單元，或一第二偵測單元，或兩者。如前所述，該些第一偵測單元可分別偵測該等閘極訊號當中之一者是否滿足一第一規格範圍，以及該第二偵測單元則偵測該起始脈衝輸出訊號使否滿足一第二規格範圍。換言之，該一或多個偵測單元可依據待測閘極驅動器之一或多個輸出訊號其中之一，判斷其是否滿足一規格範圍，並根據判斷結果來產生偵測訊號，其中該一或多個輸出訊號譬如可包括複數個閘極驅動訊號，或一個起始脈衝輸出訊號，或是兩者，而該規格範圍譬如可包括前述之第一或第二規格範圍，或是兩者。此外，上述實施例之橋接積體電路更包括邏輯單元，回應於各偵測單元提供之該偵測訊號產生測試結果訊號提供給測試機台，藉此經由其中之一或多個偵測電路來對待測閘極驅動器提供之一或多個輸出訊號進行前置測試操作，以將測試結果提供至測試機台。據此，相較於傳統測試機台解決方案，本實施例之橋接積體電路具有可有效地針對閘極驅動器進行前置測試操作、降低測試機台所需之接腳數目及閘極驅動器測試成本的優點。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1、1’、2．．．測試系統

100、100’、300-500．．．待測閘極驅動器

101、301、401．．．起始脈衝輸出接腳

102、302、402．．．移位方向接腳

103、303、403．．．起始脈衝輸入接腳

104、304、404．．．時脈接腳

105_1-105_N、305_1-305_N、405_1-405_N．．．輸出接腳

10、20、30、40、50．．．橋接積體電路

11、21、31、41、51．．．測試結果訊號接腳

13、23、33、43、53．．．起始脈衝輸入接腳

14、24、34、44、54．．．時脈接腳

15_1-15_X、25_1-25_X、35_1-35_X、45_1-55_X、55_1-55_X．．．輸入接腳

1000、1000’、2000．．．測試機台

u1_1-u1_X．．．第一偵測單元

u2．．．移位暫存器單元

u3、u3'．．．邏輯單元

u4．．．解碼單元

CP1、CP3．．．第一比較電路

CP2、CP4．．．第二比較電路

Mx、Mx’．．．多工選擇器

BF1、BF2、BF3、BF4．．．輸出緩衝器

CX、CX_SPO．．．控制電路

IN1、IN2．．．輸入端

ON．．．輸出端

INV1、INV2．．．反相器

SW1、SW2．．．開關

SH．．．位準移位器

u5．．．第二偵測單元

第1圖繪示本發明實施例之測試系統的方塊圖。

第2圖繪示第1圖之測試系統的相關訊號時序圖。

第3圖繪示第1圖之橋接積體電路的詳細方塊圖。

第4圖繪示第3圖之第一偵測單元的詳細方塊圖。

第5圖繪示第4圖之多工選擇器的詳細方塊圖。

第6圖繪示本發明實施例之測試系統的另一方塊圖。

第7圖繪示依據一實施例第6圖之橋接積體電路的詳細方塊圖。

第8圖繪示依據一實施例第7圖之起始脈衝輸出訊號第二偵測單元的詳細方塊圖。

第9圖繪示本發明實施例之測試系統的再一方塊圖。

10．．．橋接積體電路

11．．．起始脈衝輸出接腳

13．．．起始脈衝輸入接腳

14．．．時脈接腳

15_1-15_X．．．輸入接腳

u1_1-u1_X．．．第一偵測單元

u2．．．移位暫存器單元

u3．．．邏輯單元

u4．．．解碼單元

Claims (21)

1. 一種橋接積體電路，適於耦接於至少一待測閘極驅動器及一測試機台之間，包括：複數個第一偵測單元，當中每一者依據該至少一待測閘極驅動器當中之一者之複數個閘極驅動訊號當中之一對應者，判斷該對應閘極驅動訊號是否滿足一第一規格範圍，並根據判斷結果來產生一第一偵測訊號；以及一邏輯單元，耦接至該複數個第一偵測單元，回應於各該些第一偵測單元提供之該第一偵測訊號產生一測試結果訊號，該測試結果訊號適於提供給該測試機台。
2. 如申請專利範圍第1項所述之測試介面電路，其中該邏輯運算電路係對該些第一偵測訊號進行一及運算。
3. 如申請專利範圍第1項所述之測試介面電路，其中該第一規格範圍係由一掃描致能位準所定義，以及各該測試介面模組係判斷該對應的閘極驅動訊號於一致能期間之位準是否實質上高或等於該掃描致能位準，並根據該判斷結果以產生該第一偵測訊號。
4. 如申請專利範圍第3項所述之測試介面電路，其中該第一規格範圍係更由一掃描失能位準所定義，以及各該測試介面模組係判斷該對應的閘極驅動訊號於一失能期間之位準是否實質上低或等於該掃描失能位準，並根據該判斷結果以產生該第一偵測訊號。
5. 如申請專利範圍第1項所述之橋接積體電路，其中該複數個第一偵測單元當中每一者包括：一第一比較電路，用以接收並比較該對應的閘極驅動訊號之位準與一掃描致能位準，並依據比較結果而提供一第一比較訊號；一第二比較電路，用以接收並比較該對應的閘極驅動訊號之位準與一掃描失能位準，並依據比較結果而提供一第二比較訊號；一多工選擇器，接收該第一及該第二比較訊號，並選擇該第一或第二比較訊號作為一選擇輸出訊號。
6. 如申請專利範圍第5項所述之橋接積體電路，其中該多工選擇器回應於複數個控制訊號當中之一對應者，而於該對應的閘極驅動訊號之一致能期間與一失能期間中，分別輸出該第一與第二比較訊號做為一選擇輸出訊號，該選擇輸出訊號係耦接至該第一偵測單元之一偵測輸出端。
7. 如申請專利範圍第5項所述之橋接積體電路，其中各該複數個第一偵測單元當中每一者包括更包括一輸出緩衝器，耦接於該多工選擇器與該偵測輸出端之間，用以根據該選擇輸出訊號產生該第一偵測訊號。
8. 如申請專利範圍第5項所述之橋接積體電路，更包括一移位暫存器單元，回應於一起始訊號而對一時脈訊號執行移位操作，以產生複數個控制訊號，該複數個控制訊號分別控制該複數個第一偵測單元之該多工選擇器是輸出該第一或第二選擇輸出訊號。
9. 如申請專利範圍第1項所述之橋接積體電路，更包括：一解碼單元，根據一通道選擇訊號解碼產生複數個通道致能訊號，該複數個通道致能訊號分別用於使該複數個第一偵測單元分別致能或失能。
10. 如申請專利範圍第1項所述之橋接積體電路，更包括一第二偵測單元，用於接收並判斷該至少一待測閘極驅動器當中之一者之一起始脈衝輸出訊號是否滿足一第二規格範圍，並依據判斷結果而產生一第二偵測訊號，其中該第二偵測訊號係提供至該邏輯單元，以及該邏輯單元係更依據該第二偵測訊號來產生該測試結果訊號。
11. 如申請專利範圍第10項所述之橋接積體電路，其中該第二規格範圍係由一起始致能位準所定義，以及該第二偵測單元係判斷該起始脈衝輸出訊號是否在一輸出移位期間中實質上高或等於該起始致能位準，並依據判斷結果而產生該第二偵測訊號。
12. 如申請專利範圍第11項所述之橋接積體電路，其中該第二規格範圍更由一起始失能位準所定義，以及該輸出第二偵測單元更判斷該起始脈衝輸出訊號是否在一輸出移位期間中實質上低或等於該起始失能位準，並依據判斷結果而產生該第二偵測訊號。
13. 一種橋接積體電路，適於耦接於至少一待測閘極驅動器及一測試機台之間，包括：複數個第一偵測單元，當中每一者依據該至少一待測閘極驅動器當中之一者之複數個閘極驅動訊號當中之一對應者，判斷該對應閘極驅動訊號是否滿足一第一規格範圍，並根據判斷結果來產生一第一偵測訊號；一第二偵測單元，用於接收並判斷該至少一待測閘極驅動器當中之一者之一起始脈衝輸出訊號是否滿足一第二規格範圍，並依據判斷結果而產生一第二偵測訊號；一邏輯單元，耦接至該複數個第一偵測單元及該第二偵測單元，回應於各該些第一偵測單元提供之該第一偵測訊號與該第二偵測訊號來產生一測試結果訊號；以及一解碼單元，產生複數個通道致能訊號，該複數個通道致能訊號分別用於使該複數個第一偵測單元分別致能或失能。
14. 如申請專利範圍第13項所述之測試介面電路，其中該第一規格範圍係由一掃描致能位準所定義，以及各該測試介面模組係判斷該對應的閘極驅動訊號於一致能期間之位準是否實質上高或等於該掃描致能位準，並根據該判斷結果以產生該第一偵測訊號。
15. 如申請專利範圍第13項所述之測試介面電路，其中該第一規格範圍係由一掃描失能位準所定義，以及各該測試介面模組係判斷該對應的閘極驅動訊號於一失能期間之位準是否實質上低或等於該掃描失能位準，並根據該判斷結果以產生該第一偵測訊號。
16. 如申請專利範圍第13項所述之橋接積體電路，其中該第二規格範圍係由一起始致能位準所定義，以及該第二偵測單元係判斷該起始脈衝輸出訊號是否在一輸出移位期間中實質上高或等於該起始致能位準，並依據判斷結果而產生該第二偵測訊號。
17. 如申請專利範圍第13項所述之橋接積體電路，其中該第二規格範圍更由一起始失能位準所定義，以及該第二偵測單元更判斷該起始脈衝輸出訊號是否在一輸出移位期間中實質上低或等於該起始失能位準，並依據判斷結果而產生該第二偵測訊號。
18. 一種橋接積體電路，適於耦接於至少一待測閘極驅動器及一測試機台之間，包括：一或多個偵測單元，當中每一者依據該至少一待測閘極驅動器當中至少之一者之一或多個輸出訊號當中之一對應者，判斷該對應的輸出訊號是否滿足一規格範圍，並根據判斷結果來產生一第一偵測訊號；以及一邏輯單元，耦接至該一或多個偵測單元，回應於各該一或多個偵測單元提供之該第一偵測訊號產生一測試結果訊號。
19. 如申請專利範圍第18項所述之橋接積體電路，其中該一或多個輸出訊號係包括複數個閘極驅動訊號，以及其中該規格範圍係包括由一掃描致能位準與一掃描失能位準當中至少之一者所定義之一規格範圍。
20. 如申請專利範圍第18項所述之橋接積體電路，其中該一或多個輸出訊號係包括一起始脈衝輸出訊號，以及其中該規格範圍係包括由一起始致能位準與一起始失能位準當中至少之一者所定義之一規格範圍。
21. 如申請專利範圍第18項所述之橋接積體電路，其中該一或多個輸出訊號係包括複數個閘極驅動訊號以及一起始脈衝輸出訊號，以及其中該一至多個偵測單元係包括複數個第一偵測單元，分別偵測該等閘極訊號當中之一者是否滿足一第一規格範圍，以及一第二偵測單元，偵測該起始脈衝輸出訊號使否滿足一第二規格範圍。