KR20100124617A - 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20100124617A
KR20100124617A KR1020090043719A KR20090043719A KR20100124617A KR 20100124617 A KR20100124617 A KR 20100124617A KR 1020090043719 A KR1020090043719 A KR 1020090043719A KR 20090043719 A KR20090043719 A KR 20090043719A KR 20100124617 A KR20100124617 A KR 20100124617A
Authority
KR
South Korea
Prior art keywords
data
gate
driver
transistors
inspection
Prior art date
Application number
KR1020090043719A
Other languages
English (en)
Inventor
권영근
곽윤희
임배혁
김정일
구본용
이미선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090043719A priority Critical patent/KR20100124617A/ko
Priority to US12/559,893 priority patent/US8232984B2/en
Publication of KR20100124617A publication Critical patent/KR20100124617A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 복수의 게이트선, 상기 복수의 게이트선과 각각 연결되어 있는 복수의 화소, 상기 복수의 게이트선에 각각 연결되어 게이트 신호를 인가하며 서로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부, 그리고 상기 게이트 구동부와 분리되어 있으며 적어도 세 개의 검사 스테이지를 포함하는 구동부 검사 유닛을 포함하고, 상기 적어도 세 개의 검사 스테이지 각각은 상기 게이트 구동부의 상기 복수의 스테이지 중 어느 하나와 동일한 구조를 가진다.
ASG, TEG, 게이트 구동부, 스테이지

Description

박막 트랜지스터 표시판 및 이를 포함하는 표시 장치{THIN FILM TRANSISTOR ARRAY PANNEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치와 유기 발광 표시 장치 등의 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부를 포함한다.
게이트 구동부와 데이터 구동부는 집적 회로 칩의 형태로 표시 장치에 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되어 TCP(tape carrier package)의 형태로 표시 장치에 부착되거나, 인쇄 회로 기판(printed circuit board) 위에 장착될 수도 있다. 특히, 게이트 구동부는 표시 신호선 및 스위칭 소자 따위와 동일한 공정으로 형성하여 표시판에 집적될 수 있다.
게이트 구동부를 표시판에 집적하여 형성하는 경우, 게이트 구동부는 비정질 실리콘을 포함하는 복수의 트랜지스터를 포함하며, 표시 장치의 제조 공정 중에 이상이 발생하여 트랜지스터의 특성에 변화가 생길 수 있다. 특히 상온에서는 트랜지스터의 동작에 문제가 없어도 고온 혹은 저온 등의 극한 조건에서 문제가 생길 수 있다. 이러한 비정질 실리콘 트랜지스터의 온도에 대한 신뢰성 검사를 표시 장치를 완성한 후에 하게 되면, 표시 장치의 생산성을 저하시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 표시 장치의 제조 과정의 어느 단계에서도 게이트 구동부의 특성을 용이하게 검사할 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 복수의 게이트선, 상기 복수의 게이트선과 각각 연결되어 있는 복수의 화소, 상기 복수의 게이트선에 각각 연결되어 게이트 신호를 인가하며 서로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부, 그리고 상기 게이트 구동부와 분리되어 있으며 적어도 세 개의 검사 스테이지를 포함하는 구동부 검사 유닛을 포함하고, 상기 적어도 세 개의 검사 스테이지 각각은 상기 게이트 구동부의 상기 복수의 스테이지 중 어느 하나와 동일한 구조를 가진다.
상기 게이트 구동부 및 상기 구동부 검사 유닛은 상기 박막 트랜지스터 표시 판 위에 집적되어 있을 수 있다.
상기 복수의 화소와 각각 연결되어 있으며 데이터 패드와 연결되어 있는 복수의 데이터선, 그리고 상기 데이트 패드와 분리되어 있는 복수의 더미 패드를 더 포함하며, 상기 구동부 검사 유닛은 상기 복수의 더미 패드와 연결되어 있을 수 있다.
상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고, 상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하며, 상기 검사 신호선은 상기 더미 패드와 연결되어 있을 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 복수의 게이트선 및 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 각각 연결되어 있는 복수의 화소, 상기 복수의 게이트선에 각각 연결되어 게이트 신호를 인가하며 서로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부, 상기 게이트 구동부와 분리되어 있으며 적어도 세 개의 검사 스테이지를 포함하는 구동부 검사 유닛, 그리고 상기 복수의 데이터선과 연결되어 있는 데이터 구동부를 포함하고, 상기 적어도 세 개의 검사 스테이지 각각은 상기 게이트 구동부의 상기 복수의 스테이지 중 어느 하나와 동일한 구조를 가진다.
상기 게이트 구동부 및 상기 구동부 검사 유닛은 상기 박막 트랜지스터 표시판 위에 집적되어 있을 수 있다.
상기 데이트 구동부는 복수의 데이터 구동 회로를 포함하고, 상기 데이터선 은 데이터 패드를 통해 상기 데이터 구동 회로와 연결되고, 상기 데이트 패드와 분리되어 있는 복수의 더미 패드를 더 포함하며, 상기 구동부 검사 유닛은 상기 복수의 데이터 구동 회로 중 이웃한 두 개의 데이터 구동 회로와 각각 연결되는 두 개의 데이터선 사이에 위치하며, 상기 복수의 더미 패드와 연결되어 있을 수 있다.
상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고, 상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하며, 상기 검사 신호선은 상기 더미 패드와 연결되어 있을 수 있다.
본 발명의 실시예에 같이 게이트 구동부와 동일한 공정으로 형성되는 구동부 검사 유닛의 여러 접점 및 게이트 출력 단자의 신호를 검사함으로써 게이트 구동부의 특성 및 문제점을 제조 공정의 어느 단계에서도 용이하게 측정하고 검사할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 장치는 도 1에 도시한 바와 같이, 박막 트랜지스터 표시판(thin film transistor array panel)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
박막 트랜지스터 표시판(300)은 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(도시하지 않음)를 포함한다.
게이트 구동부(400)는 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 이러한 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 게이트선에 각각 연결되어 있는 복수의 스테이지(stage)를 포함하며, 화소(PX)의 스위칭 소자와 동일한 공정으로 형성되어 박막 트랜지스터 표시판(300) 위에 집적되어 있을 수 있다. 그러나 집적 회로 칩(integrated circuit chip)의 형태로 실장될 수도 있다.
데이터 구동부(500)는 박막 트랜지스터 표시판(300)의 데이터선(D1-Dm)에 연결되어 있으며, 데이터 신호를 데이터선(D1-Dm)에 인가한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
데이터 구동부 및 신호 제어부(500, 600)는 적어도 하나의 집적 회로 칩의 형태로 박막 트랜지스터 표시판(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 박막 트랜지스터 표시판(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이 와는 달리, 게이트 구동부(400)와 같이 신호선(G1-Gn, D1-Dm) 및 스위칭 소자 따위와 함께 박막 트랜지스터 표시판(300)에 집적될 수도 있다. 이러한 구동 장치(500, 600)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(Din) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(Din)와 입력 제어 신호를 기초로 입력 영상 신호(Din)를 박막 트랜지스터 표시판(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시 작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면 도 1에 도시한 A 영역을 확대한 도 2를 참고하여, 본 발명의 한 실시예에 따른 구동부 검사 유닛에 대하여 설명한다.
도 2는 도 1의 A 부분을 확대한 확대 배치도이다.
도 1 및 도 2를 참고하면, 데이터 구동부(500) 부근의 박막 트랜지스터 표시판(300) 위에는 데이터선(171)과 연결되어 있는 복수의 데이터 패드(179)를 포함하는 데이터 패드부(170), 데이터 패드부(170)와 분리되어 있는 복수의 더미 패드(189), 그리고 더미 패드(189)의 적어도 일부와 신호선(SL)을 통해 연결되어 있는 구동부 검사 유닛(450)이 형성되어 있다.
데이터 패드(179)는 데이터선(171)에 데이터 구동부(500)로부터의 데이터 신호를 전달하며, 복수의 데이터선(171) 사이의 간격은 데이터 패드(179)에 가까워질수록 좁아져 데이터선 팬아웃부를 이룬다. 하나의 데이터 패드부(170)는 데이터 구동부(500)가 복수의 집적 회로 칩의 형태로 장착되는 경우 각각의 집적 회로 칩에 대응된다. 데이터 패드(179)는 데이터선(171)과 동일한 층으로 이루어져 데이터선(171)의 일부를 이룰 수 있다.
더미 패드(189)는 표시 장치의 구동에 사용되지 않으며, 데이터 패드(179) 옆에 위치한다. 그러나 더미 패드(189)는 도 2에 도시한 바와 다르게 데이터 패드부(170)의 데이터 패드(179) 사이에 위치할 수도 있다. 더미 패드(189)는 데이터선(171) 또는 데이터 패드(179)와 동일한 층으로 이루어질 수도 있고 다른 층으로 이루어질 수도 있다.
구동부 검사 유닛(450)은 도 2에 도시한 바와 같이 이웃한 두 개의 데이터 패드부(170)와 각각 연결되어 있는 데이터선(171) 사이에 위치할 수 있다. 그러나, 구동부 검사 유닛(450은 박막 트랜지스터 표시판(300)의 가장자리 부분의 다양한 여러 영역에 위치할 수도 있다. 구동부 검사 유닛(450)은 신호선(SL)을 통해 더미 패드(189)와 연결되어 있으며, 더미 패드(189)를 통해 여러 가지 입력 신호를 받기도 하고 검사 신호를 내보내기도 한다.
이러한 구동부 검사 유닛(450)은 게이트 구동부(400)와 동일한 공정에 의해 형성되며, 게이트 구동부(400)의 여러 스테이지 중 일부 스테이지와 동일한 구조를 가지는 검사 스테이지를 포함한다.
그러면, 본 발명의 한 실시예에 따른 구동부 검사 유닛(450)에 대해도 3 내지 도 5를 참고하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 구동부 검사 유닛의 블록도이고, 도 4는 도 3에 도시한 구동부 검사 유닛의 첫 번째 스테이지의 회로도의 한 예이고, 도 5는 본 발명의 한 실시예에 따른 구동부 검사 유닛 및 이와 연결된 신호선을 도시한 배치도이다.
먼저 도 3 및 도 5를 참고하면, 본 발명의 한 실시예에 따른 구동부 검사 유 닛(450)에는 더미 패드(189)를 통해 공통 전압(Vss), 제1 및 제2 클록 신호(CLK, CLKB), 주사 시작 신호(STV) 및 리셋 신호(RESET)가 입력되며, 리셋 신호(RESET)는 생략될 수도 있다. 제1 및 제2 클록 신호(CLK, CLKB)는 서로 180°의 위상차를 가질 수 있으며, 스위칭 소자를 턴 온/오프시킬 수 있도록 하이 레벨은 게이트 온 전압(Von)이고, 로우 레벨은 게이트 오프 전압(Voff)일 수 있다.
도 3을 참고하면, 구동부 검사 유닛(450)은 적어도 세 개의 검사 스테이지(ST1, ST2, ST3)를 포함하며, 각 검사 스테이지(ST1, ST2, ST3)는 세트 단자(S), 공통 전압 단자(G), 두 개의 클록 단자(CK, CKB), 리셋 단자(R), 프레임 리셋 단자(FR), 그리고 게이트 출력 단자(OUT1), 캐리 출력 단자(OUT2) 및 적어도 하나의 검사 노드(N1, N2, N3)를 가진다. 그러나 도 3에 도시한 바와 같이, 마지막 검사 스테이지(ST3)는 프레임 리셋 단자를 포함하지 않을 수 있다.
각 스테이지(ST1, ST2, ST3)의 클록 단자(CK, CKB)에는 제1 및 제2 클록 신호(CLK, CLKB)가 입력되며, 공통 전압 단자(G)에는 공통 전압(Vss)이 입력된다. 각 스테이지(ST1, ST2, ST3)의 게이트 출력 단자(OUT1)는 게이트 출력(Gout1, Gout2, Gout3)을 내보내고, 마지막 스테이지(ST3)를 제외한 스테이지(ST1, ST2)의 캐리 출력 단자(OUT2)는 캐리 출력(Cout1, Cout2)을 내보낸다. 한편 첫 번째 스테이지(ST1)의 세트 단자(S)에는 주사 시작 신호(STV)가, 나머지 스테이지(ST2, ST3)의 세트 단자(S)에는 전단 스테이지(ST1, ST2)의 캐리 출력, 즉 전단 캐리 출 력(Cout1, Cout2)이 입력된다. 마지막 스테이지(ST3)를 제외한 스테이지(ST1, ST2)의 리셋 단자(R)에는 후단 스테이지(ST2, ST3)의 게이트 출력, 즉 후단 게이트 출력(Gout2, Gout3)이 입력된다.
도 4를 참고하면, 본 발명의 한 실시예에 따른 구동부 검사 유닛(450)의 첫 번째 스테이지(ST1)는 입력부(420), 풀업 구동부(430), 풀다운 구동부(440) 및 출력부(460)를 포함한다. 이들은 적어도 하나의 박막 트랜지스터(T1-T14)를 포함하며, 풀업 구동부(430)와 출력부(460)는 축전기(C1-C3)를 더 포함한다. 그러나 박막 트랜지스터(T1-T14)는 NMOS 트랜지스터 또는 PMOS 트랜지스터일 수 있다. 또한, 축전기(C1-C3)는 실제로, 공정 시에 형성되는 게이트와 드레인/소스간 기생 용량(parasitic capacitance)일 수 있다.
입력부(420)는 세트 단자(S)와 공통 전압 단자(G)에 차례로 직렬로 연결되어 있는 세 개의 트랜지스터(T11, T10, T5)를 포함한다. 트랜지스터(T11, T5)의 게이트는 클록 단자(CKB)에 연결되어 있으며 트랜지스터(T10)의 게이트는 클록 단자(CK)에 연결되어 있다. 트랜지스터(T11)와 트랜지스터(T10) 사이의 접점은 접점(J1)에 연결되어 있고, 트랜지스터(T10)와 트랜지스터(T5) 사이의 접점은 접점(J2)에 연결되어 있다.
풀업 구동부(430)는 세트 단자(S)와 접점(J1) 사이에 연결되어 있는 트랜지스터(T4)와 클록 단자(CK)와 접점(J3) 사이에 연결되어 있는 트랜지스터(T12), 그리고 클록 단자(CK)와 접점(J4) 사이에 연결되어 있는 트랜지스터(T7)를 포함한다. 트랜지스터(T4)의 게이트와 드레인은 세트 단자(S)에 공통으로 연결되어 있으며 소스는 접점(J1)에 연결되어 있고, 트랜지스터(T12)의 게이트와 드레인은 클록 단자(CK)에 공통으로 연결되어 있고 소스는 접점(J3)에 연결되어 있다. 트랜지스터(T7)의 게이트는 접점(J3)에 연결됨과 동시에 축전기(C1)를 통하여 클록 단자(CK)에 연결되어 있고, 드레인은 클록 단자(CK)에, 소스는 접점(J4)에 연결되어 있으며, 접점(J3)과 접점(J4) 사이에 축전기(C2)가 연결되어 있다.
풀다운 구동부(440)는 소스를 통하여 공통 전압(Vss)을 입력 받아 드레인을 통하여 접점(J1, J2, J3, J4)으로 출력하는 복수의 트랜지스터(T6, T9, T13, T8, T3, T2)를 포함한다. 트랜지스터(T6)의 게이트는 프레임 리셋 단자(FR)에, 드레인은 접점(J1)에 연결되어 있고, 트랜지스터(T9)의 게이트는 리셋 단자(R)에, 드레인은 접점(J1)에 연결되어 있으며, 트랜지스터(T13, T8)의 게이트는 접점(J2)에 공통으로 연결되어 있고, 드레인은 각각 접점(J3, J4)에 연결되어 있다. 트랜지스터(T3)의 게이트는 접점(J4)에, 트랜지스터(T2)의 게이트는 리셋 단자(R)에 연결되어 있으며, 두 트랜지스터(T3, T2)의 드레인은 접점(J2)에 연결되어 있다.
출력부(460)는 드레인과 소스가 각각 클록 단자(CK)와 출력 단자(OUT1, OUT2) 사이에 연결되어 있고 게이트가 접점(J1)에 연결되어 있는 한 쌍의 트랜지스터(T1, T14)와 트랜지스터(T1)의 게이트와 드레인 사이, 즉 접점(J1)과 접점(J2) 사이에 연결되어 있는 축전기(C3)를 포함한다. 트랜지스터(T1)의 소스는 또한 접점(J2)에 연결되어 있다.
한편, 검사 노드(N1, N2, N3)는 각 스테이지(ST1, ST2, ST3)에서 신호를 검출하고자 하는 접점이며, 도 4에 도시된 여러 접점(J1, J2, J3, J4, J5) 중에서 선택될 수 있다. 예를 들면, 도 3 및 도 4에 도시한 바와 같이 트랜지스터(T1)의 게이트와 연결된 노드(N1), 트랜지스터(T1)의 드레인과 연결된 노드(N2), 또는 트랜지스터(T8)의 드레인과 연결된 노드(N3)를 검사 신호선과 연결하여 각 노드(N1, N2, N3)의 검사 신호(TS1, TS2, TS3)로서 선택하여 검출할 수 있다. 이러한 검사 신호(TS1, TS2, TS3) 및 게이트 출력(Gout1, Gout2, Gout3)을 도 5에 도시한 바와 같이 신호선과 연결된 더미 패드(189)를 통해 검출할 수 있다.
중간 및 마지막 스테이지(ST2, ST3) 역시 첫 번째 스테이지(ST1)와 유사한 구조를 가진다.
구동부 검사 유닛(450)은 도 3에 도시한 바와 다르게 네 개 이상의 검사 스테이지를 포함할 수 있으며, 이 경우 첫 번째와 마지막 검사 스테이지는 도 3에 도시한 첫 번째 및 마지막 검사 스테이지(ST1, ST3)와 동일한 구조를 가질 수 있고, 나머지 검사 스테이지는 도 3에 도시한 중간 검사 스테이지(ST2)와 동일한 구조를 가질 수 있다.
이와 같은 구동부 검사 유닛(450)은 게이트 구동부(400)와 동일한 공정으로 형성되며, 더미 패드(189)를 통해 여러 신호를 인가 받으면 게이트 구동부(400)와 동일하게 동작한다. 따라서 표시 장치의 완성 후를 비롯하여 표시 장치의 제조 공정 중 어느 단계에서도 구동부 검사 유닛(450)의 여러 접점(N1, N2, N3) 및 게이트 출력 단자(OUT1)의 신호를 검사함으로써 게이트 구동부(400)의 특성 및 문제점을 용이하게 측정하고 검사할 수 있다. 특히 제조 공정 중에 공정적 이상이 발생하여 게이트 구동부(400)를 비롯한 구동부 검사 유닛(450)이 포함하는 트랜지스터의 특성에 변화가 생길 경우, 온도 변화에 따른 트랜지스터의 신뢰성을 용이하게 측정할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 도 1의 A 부분을 확대한 확대 배치도이고,
도 3은 본 발명의 한 실시예에 따른 구동부 검사 유닛의 블록도이고,
도 4는 도 3에 도시한 구동부 검사 유닛의 첫 번째 스테이지의 회로도의 한 예이고,
도 5는 본 발명의 한 실시예에 따른 구동부 검사 유닛 및 이와 연결된 신호선을 도시한 배치도이다.
<도면의 주요 부분에 대한 부호의 설명>
171: 데이터선 179: 데이터 패드
189: 더미 패드 300: 표시판
400: 게이트 구동부 450: 구동부 검사 유닛
500: 데이터 구동부 600: 신호 제어부
SL: 신호선

Claims (14)

  1. 복수의 게이트선,
    상기 복수의 게이트선과 각각 연결되어 있는 복수의 화소,
    상기 복수의 게이트선에 각각 연결되어 게이트 신호를 인가하며 서로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부, 그리고
    상기 게이트 구동부와 분리되어 있으며 적어도 세 개의 검사 스테이지를 포함하는 구동부 검사 유닛
    을 포함하고,
    상기 적어도 세 개의 검사 스테이지 각각은 상기 게이트 구동부의 상기 복수의 스테이지 중 어느 하나와 동일한 구조를 가지는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트 구동부 및 상기 구동부 검사 유닛은 상기 박막 트랜지스터 표시판 위에 집적되어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 복수의 화소와 각각 연결되어 있으며 데이터 패드와 연결되어 있는 복수의 데이터선, 그리고
    상기 데이트 패드와 분리되어 있는 복수의 더미 패드
    를 더 포함하며,
    상기 구동부 검사 유닛은 상기 복수의 더미 패드와 연결되어 있는
    박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고,
    상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하며,
    상기 검사 신호선은 상기 더미 패드와 연결되어 있는
    박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 복수의 화소와 각각 연결되어 있으며 데이터 패드와 연결되어 있는 복수의 데이터선, 그리고
    상기 데이트 패드와 분리되어 있는 복수의 더미 패드
    를 더 포함하며,
    상기 구동부 검사 유닛은 상기 복수의 더미 패드와 연결되어 있는
    박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고,
    상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하며,
    상기 검사 신호선은 상기 더미 패드와 연결되어 있는
    박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고,
    상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하는
    박막 트랜지스터 표시판.
  8. 복수의 게이트선 및 복수의 데이터선,
    상기 게이트선 및 상기 데이터선과 각각 연결되어 있는 복수의 화소,
    상기 복수의 게이트선에 각각 연결되어 게이트 신호를 인가하며 서로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부,
    상기 게이트 구동부와 분리되어 있으며 적어도 세 개의 검사 스테이지를 포함하는 구동부 검사 유닛, 그리고
    상기 복수의 데이터선과 연결되어 있는 데이터 구동부
    를 포함하고,
    상기 적어도 세 개의 검사 스테이지 각각은 상기 게이트 구동부의 상기 복수의 스테이지 중 어느 하나와 동일한 구조를 가지는
    표시 장치.
  9. 제8항에서,
    상기 게이트 구동부 및 상기 구동부 검사 유닛은 상기 박막 트랜지스터 표시판 위에 집적되어 있는 표시 장치.
  10. 제9항에서,
    상기 데이트 구동부는 복수의 데이터 구동 회로를 포함하고,
    상기 데이터선은 데이터 패드를 통해 상기 데이터 구동 회로와 연결되고,
    상기 데이트 패드와 분리되어 있는 복수의 더미 패드를 더 포함하며,
    상기 구동부 검사 유닛은 상기 복수의 데이터 구동 회로 중 이웃한 두 개의 데이터 구동 회로와 각각 연결되는 두 개의 데이터선 사이에 위치하며, 상기 복수의 더미 패드와 연결되어 있는
    표시 장치.
  11. 제10항에서,
    상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고,
    상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하며,
    상기 검사 신호선은 상기 더미 패드와 연결되어 있는
    표시 장치.
  12. 제8항에서,
    상기 데이트 구동부는 복수의 데이터 구동 회로를 포함하고,
    상기 데이터선은 데이터 패드를 통해 상기 데이터 구동 회로와 연결되고,
    상기 데이트 패드와 분리되어 있는 복수의 더미 패드를 더 포함하며,
    상기 구동부 검사 유닛은 상기 복수의 데이터 구동 회로 중 이웃한 두 개의 데이터 구동 회로와 각각 연결되는 두 개의 데이터선 사이에 위치하며, 상기 복수의 더미 패드와 연결되어 있는
    표시 장치.
  13. 제12항에서,
    상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사 이의 복수의 접점을 포함하는 구동 회로를 포함하고,
    상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하며,
    상기 검사 신호선은 상기 더미 패드와 연결되어 있는
    표시 장치.
  14. 제8항에서,
    상기 각 검사 스테이지는 복수의 트랜지스터 및 상기 복수의 트랜지스터 사이의 복수의 접점을 포함하는 구동 회로를 포함하고,
    상기 복수의 접점 중 적어도 하나의 신호를 검출하는 검사 신호선을 더 포함하는
    표시 장치.
KR1020090043719A 2009-05-19 2009-05-19 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 KR20100124617A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090043719A KR20100124617A (ko) 2009-05-19 2009-05-19 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
US12/559,893 US8232984B2 (en) 2009-05-19 2009-09-15 Thin film transistor array panel having a driver inspection unit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090043719A KR20100124617A (ko) 2009-05-19 2009-05-19 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20100124617A true KR20100124617A (ko) 2010-11-29

Family

ID=43124289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090043719A KR20100124617A (ko) 2009-05-19 2009-05-19 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US8232984B2 (ko)
KR (1) KR20100124617A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399734B (zh) * 2008-11-07 2013-06-21 Au Optronics Corp 液晶顯示面板
KR101848472B1 (ko) 2011-07-25 2018-04-13 삼성디스플레이 주식회사 표시 패널 및 표시 패널에 집적된 구동 장치
TW201345151A (zh) * 2012-04-25 2013-11-01 Novatek Microelectronics Corp 橋接積體電路
KR20170080851A (ko) * 2015-12-30 2017-07-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11407902B2 (en) 2016-03-18 2022-08-09 3M Innovative Properties Company Zwitterionic polymer-containing compositions for coating metallic surfaces, methods, and articles
US11250783B2 (en) 2017-08-16 2022-02-15 Boe Technology Group Co., Ltd. Gate driver on array circuit, pixel circuit of an AMOLED display panel, AMOLED display panel, and method of driving pixel circuit of AMOLED display panel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724692B2 (ja) 1999-03-26 2005-12-07 カシオ計算機株式会社 液晶表示装置及びその検査方法
JP2001296507A (ja) 2000-04-13 2001-10-26 Toshiba Corp 表示装置用電極基板及びそのテスト方法
JP3538115B2 (ja) 2000-04-21 2004-06-14 鹿児島日本電気株式会社 カラー液晶モジュール用エージング装置
JP3989756B2 (ja) * 2002-03-18 2007-10-10 シャープ株式会社 表示装置およびその走査回路検査方法
KR100964620B1 (ko) * 2003-07-14 2010-06-22 삼성전자주식회사 하부기판용 모기판, 표시패널용 기판 및 표시패널의제조방법
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
JP2006003741A (ja) 2004-06-18 2006-01-05 Sanyo Electric Co Ltd 液晶表示パネル
KR20060001573A (ko) 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Ｆｐｃ상에 형성되는 테스트포인트를 구비하는 액정표시장치
KR20070040505A (ko) 2005-10-12 2007-04-17 삼성전자주식회사 표시 장치 및 이의 검사 방법
JP2007114124A (ja) 2005-10-21 2007-05-10 Toshiba Matsushita Display Technology Co Ltd アレイ基板の検査方法及び装置
KR20070071702A (ko) 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20070120320A (ko) 2006-06-19 2007-12-24 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법 및 이를 위한 대면적 기판
KR20080062881A (ko) 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그 검사방법
KR101308456B1 (ko) 2007-03-14 2013-09-16 엘지디스플레이 주식회사 평판 표시장치와 이의 검사방법 및 제조방법

Also Published As

Publication number Publication date
US8232984B2 (en) 2012-07-31
US20100295829A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
US10241145B2 (en) Gate driving circuit and method for detecting same, array substrate and display apparatus
KR101543281B1 (ko) 게이트 구동회로 및 이를 구비한 표시 장치
US9305509B2 (en) Shift register unit, gate driving circuit and display apparatus
KR101337256B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US8456409B2 (en) Gate drive circuit and display apparatus having the same
US8248355B2 (en) Shift register and liquid crystal display using same
JP4970555B2 (ja) 表示装置及び表示装置の駆動方法
US7505022B2 (en) Shift register and display device
US7907696B2 (en) Shift register
US20080012816A1 (en) Shift register and display apparatus including the same
WO2011074316A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US20100156474A1 (en) Gate drive circuit and display apparatus having the same
US8116424B2 (en) Shift register and liquid crystal display using same
US20130069930A1 (en) Shift register, scanning signal line drive circuit, and display device
EP2341507A1 (en) Shift register circuit, display device and shift register circuit driving method
US20090015572A1 (en) Data driver for display device, test method and probe card for data driver
US8305330B2 (en) Gate driving circuit of display panel including shift register sets
KR20100083370A (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20100124617A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR20120073316A (ko) 시프트 레지스터 및 그것을 포함한 주사 신호선 구동 회로, 및 표시 장치
US10553166B2 (en) Display apparatus and method of driving the display apparatus
KR20060080773A (ko) 어레이 기판 및 이를 갖는 표시장치
US7986761B2 (en) Shift register and liquid crystal display device using same
US20110169723A1 (en) Level Shift Circuit, Liquid Crystal Display Device and Charge Sharing Method
KR20070080440A (ko) 표시 기판 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application