JP2003066919A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2003066919A JP2003066919A JP2001257198A JP2001257198A JP2003066919A JP 2003066919 A JP2003066919 A JP 2003066919A JP 2001257198 A JP2001257198 A JP 2001257198A JP 2001257198 A JP2001257198 A JP 2001257198A JP 2003066919 A JP2003066919 A JP 2003066919A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- counter
- clocks
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 演算増幅器のバイアス電流の高バイアスと低
バイアスとの切り換えのためのバイアス切り換え信号
を、演算増幅器の入出力を制御する信号を用いて、ＩＣ
内部で生成可能とした半導体集積回路装置を提供する。 【解決手段】 演算増幅器の入出力を制御するストロー
ブ信号ＳＴＢの供給によりバイアス切り換え信号ＢＩＣ
を生成するバイアス切り換え制御部３０は、ストローブ
信号ＳＴＢの立ち上がりから立ち下がりまでのクロック
数をカウントする８ビットの第１カウンタ回路３１と、
ストローブ信号ＳＴＢの立ち下がりからクロック数のカ
ウントを開始する８ビットまたは９ビットに切り換え可
能な第２カウンタ回路３２と、第２カウンタ回路３２の
上位ｎ＝３ビットのカウント値が第１カウンタ回路３１
の上位ｎ＝３ビットのカウント値を越えたとき、“Ｈ”
レベルから“Ｌ”レベルに出力反転するコンパレータ回
路３３とを有する。
バイアスとの切り換えのためのバイアス切り換え信号
を、演算増幅器の入出力を制御する信号を用いて、ＩＣ
内部で生成可能とした半導体集積回路装置を提供する。 【解決手段】 演算増幅器の入出力を制御するストロー
ブ信号ＳＴＢの供給によりバイアス切り換え信号ＢＩＣ
を生成するバイアス切り換え制御部３０は、ストローブ
信号ＳＴＢの立ち上がりから立ち下がりまでのクロック
数をカウントする８ビットの第１カウンタ回路３１と、
ストローブ信号ＳＴＢの立ち下がりからクロック数のカ
ウントを開始する８ビットまたは９ビットに切り換え可
能な第２カウンタ回路３２と、第２カウンタ回路３２の
上位ｎ＝３ビットのカウント値が第１カウンタ回路３１
の上位ｎ＝３ビットのカウント値を越えたとき、“Ｈ”
レベルから“Ｌ”レベルに出力反転するコンパレータ回
路３３とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に容量性負荷を駆動するために制御信号の
供給により駆動電圧が入出力される演算増幅器のバイア
ス電流を駆動電流が流れている時は高バイアスに、駆動
電流が流れていない時は低バイアスに切り換え可能とし
た半導体集積回路装置に関する。
置に関し、特に容量性負荷を駆動するために制御信号の
供給により駆動電圧が入出力される演算増幅器のバイア
ス電流を駆動電流が流れている時は高バイアスに、駆動
電流が流れていない時は低バイアスに切り換え可能とし
た半導体集積回路装置に関する。
【０００２】
【従来の技術】液晶表示装置において、容量性負荷であ
る液晶パネルのデータ線を駆動する水平ドライバＩＣの
出力段には、水平ドライバＩＣの外部からシリアルに供
給される階調を示すデジタルのデータ信号をパラレルに
アナログ変換された階調電圧の駆動能力を上げて液晶パ
ネルに駆動電圧として出力するために、ボルテージホロ
ワ接続の演算増幅器を備えている。この演算増幅器を図
５および図６を参照して説明する。図５に示す一例は、
立ち上がり波形を立ち上がり専用演算増幅器１で出力す
るとともに立ち下がり波形を立ち下がり専用演算増幅器
２で出力する２アンプ方式で、演算増幅器１の回路例は
図７に、演算増幅器２の回路例は図８に示し、演算増幅
器１には演算増幅器１のＮチャネルＭＯＳトランジスタ
Ｑ５，Ｑ７にバイアス電圧を供給する端子３を有し、演
算増幅器２には演算増幅器２のＰチャネルＭＯＳトラン
ジスタＱ１５，Ｑ１７にバイアス電圧を供給する端子４
を有している。演算増幅器１のＭＯＳトランジスタＱ５
および演算増幅器２のＱ１５に流れるバイアス電流が大
きくなるに従いそれぞれの出力波形の傾きは急峻とな
り、逆に小さくなるに従いそれぞれの出力波形の傾きは
緩やかとなる。図６に示す他例は立ち上がり波形と立ち
下がり波形の両方をひとつの演算増幅器５で出力する１
アンプ方式で、演算増幅器５の回路例は図示しないが基
本的には図７および図８の回路を一体化した回路で、演
算増幅器５には図５に示す端子３，４に相当するバイア
ス電圧を供給する端子６，７を有している。
る液晶パネルのデータ線を駆動する水平ドライバＩＣの
出力段には、水平ドライバＩＣの外部からシリアルに供
給される階調を示すデジタルのデータ信号をパラレルに
アナログ変換された階調電圧の駆動能力を上げて液晶パ
ネルに駆動電圧として出力するために、ボルテージホロ
ワ接続の演算増幅器を備えている。この演算増幅器を図
５および図６を参照して説明する。図５に示す一例は、
立ち上がり波形を立ち上がり専用演算増幅器１で出力す
るとともに立ち下がり波形を立ち下がり専用演算増幅器
２で出力する２アンプ方式で、演算増幅器１の回路例は
図７に、演算増幅器２の回路例は図８に示し、演算増幅
器１には演算増幅器１のＮチャネルＭＯＳトランジスタ
Ｑ５，Ｑ７にバイアス電圧を供給する端子３を有し、演
算増幅器２には演算増幅器２のＰチャネルＭＯＳトラン
ジスタＱ１５，Ｑ１７にバイアス電圧を供給する端子４
を有している。演算増幅器１のＭＯＳトランジスタＱ５
および演算増幅器２のＱ１５に流れるバイアス電流が大
きくなるに従いそれぞれの出力波形の傾きは急峻とな
り、逆に小さくなるに従いそれぞれの出力波形の傾きは
緩やかとなる。図６に示す他例は立ち上がり波形と立ち
下がり波形の両方をひとつの演算増幅器５で出力する１
アンプ方式で、演算増幅器５の回路例は図示しないが基
本的には図７および図８の回路を一体化した回路で、演
算増幅器５には図５に示す端子３，４に相当するバイア
ス電圧を供給する端子６，７を有している。
【０００３】次に、上述の演算増幅器を用いた水平ドラ
イバＩＣの例として、図６に示した１アンプ方式の演算
増幅器５を用いた従来の水平ドライバＩＣを図９を参照
して説明する。図において、水平ドライバＩＣ１００は
出力段にデータ線３８４本に対応し３８４個の演算増幅
器５と、各演算増幅器５の出力にそれぞれ接続された３
８４個の出力端子８と、各演算増幅器５に共通のバイア
ス回路部２０と、バイアス回路部２０に接続されたバイ
アス切り換え端子９と、各演算増幅器５の入力に接続さ
れたシフトレジスタ、データレジスタ、ラッチ、レベル
シフタ及びＤ／Ａコンバータ（図示せず）を順次段接続
した前段回路１０と、前段回路１０に接続されたデータ
信号入力端子１１、クロック信号入力端子１２、ストロ
ーブ信号入力端子１３、および、図示しないが、スター
ト信号入力端子や階調電圧生成のための基準電圧入力端
子等の入力端子とを備えている。
イバＩＣの例として、図６に示した１アンプ方式の演算
増幅器５を用いた従来の水平ドライバＩＣを図９を参照
して説明する。図において、水平ドライバＩＣ１００は
出力段にデータ線３８４本に対応し３８４個の演算増幅
器５と、各演算増幅器５の出力にそれぞれ接続された３
８４個の出力端子８と、各演算増幅器５に共通のバイア
ス回路部２０と、バイアス回路部２０に接続されたバイ
アス切り換え端子９と、各演算増幅器５の入力に接続さ
れたシフトレジスタ、データレジスタ、ラッチ、レベル
シフタ及びＤ／Ａコンバータ（図示せず）を順次段接続
した前段回路１０と、前段回路１０に接続されたデータ
信号入力端子１１、クロック信号入力端子１２、ストロ
ーブ信号入力端子１３、および、図示しないが、スター
ト信号入力端子や階調電圧生成のための基準電圧入力端
子等の入力端子とを備えている。
【０００４】バイアス回路部２０は図１０に示すよう
に、バイアス電流源２１とバイアス電圧取出し回路２２
とを備えている。バイアス電流源２１は、相異なるオン
抵抗Ｒ１，Ｒ２（Ｒ１＞Ｒ２）を有する並列接続のバイ
アス電流源用ＰチャネルＭＯＳトランジスタＱ２１，Ｑ
２２と、インバータ２３とを有している。ＭＯＳトラン
ジスタＱ２１，Ｑ２２はソースを高電圧側端子ＶDDに接
続し、ドレインをバイアス電圧取出し回路２２に接続
し、ゲートをＭＯＳトランジスタＱ２２のゲートはイン
バータ２３を介してＭＯＳトランジスタＱ２１のゲート
に共通接続してバイアス切り換え端子９に接続してい
る。
に、バイアス電流源２１とバイアス電圧取出し回路２２
とを備えている。バイアス電流源２１は、相異なるオン
抵抗Ｒ１，Ｒ２（Ｒ１＞Ｒ２）を有する並列接続のバイ
アス電流源用ＰチャネルＭＯＳトランジスタＱ２１，Ｑ
２２と、インバータ２３とを有している。ＭＯＳトラン
ジスタＱ２１，Ｑ２２はソースを高電圧側端子ＶDDに接
続し、ドレインをバイアス電圧取出し回路２２に接続
し、ゲートをＭＯＳトランジスタＱ２２のゲートはイン
バータ２３を介してＭＯＳトランジスタＱ２１のゲート
に共通接続してバイアス切り換え端子９に接続してい
る。
【０００５】バイアス電圧取出し回路２２は、バイアス
電流源２１と低電圧側端子ＶSS間に接続されたＮチャネ
ルＭＯＳトランジスタＱ２３と、ＭＯＳトランジスタＱ
２３にミラー接続されたＮチャネルＭＯＳトランジスタ
Ｑ２４と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭ
ＯＳトランジスタＱ２４とで直列接続されたＰチャネル
ＭＯＳトランジスタＱ２５と、ＭＯＳトランジスタＱ２
５にミラー接続されたＰチャネルＭＯＳトランジスタＱ
２６と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭＯ
ＳトランジスタＱ２６とで直列接続されたＮチャネルＭ
ＯＳトランジスタＱ２７とを有している。ＭＯＳトラン
ジスタＱ２３は、ドレインをＭＯＳトランジスタＱ２
１，Ｑ２２のドレインに接続し、ソースを低電圧側端子
ＶSSに接続し、ドレインとゲートとを短絡させてダイオ
ード接続している。ＭＯＳトランジスタＱ２４は、ドレ
インをＭＯＳトランジスタＱ２５のドレインに接続し、
ソースを低電圧側端子ＶSSに接続し、ゲートをＭＯＳト
ランジスタＱ２３のゲートに接続している。ＭＯＳトラ
ンジスタＱ２５は、ソースを高電圧側端子ＶDDに接続
し、ドレインとゲートとを短絡させてダイオード接続し
て演算増幅器５のＰチャネルＭＯＳトランジスタにバイ
アス電圧を供給する端子７に接続している。ＭＯＳトラ
ンジスタＱ２６は、ソースを高電圧側端子ＶDDに接続
し、ドレインをＭＯＳトランジスタＱ２７のドレインに
接続し、ゲートをＭＯＳトランジスタＱ２５のゲートに
接続している。ＭＯＳトランジスタＱ２７は、ソースを
低電圧側端子ＶSSに接続し、ドレインとゲートとを短絡
させてダイオード接続して演算増幅器５のＮチャネルＭ
ＯＳトランジスタにバイアス電圧を供給する端子６に接
続している。
電流源２１と低電圧側端子ＶSS間に接続されたＮチャネ
ルＭＯＳトランジスタＱ２３と、ＭＯＳトランジスタＱ
２３にミラー接続されたＮチャネルＭＯＳトランジスタ
Ｑ２４と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭ
ＯＳトランジスタＱ２４とで直列接続されたＰチャネル
ＭＯＳトランジスタＱ２５と、ＭＯＳトランジスタＱ２
５にミラー接続されたＰチャネルＭＯＳトランジスタＱ
２６と、高電圧側端子ＶDDと低電圧側端子ＶSS間にＭＯ
ＳトランジスタＱ２６とで直列接続されたＮチャネルＭ
ＯＳトランジスタＱ２７とを有している。ＭＯＳトラン
ジスタＱ２３は、ドレインをＭＯＳトランジスタＱ２
１，Ｑ２２のドレインに接続し、ソースを低電圧側端子
ＶSSに接続し、ドレインとゲートとを短絡させてダイオ
ード接続している。ＭＯＳトランジスタＱ２４は、ドレ
インをＭＯＳトランジスタＱ２５のドレインに接続し、
ソースを低電圧側端子ＶSSに接続し、ゲートをＭＯＳト
ランジスタＱ２３のゲートに接続している。ＭＯＳトラ
ンジスタＱ２５は、ソースを高電圧側端子ＶDDに接続
し、ドレインとゲートとを短絡させてダイオード接続し
て演算増幅器５のＰチャネルＭＯＳトランジスタにバイ
アス電圧を供給する端子７に接続している。ＭＯＳトラ
ンジスタＱ２６は、ソースを高電圧側端子ＶDDに接続
し、ドレインをＭＯＳトランジスタＱ２７のドレインに
接続し、ゲートをＭＯＳトランジスタＱ２５のゲートに
接続している。ＭＯＳトランジスタＱ２７は、ソースを
低電圧側端子ＶSSに接続し、ドレインとゲートとを短絡
させてダイオード接続して演算増幅器５のＮチャネルＭ
ＯＳトランジスタにバイアス電圧を供給する端子６に接
続している。
【０００６】次に上記のバイアス回路部２０の動作を説
明する。バイアス切り換え端子９に“Ｌ（ロウ）”レベ
ルのバイアス切り換え信号ＢＩＣが供給されるとＭＯＳ
トランジスタＱ２１がＯＮ動作してバイアス電流源２１
の抵抗はＭＯＳトランジスタＱ２１のＯＮ抵抗Ｒ１（＞
Ｒ２）となり、バイアス電流源２１にはＯＮ抵抗Ｒ１に
対応した電流がＯＮ抵抗Ｒ２に対応した場合より小さい
電流で流れ、バイアス電圧取出し回路２２からはＯＮ抵
抗Ｒ２に対応した場合より端子７により小さい（ＶDDに
より近い）バイアス電圧が供給され、端子６により小さ
い（ＶSSにより近い）バイアス電圧が供給される。バイ
アス切り換え端子９に“Ｈ（ハイ）”レベルのバイアス
切り換え信号ＢＩＣが供給されるとＭＯＳトランジスタ
Ｑ２２がＯＮ動作してバイアス電流源２１の抵抗はＭＯ
ＳトランジスタＱ２２のＯＮ抵抗Ｒ２（＜Ｒ１）とな
り、バイアス電流源２１にはＯＮ抵抗Ｒ２に対応した電
流がＯＮ抵抗Ｒ１に対応した場合より大きい電流で流
れ、バイアス電圧取出し回路２２からはＯＮ抵抗Ｒ１に
対応した場合より端子７に、より大きい（ＶDDからより
遠い）バイアス電圧が供給され、端子６に、より大きい
（ＶSSからより遠い）バイアス電圧が供給される。
明する。バイアス切り換え端子９に“Ｌ（ロウ）”レベ
ルのバイアス切り換え信号ＢＩＣが供給されるとＭＯＳ
トランジスタＱ２１がＯＮ動作してバイアス電流源２１
の抵抗はＭＯＳトランジスタＱ２１のＯＮ抵抗Ｒ１（＞
Ｒ２）となり、バイアス電流源２１にはＯＮ抵抗Ｒ１に
対応した電流がＯＮ抵抗Ｒ２に対応した場合より小さい
電流で流れ、バイアス電圧取出し回路２２からはＯＮ抵
抗Ｒ２に対応した場合より端子７により小さい（ＶDDに
より近い）バイアス電圧が供給され、端子６により小さ
い（ＶSSにより近い）バイアス電圧が供給される。バイ
アス切り換え端子９に“Ｈ（ハイ）”レベルのバイアス
切り換え信号ＢＩＣが供給されるとＭＯＳトランジスタ
Ｑ２２がＯＮ動作してバイアス電流源２１の抵抗はＭＯ
ＳトランジスタＱ２２のＯＮ抵抗Ｒ２（＜Ｒ１）とな
り、バイアス電流源２１にはＯＮ抵抗Ｒ２に対応した電
流がＯＮ抵抗Ｒ１に対応した場合より大きい電流で流
れ、バイアス電圧取出し回路２２からはＯＮ抵抗Ｒ１に
対応した場合より端子７に、より大きい（ＶDDからより
遠い）バイアス電圧が供給され、端子６に、より大きい
（ＶSSからより遠い）バイアス電圧が供給される。
【０００７】次に水平ドライバＩＣ１００を液晶パネル
に接続したときの動作を説明する。前段回路１０に入力
端子１１からシリアルにデジタルのデータ信号ＤＡＴ
が、入力端子１２からのクロック信号ＣＬＫのタイミン
グで取り込まれ、内部で、パラレルに変換され、入力端
子１３からのストローブ信号ＳＴＢのタイミングで階調
電圧にアナログ変換され、前段回路１０から各演算増幅
器５、出力端子８を介して液晶パネルのデータ線に駆動
電圧として供給される。
に接続したときの動作を説明する。前段回路１０に入力
端子１１からシリアルにデジタルのデータ信号ＤＡＴ
が、入力端子１２からのクロック信号ＣＬＫのタイミン
グで取り込まれ、内部で、パラレルに変換され、入力端
子１３からのストローブ信号ＳＴＢのタイミングで階調
電圧にアナログ変換され、前段回路１０から各演算増幅
器５、出力端子８を介して液晶パネルのデータ線に駆動
電圧として供給される。
【０００８】ところで、液晶パネルは、全画面に同一色
を出力する場合でも液晶の寿命を伸ばすためにドット反
転駆動の場合はドットごと、ライン反転駆動の場合はラ
インごとにコモン電圧に対して正電圧と負電圧を交互に
印加しなければならないので、演算増幅器５からは負電
圧から正電圧の立ち上がり波形と正電圧から負電圧の立
ち下がり波形の電圧が交互に出力される。この立ち上が
り波形および立ち下がり波形は液晶パネルへの書き込み
が正常に行なわれるためには傾きが急峻であることが要
求される。この立ち上がり波形および立ち下がり波形
は、バイアス切り換え端子９に“Ｈ（ハイ）”レベルの
バイアス切り換え信号ＢＩＣが供給されることにより、
演算増幅器５のバイアス電流がバイアス回路部２０で高
バイアスに設定され、演算増幅器５から液晶パネルの負
荷に駆動電流が流れることにより出力される。この立ち
上がり波形および立ち下がり波形は、バイアス電流が一
定の場合、液晶パネルが大型化して各データ線の負荷が
大きくなるに従い、または、演算増幅器に含まれるＭＯ
Ｓトランジスタのバイアス電流が小さくなるに従い、緩
やかな傾きとなり、逆に液晶パネルの負荷が小さくなる
に従い、または、演算増幅器に含まれるＭＯＳトランジ
スタのバイアス電流が大きくなるに従い急な傾きとな
る。従って、液晶パネルへの書き込みが正常に行なわ
れ、かつ、バイアス電流による消費電流が小さくなる適
正な立ち上がり波形および立ち下がり波形の傾きとなる
ように、液晶パネルの負荷の大きさに応じて演算増幅器
５のバイアス電流が高バイアスのときのバイアス回路部
２０を設計して設定される。
を出力する場合でも液晶の寿命を伸ばすためにドット反
転駆動の場合はドットごと、ライン反転駆動の場合はラ
インごとにコモン電圧に対して正電圧と負電圧を交互に
印加しなければならないので、演算増幅器５からは負電
圧から正電圧の立ち上がり波形と正電圧から負電圧の立
ち下がり波形の電圧が交互に出力される。この立ち上が
り波形および立ち下がり波形は液晶パネルへの書き込み
が正常に行なわれるためには傾きが急峻であることが要
求される。この立ち上がり波形および立ち下がり波形
は、バイアス切り換え端子９に“Ｈ（ハイ）”レベルの
バイアス切り換え信号ＢＩＣが供給されることにより、
演算増幅器５のバイアス電流がバイアス回路部２０で高
バイアスに設定され、演算増幅器５から液晶パネルの負
荷に駆動電流が流れることにより出力される。この立ち
上がり波形および立ち下がり波形は、バイアス電流が一
定の場合、液晶パネルが大型化して各データ線の負荷が
大きくなるに従い、または、演算増幅器に含まれるＭＯ
Ｓトランジスタのバイアス電流が小さくなるに従い、緩
やかな傾きとなり、逆に液晶パネルの負荷が小さくなる
に従い、または、演算増幅器に含まれるＭＯＳトランジ
スタのバイアス電流が大きくなるに従い急な傾きとな
る。従って、液晶パネルへの書き込みが正常に行なわ
れ、かつ、バイアス電流による消費電流が小さくなる適
正な立ち上がり波形および立ち下がり波形の傾きとなる
ように、液晶パネルの負荷の大きさに応じて演算増幅器
５のバイアス電流が高バイアスのときのバイアス回路部
２０を設計して設定される。
【０００９】液晶パネルに出力された波形が立ち上がり
および立ち下がって所定の駆動電圧が出力されると演算
増幅器５から液晶パネルの負荷に駆動電流が流れなくな
る。しかし、この状態で、演算増幅器５のバイアス電流
がバイアス回路部２０で高バイアスに設定されている
と、このバイアス電流により電流が消費される。液晶パ
ネルが大型化してデータ線の本数が増加するに従い、こ
れに対応して演算増幅器の数も増加し、ドライバＩＣの
消費電流も無視できなくなってくる。そのため、この波
形の立ち上がりおよび立ち下がりの前後の所定期間を、
バイアス切り換え端子９に“Ｌ（ロウ）”レベルのバイ
アス切り換え信号ＢＩＣが供給されることにより、演算
増幅器５のバイアス電流がバイアス回路部２０で低バイ
アスに設定され、消費電流を低減している。この波形の
立ち上がりおよび立ち下がりの前後の所定期間、すなわ
ち、バイアス切り換え端子９に供給されるバイアス切り
換え信号ＢＩＣの“Ｈ”、“Ｌ”のタイミングは、通
常、水平ドライバＩＣ１００を用いるユーザ側で、液晶
パネルの負荷の大きさ等を考慮して設定される。
および立ち下がって所定の駆動電圧が出力されると演算
増幅器５から液晶パネルの負荷に駆動電流が流れなくな
る。しかし、この状態で、演算増幅器５のバイアス電流
がバイアス回路部２０で高バイアスに設定されている
と、このバイアス電流により電流が消費される。液晶パ
ネルが大型化してデータ線の本数が増加するに従い、こ
れに対応して演算増幅器の数も増加し、ドライバＩＣの
消費電流も無視できなくなってくる。そのため、この波
形の立ち上がりおよび立ち下がりの前後の所定期間を、
バイアス切り換え端子９に“Ｌ（ロウ）”レベルのバイ
アス切り換え信号ＢＩＣが供給されることにより、演算
増幅器５のバイアス電流がバイアス回路部２０で低バイ
アスに設定され、消費電流を低減している。この波形の
立ち上がりおよび立ち下がりの前後の所定期間、すなわ
ち、バイアス切り換え端子９に供給されるバイアス切り
換え信号ＢＩＣの“Ｈ”、“Ｌ”のタイミングは、通
常、水平ドライバＩＣ１００を用いるユーザ側で、液晶
パネルの負荷の大きさ等を考慮して設定される。
【００１０】
【発明が解決しようとする課題】従来のドライバＩＣ
は、バイアス切り換え端子９に供給されるバイアス切り
換え信号ＢＩＣを、ドライバＩＣの外部信号により供給
する必要があり、バイアス切り換え信号ＢＩＣを生成す
る回路をドライバＩＣのユーザ側で設ける必要があっ
た。そのため、液晶パネルの大きさを変更したときや、
液晶パネルの製造ばらつきによって、液晶パネルの抵抗
または容量性負荷が変化したとき、ユーザ側で、切り換
え信号のタイミングを設定し直す必要があり、ユーザ側
に負担がかかるという問題があった。従って、本発明は
上記の問題点を解決するためになされたもので、ユーザ
側でバイアス切り換え信号を生成する回路を新たに設け
ることなく、演算増幅器の入出力を制御する信号を用い
て、高バイアスから低バイアスへの切り換えタイミング
を可変とした半導体集積回路装置を提供することを目的
とする。
は、バイアス切り換え端子９に供給されるバイアス切り
換え信号ＢＩＣを、ドライバＩＣの外部信号により供給
する必要があり、バイアス切り換え信号ＢＩＣを生成す
る回路をドライバＩＣのユーザ側で設ける必要があっ
た。そのため、液晶パネルの大きさを変更したときや、
液晶パネルの製造ばらつきによって、液晶パネルの抵抗
または容量性負荷が変化したとき、ユーザ側で、切り換
え信号のタイミングを設定し直す必要があり、ユーザ側
に負担がかかるという問題があった。従って、本発明は
上記の問題点を解決するためになされたもので、ユーザ
側でバイアス切り換え信号を生成する回路を新たに設け
ることなく、演算増幅器の入出力を制御する信号を用い
て、高バイアスから低バイアスへの切り換えタイミング
を可変とした半導体集積回路装置を提供することを目的
とする。
【００１１】
【課題を解決するための手段】（１）本発明に係わる半
導体集積回路装置は、容量性負荷を駆動するために制御
信号の供給により駆動電圧が入出力される演算増幅器
と、バイアス切り換え信号の供給により演算増幅器のバ
イアス電流を駆動電流が流れている時は高バイアスに、
駆動電流が流れていない時は低バイアスに切り換えるバ
イアス回路部と、制御信号の供給によりバイアス切り換
え信号を生成するバイアス切り換え制御部とを備えた半
導体集積回路装置であって、高バイアスから低バイアス
への切り換えタイミングを制御信号のパルス幅により可
変としたことを特徴とする。 （２）本発明に係わる半導体集積回路装置は上記（１）
項において、バイアス切り換え制御部が、制御信号のパ
ルス幅をカウントする第１カウンタ回路と、制御信号の
パルスの終点からカウントを開始する第２カウンタ回路
と、第２カウンタ回路のカウント値が第１カウンタ回路
のカウント値を越えたとき出力反転するコンパレータ回
路とを有することを特徴とする。 （３）本発明に係わる半導体集積回路装置は上記（２）
項において、第１カウンタ回路がｍビットカウンタおよ
び第２カウンタ回路がｍビットとｍ＋１ビットを切り換
え可能なカウンタであり、コンパレータ回路がｍビット
およびｍ＋１ビットの上位ｎビットで比較されることを
特徴とする。 （４）本発明に係わる半導体集積回路装置は上記（２）
項において、第１および第２カウンタ回路がｍビットカ
ウンタであり、コンパレータ回路がそれぞれのｍビット
の上位ｎビットで比較されることを特徴とする。 （５）本発明に係わる半導体集積回路装置は上記（２）
項において、第１カウンタ回路がｍビットカウンタおよ
び第２カウンタ回路がｍ＋１ビットカウンタであり、コ
ンパレータ回路が前記ｍビットおよびｍ＋１ビットの上
位ｎビットで比較されることを特徴とする。
導体集積回路装置は、容量性負荷を駆動するために制御
信号の供給により駆動電圧が入出力される演算増幅器
と、バイアス切り換え信号の供給により演算増幅器のバ
イアス電流を駆動電流が流れている時は高バイアスに、
駆動電流が流れていない時は低バイアスに切り換えるバ
イアス回路部と、制御信号の供給によりバイアス切り換
え信号を生成するバイアス切り換え制御部とを備えた半
導体集積回路装置であって、高バイアスから低バイアス
への切り換えタイミングを制御信号のパルス幅により可
変としたことを特徴とする。 （２）本発明に係わる半導体集積回路装置は上記（１）
項において、バイアス切り換え制御部が、制御信号のパ
ルス幅をカウントする第１カウンタ回路と、制御信号の
パルスの終点からカウントを開始する第２カウンタ回路
と、第２カウンタ回路のカウント値が第１カウンタ回路
のカウント値を越えたとき出力反転するコンパレータ回
路とを有することを特徴とする。 （３）本発明に係わる半導体集積回路装置は上記（２）
項において、第１カウンタ回路がｍビットカウンタおよ
び第２カウンタ回路がｍビットとｍ＋１ビットを切り換
え可能なカウンタであり、コンパレータ回路がｍビット
およびｍ＋１ビットの上位ｎビットで比較されることを
特徴とする。 （４）本発明に係わる半導体集積回路装置は上記（２）
項において、第１および第２カウンタ回路がｍビットカ
ウンタであり、コンパレータ回路がそれぞれのｍビット
の上位ｎビットで比較されることを特徴とする。 （５）本発明に係わる半導体集積回路装置は上記（２）
項において、第１カウンタ回路がｍビットカウンタおよ
び第２カウンタ回路がｍ＋１ビットカウンタであり、コ
ンパレータ回路が前記ｍビットおよびｍ＋１ビットの上
位ｎビットで比較されることを特徴とする。
【００１２】
【発明の実施の形態】以下に、本発明に基づき、液晶表
示装置において、液晶パネルを駆動する第１実施例の半
導体集積回路装置として、図６に示した１アンプ方式の
演算増幅器５を用いた水平ドライバＩＣを液晶パネルの
データ線３８４本分の駆動能力を有するものとして図１
を参照して説明する。尚、図９と同一部分には同一符号
を付してその説明を省略する。図１において、水平ドラ
イバＩＣ２００は出力段にデータ線３８４本に対応し３
８４個の演算増幅器５と、各演算増幅器５の出力にそれ
ぞれ接続された３８４個の出力端子８と、各演算増幅器
５に共通のバイアス回路部２０と、各演算増幅器５の入
力に接続されたシフトレジスタ、データレジスタ、ラッ
チ、レベルシフタ及びＤ／Ａコンバータ（図示せず）を
順次段接続した前段回路１０と、前段回路１０に接続さ
れたデータ信号入力端子１１、クロック信号入力端子１
２、ストローブ信号入力端子１３、および、図示しない
が、スタート信号入力端子や階調電圧生成のための基準
電圧入力端子等の入力端子と、ストローブ信号入力端子
１３からの制御信号であるストローブ信号ＳＴＢに基づ
きバイアス回路部２０へのバイアス切り換え信号ＢＩＣ
を生成するバイアス切り換え制御部３０と、バイアス切
り換え制御部３０に接続され、同一パルス幅のストロー
ブ信号ＳＴＢに対して２種類の切り換えタイミングを選
択するための選択信号ＳＲＣを供給する選択信号入力端
子１４とを備えている。このドライバＩＣ２００はドッ
ト反転駆動にでもライン反転駆動にでも用いることがで
きる。
示装置において、液晶パネルを駆動する第１実施例の半
導体集積回路装置として、図６に示した１アンプ方式の
演算増幅器５を用いた水平ドライバＩＣを液晶パネルの
データ線３８４本分の駆動能力を有するものとして図１
を参照して説明する。尚、図９と同一部分には同一符号
を付してその説明を省略する。図１において、水平ドラ
イバＩＣ２００は出力段にデータ線３８４本に対応し３
８４個の演算増幅器５と、各演算増幅器５の出力にそれ
ぞれ接続された３８４個の出力端子８と、各演算増幅器
５に共通のバイアス回路部２０と、各演算増幅器５の入
力に接続されたシフトレジスタ、データレジスタ、ラッ
チ、レベルシフタ及びＤ／Ａコンバータ（図示せず）を
順次段接続した前段回路１０と、前段回路１０に接続さ
れたデータ信号入力端子１１、クロック信号入力端子１
２、ストローブ信号入力端子１３、および、図示しない
が、スタート信号入力端子や階調電圧生成のための基準
電圧入力端子等の入力端子と、ストローブ信号入力端子
１３からの制御信号であるストローブ信号ＳＴＢに基づ
きバイアス回路部２０へのバイアス切り換え信号ＢＩＣ
を生成するバイアス切り換え制御部３０と、バイアス切
り換え制御部３０に接続され、同一パルス幅のストロー
ブ信号ＳＴＢに対して２種類の切り換えタイミングを選
択するための選択信号ＳＲＣを供給する選択信号入力端
子１４とを備えている。このドライバＩＣ２００はドッ
ト反転駆動にでもライン反転駆動にでも用いることがで
きる。
【００１３】バイアス切り換え制御部３０は、図２に示
すように、ストローブ信号ＳＴＢのパルス幅をクロック
でカウントするｍ＝８ビットの第１カウンタ回路３１
と、ストローブ信号ＳＴＢのパルスの終点からクロック
数のカウントを開始するｍ＝８ビットまたはｍ＋１＝９
ビットに切り換え可能な第２カウンタ回路３２と、第２
カウンタ回路３２の上位ｎ＝３ビットのカウント値が第
１カウンタ回路３１の上位ｎ＝３ビットのカウント値を
越えたとき、“Ｈ”レベルから“Ｌ”レベルに出力反転
するコンパレータ回路３３とを有する。
すように、ストローブ信号ＳＴＢのパルス幅をクロック
でカウントするｍ＝８ビットの第１カウンタ回路３１
と、ストローブ信号ＳＴＢのパルスの終点からクロック
数のカウントを開始するｍ＝８ビットまたはｍ＋１＝９
ビットに切り換え可能な第２カウンタ回路３２と、第２
カウンタ回路３２の上位ｎ＝３ビットのカウント値が第
１カウンタ回路３１の上位ｎ＝３ビットのカウント値を
越えたとき、“Ｈ”レベルから“Ｌ”レベルに出力反転
するコンパレータ回路３３とを有する。
【００１４】次に上記のバイアス切り換え制御部３０の
動作を図３および表１を参照して説明する。
動作を図３および表１を参照して説明する。
【００１５】
【表１】
【００１６】先ず、選択信号ＳＲＣ＝“Ｌ”レベルであ
り、ストローブ信号ＳＴＢのパルス幅＝クロック数が１
〜３１クロック分のときについて説明する。選択信号入
力端子１４に、図３（ｂ）に示すように、“Ｌ”レベル
の選択信号ＳＲＣが供給されると、第２カウンタ回路３
２が８ビットカウンタとして機能する。この状態でスト
ローブ信号入力端子１３に、図３（ａ）に示すように、
クロック数＝１〜３１クロック分のパルス幅のストロー
ブ信号ＳＴＢが供給されると、第１カウンタ回路３１
が、このストローブ信号ＳＴＢの立ち上がりから立ち下
がりまでのクロック数＝１〜３１クロック分をカウント
し、上位３ビットのカウント値をコンパレータ回路３３
に出力する。また、第２カウンタ回路３２が、このスト
ローブ信号ＳＴＢの立ち下がりからクロック数のカウン
トを開始し、上位３ビットのカウント値をコンパレータ
回路３３に出力する。第１カウンタ回路３１の上位３ビ
ットのカウント値は、クロック数＝１〜３１クロック分
をカウント後において“０００”のままである。第２カ
ウンタ回路３２の上位３ビットのカウント値は、ストロ
ーブ信号ＳＴＢの立ち下がりからクロック数＝３２クロ
ック分をカウント時点で“０００”から“００１”とな
る。従って、コンパレータ回路３３は、図３（ｂ）に示
すように、第２カウンタ回路３２がストローブ信号ＳＴ
Ｂの立ち下がりからクロック数＝３２クロック分をカウ
ント時点で、“Ｈ”レベルから“Ｌ”レベルに出力反転
する。すなわち、ストローブ信号ＳＴＢのパルス幅＝１
〜３１クロック分のとき、ストローブ信号ＳＴＢの立ち
上がりからストローブ信号ＳＴＢのパルス幅＋３２クロ
ック分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
り、ストローブ信号ＳＴＢのパルス幅＝クロック数が１
〜３１クロック分のときについて説明する。選択信号入
力端子１４に、図３（ｂ）に示すように、“Ｌ”レベル
の選択信号ＳＲＣが供給されると、第２カウンタ回路３
２が８ビットカウンタとして機能する。この状態でスト
ローブ信号入力端子１３に、図３（ａ）に示すように、
クロック数＝１〜３１クロック分のパルス幅のストロー
ブ信号ＳＴＢが供給されると、第１カウンタ回路３１
が、このストローブ信号ＳＴＢの立ち上がりから立ち下
がりまでのクロック数＝１〜３１クロック分をカウント
し、上位３ビットのカウント値をコンパレータ回路３３
に出力する。また、第２カウンタ回路３２が、このスト
ローブ信号ＳＴＢの立ち下がりからクロック数のカウン
トを開始し、上位３ビットのカウント値をコンパレータ
回路３３に出力する。第１カウンタ回路３１の上位３ビ
ットのカウント値は、クロック数＝１〜３１クロック分
をカウント後において“０００”のままである。第２カ
ウンタ回路３２の上位３ビットのカウント値は、ストロ
ーブ信号ＳＴＢの立ち下がりからクロック数＝３２クロ
ック分をカウント時点で“０００”から“００１”とな
る。従って、コンパレータ回路３３は、図３（ｂ）に示
すように、第２カウンタ回路３２がストローブ信号ＳＴ
Ｂの立ち下がりからクロック数＝３２クロック分をカウ
ント時点で、“Ｈ”レベルから“Ｌ”レベルに出力反転
する。すなわち、ストローブ信号ＳＴＢのパルス幅＝１
〜３１クロック分のとき、ストローブ信号ＳＴＢの立ち
上がりからストローブ信号ＳＴＢのパルス幅＋３２クロ
ック分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
【００１７】次に、選択信号ＳＲＣ＝“Ｌ”レベルであ
り、ストローブ信号ＳＴＢのパルス幅＝クロック数が３
２〜６３クロック分のときについて説明する。選択信号
入力端子１４に“Ｌ”レベルの選択信号ＳＲＣが供給さ
れると、第２カウンタ回路３２が８ビットカウンタとし
て機能する。この状態でストローブ信号入力端子１３
に、クロック数＝３２〜６３クロック分のパルス幅のス
トローブ信号ＳＴＢが供給されると、第１カウンタ回路
３１が、このストローブ信号ＳＴＢの立ち上がりから立
ち下がりまでのクロック数＝３２〜６３分をカウント
し、上位３ビットのカウント値をコンパレータ回路３３
に出力する。また、第２カウンタ回路３２が、このスト
ローブ信号ＳＴＢの立ち下がりからクロック数のカウン
トを開始し、上位３ビットのカウント値をコンパレータ
回路３３に出力する。第１カウンタ回路３１の上位３ビ
ットのカウント値は、クロック数＝３２クロック分をカ
ウント時点で“０００”から “００１”となり、クロ
ック数＝３２〜６３クロック分をカウント後において
“００１”のままである。第２カウンタ回路３２の上位
３ビットのカウント値は、ストローブ信号ＳＴＢの立ち
下がりからクロック数＝６４クロック分をカウント時点
で“００１”から“０１０”となる。従って、コンパレ
ータ回路３３は、第２カウンタ回路３２がストローブ信
号ＳＴＢの立ち下がりからクロック数＝６４クロック分
をカウント時点で、“Ｈ”レベルから“Ｌ”レベルに出
力反転する。すなわち、ストローブ信号ＳＴＢのパルス
幅＝３２〜６３クロック分のとき、ストローブ信号ＳＴ
Ｂの立ち上がりからストローブ信号ＳＴＢのパルス幅＋
６４クロック分経過時点で、バイアス切り換え制御部３
０は、“Ｈ”レベルから“Ｌ”レベルに出力反転するバ
イアス切り換え信号を出力する。
り、ストローブ信号ＳＴＢのパルス幅＝クロック数が３
２〜６３クロック分のときについて説明する。選択信号
入力端子１４に“Ｌ”レベルの選択信号ＳＲＣが供給さ
れると、第２カウンタ回路３２が８ビットカウンタとし
て機能する。この状態でストローブ信号入力端子１３
に、クロック数＝３２〜６３クロック分のパルス幅のス
トローブ信号ＳＴＢが供給されると、第１カウンタ回路
３１が、このストローブ信号ＳＴＢの立ち上がりから立
ち下がりまでのクロック数＝３２〜６３分をカウント
し、上位３ビットのカウント値をコンパレータ回路３３
に出力する。また、第２カウンタ回路３２が、このスト
ローブ信号ＳＴＢの立ち下がりからクロック数のカウン
トを開始し、上位３ビットのカウント値をコンパレータ
回路３３に出力する。第１カウンタ回路３１の上位３ビ
ットのカウント値は、クロック数＝３２クロック分をカ
ウント時点で“０００”から “００１”となり、クロ
ック数＝３２〜６３クロック分をカウント後において
“００１”のままである。第２カウンタ回路３２の上位
３ビットのカウント値は、ストローブ信号ＳＴＢの立ち
下がりからクロック数＝６４クロック分をカウント時点
で“００１”から“０１０”となる。従って、コンパレ
ータ回路３３は、第２カウンタ回路３２がストローブ信
号ＳＴＢの立ち下がりからクロック数＝６４クロック分
をカウント時点で、“Ｈ”レベルから“Ｌ”レベルに出
力反転する。すなわち、ストローブ信号ＳＴＢのパルス
幅＝３２〜６３クロック分のとき、ストローブ信号ＳＴ
Ｂの立ち上がりからストローブ信号ＳＴＢのパルス幅＋
６４クロック分経過時点で、バイアス切り換え制御部３
０は、“Ｈ”レベルから“Ｌ”レベルに出力反転するバ
イアス切り換え信号を出力する。
【００１８】以下、表１に示すように、選択信号ＳＲＣ
＝“Ｌ”レベルにおいて、ストローブ信号ＳＴＢのパル
ス幅＝６４〜９５クロック分のとき、ストローブ信号Ｓ
ＴＢの立ち上がりからストローブ信号ＳＴＢのパルス幅
＋９６クロック分経過時点で、ストローブ信号ＳＴＢの
パルス幅＝９６〜１２７クロック分のとき、ストローブ
信号ＳＴＢの立ち上がりからストローブ信号ＳＴＢのパ
ルス幅＋１２８クロック分経過時点で、ストローブ信号
ＳＴＢのパルス幅＝１２８〜１５９クロック分のとき、
ストローブ信号ＳＴＢの立ち上がりからストローブ信号
ＳＴＢのパルス幅＋１６０クロック分経過時点で、スト
ローブ信号ＳＴＢのパルス幅＝１６０〜１９１クロック
分のとき、ストローブ信号ＳＴＢの立ち上がりからスト
ローブ信号ＳＴＢのパルス幅＋１９２クロック分経過時
点で、ストローブ信号ＳＴＢのパルス幅＝１９２〜２２
３クロック分のとき、ストローブ信号ＳＴＢの立ち上が
りからストローブ信号ＳＴＢのパルス幅＋２２４クロッ
ク分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
＝“Ｌ”レベルにおいて、ストローブ信号ＳＴＢのパル
ス幅＝６４〜９５クロック分のとき、ストローブ信号Ｓ
ＴＢの立ち上がりからストローブ信号ＳＴＢのパルス幅
＋９６クロック分経過時点で、ストローブ信号ＳＴＢの
パルス幅＝９６〜１２７クロック分のとき、ストローブ
信号ＳＴＢの立ち上がりからストローブ信号ＳＴＢのパ
ルス幅＋１２８クロック分経過時点で、ストローブ信号
ＳＴＢのパルス幅＝１２８〜１５９クロック分のとき、
ストローブ信号ＳＴＢの立ち上がりからストローブ信号
ＳＴＢのパルス幅＋１６０クロック分経過時点で、スト
ローブ信号ＳＴＢのパルス幅＝１６０〜１９１クロック
分のとき、ストローブ信号ＳＴＢの立ち上がりからスト
ローブ信号ＳＴＢのパルス幅＋１９２クロック分経過時
点で、ストローブ信号ＳＴＢのパルス幅＝１９２〜２２
３クロック分のとき、ストローブ信号ＳＴＢの立ち上が
りからストローブ信号ＳＴＢのパルス幅＋２２４クロッ
ク分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
【００１９】次に、選択信号ＳＲＣ＝“Ｈ”レベルであ
り、ストローブ信号ＳＴＢのパルス幅＝クロック数が１
〜３１クロック分のときについて説明する。選択信号入
力端子１４に、図３（ｃ）に示すように、“Ｈ”レベル
の選択信号ＳＲＣが供給されると、第２カウンタ回路３
２が９ビットカウンタとして機能する。この状態でスト
ローブ信号入力端子１３に、図３（ａ）に示すように、
クロック数＝１〜３１クロック分のパルス幅のストロー
ブ信号ＳＴＢが供給されると、第１カウンタ回路３１
が、このストローブ信号ＳＴＢの立ち上がりから立ち下
がりまでのクロック数＝１〜３１クロック分をカウント
し、上位３ビットのカウント値をコンパレータ回路３３
に出力する。また、第２カウンタ回路３２が、このスト
ローブ信号ＳＴＢの立ち下がりからクロック数のカウン
トを開始し、上位３ビットのカウント値をコンパレータ
回路３３に出力する。第１カウンタ回路３１の上位３ビ
ットのカウント値は、クロック数＝１〜３１クロック分
をカウント後において“０００”のままである。第２カ
ウンタ回路３２の上位３ビットのカウント値は、ストロ
ーブ信号ＳＴＢの立ち下がりからクロック数＝６４クロ
ック分をカウント時点で“０００”から“００１”とな
る。従って、コンパレータ回路３３は、図３（ｃ）に示
すように、第２カウンタ回路３２がストローブ信号ＳＴ
Ｂの立ち下がりからクロック数＝６４クロック分をカウ
ント時点で、“Ｈ”レベルから“Ｌ”レベルに出力反転
する。すなわち、ストローブ信号ＳＴＢのパルス幅＝１
〜３１クロック分のとき、ストローブ信号ＳＴＢの立ち
上がりからストローブ信号ＳＴＢのパルス幅＋６４クロ
ック分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
り、ストローブ信号ＳＴＢのパルス幅＝クロック数が１
〜３１クロック分のときについて説明する。選択信号入
力端子１４に、図３（ｃ）に示すように、“Ｈ”レベル
の選択信号ＳＲＣが供給されると、第２カウンタ回路３
２が９ビットカウンタとして機能する。この状態でスト
ローブ信号入力端子１３に、図３（ａ）に示すように、
クロック数＝１〜３１クロック分のパルス幅のストロー
ブ信号ＳＴＢが供給されると、第１カウンタ回路３１
が、このストローブ信号ＳＴＢの立ち上がりから立ち下
がりまでのクロック数＝１〜３１クロック分をカウント
し、上位３ビットのカウント値をコンパレータ回路３３
に出力する。また、第２カウンタ回路３２が、このスト
ローブ信号ＳＴＢの立ち下がりからクロック数のカウン
トを開始し、上位３ビットのカウント値をコンパレータ
回路３３に出力する。第１カウンタ回路３１の上位３ビ
ットのカウント値は、クロック数＝１〜３１クロック分
をカウント後において“０００”のままである。第２カ
ウンタ回路３２の上位３ビットのカウント値は、ストロ
ーブ信号ＳＴＢの立ち下がりからクロック数＝６４クロ
ック分をカウント時点で“０００”から“００１”とな
る。従って、コンパレータ回路３３は、図３（ｃ）に示
すように、第２カウンタ回路３２がストローブ信号ＳＴ
Ｂの立ち下がりからクロック数＝６４クロック分をカウ
ント時点で、“Ｈ”レベルから“Ｌ”レベルに出力反転
する。すなわち、ストローブ信号ＳＴＢのパルス幅＝１
〜３１クロック分のとき、ストローブ信号ＳＴＢの立ち
上がりからストローブ信号ＳＴＢのパルス幅＋６４クロ
ック分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
【００２０】以下、表１に示すように、選択信号ＳＲＣ
＝“Ｈ”レベルにおいて、選択信号ＳＲＣ＝“Ｌ”レベ
ルのときと同様に、ストローブ信号ＳＴＢのパルス幅＝
３２〜６３クロック分のとき、ストローブ信号ＳＴＢの
立ち上がりからストローブ信号ＳＴＢのパルス幅＋１２
８クロック分経過時点で、ストローブ信号ＳＴＢのパル
ス幅＝６４〜９５クロック分のとき、ストローブ信号Ｓ
ＴＢの立ち上がりからストローブ信号ＳＴＢのパルス幅
＋１９２クロック分経過時点で、ストローブ信号ＳＴＢ
のパルス幅＝９６〜１２７クロック分のとき、ストロー
ブ信号ＳＴＢの立ち上がりからストローブ信号ＳＴＢの
パルス幅＋２５６クロック分経過時点で、ストローブ信
号ＳＴＢのパルス幅＝１２８〜１５９クロック分のと
き、ストローブ信号ＳＴＢの立ち上がりからストローブ
信号ＳＴＢのパルス幅＋３２０クロック分経過時点で、
ストローブ信号ＳＴＢのパルス幅＝１６０〜１９１クロ
ック分のとき、ストローブ信号ＳＴＢの立ち上がりから
ストローブ信号ＳＴＢのパルス幅＋３８４クロック分経
過時点で、ストローブ信号ＳＴＢのパルス幅＝１９２〜
２２３クロック分のとき、ストローブ信号ＳＴＢの立ち
上がりからストローブ信号ＳＴＢのパルス幅＋４４８ク
ロック分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
＝“Ｈ”レベルにおいて、選択信号ＳＲＣ＝“Ｌ”レベ
ルのときと同様に、ストローブ信号ＳＴＢのパルス幅＝
３２〜６３クロック分のとき、ストローブ信号ＳＴＢの
立ち上がりからストローブ信号ＳＴＢのパルス幅＋１２
８クロック分経過時点で、ストローブ信号ＳＴＢのパル
ス幅＝６４〜９５クロック分のとき、ストローブ信号Ｓ
ＴＢの立ち上がりからストローブ信号ＳＴＢのパルス幅
＋１９２クロック分経過時点で、ストローブ信号ＳＴＢ
のパルス幅＝９６〜１２７クロック分のとき、ストロー
ブ信号ＳＴＢの立ち上がりからストローブ信号ＳＴＢの
パルス幅＋２５６クロック分経過時点で、ストローブ信
号ＳＴＢのパルス幅＝１２８〜１５９クロック分のと
き、ストローブ信号ＳＴＢの立ち上がりからストローブ
信号ＳＴＢのパルス幅＋３２０クロック分経過時点で、
ストローブ信号ＳＴＢのパルス幅＝１６０〜１９１クロ
ック分のとき、ストローブ信号ＳＴＢの立ち上がりから
ストローブ信号ＳＴＢのパルス幅＋３８４クロック分経
過時点で、ストローブ信号ＳＴＢのパルス幅＝１９２〜
２２３クロック分のとき、ストローブ信号ＳＴＢの立ち
上がりからストローブ信号ＳＴＢのパルス幅＋４４８ク
ロック分経過時点で、バイアス切り換え制御部３０は、
“Ｈ”レベルから“Ｌ”レベルに出力反転するバイアス
切り換え信号を出力する。
【００２１】以上のように、ストローブ信号ＳＴＢのパ
ルス幅により、バイアス切り換え制御部３０の出力反転
のタイミングを可変にすることができる。
ルス幅により、バイアス切り換え制御部３０の出力反転
のタイミングを可変にすることができる。
【００２２】次に水平ドライバＩＣ２００を液晶パネル
に接続したときの動作を説明する。前段回路１０に入力
端子１１からシリアルにデジタルのデータ信号ＤＡＴ
が、入力端子１２からのクロック信号ＣＬＫのタイミン
グで取り込まれ、内部で、パラレルに変換され、入力端
子１３からのストローブ信号ＳＴＢのタイミングで階調
電圧にアナログ変換され、前段回路１０から各演算増幅
器５、出力端子８を介して液晶パネルのデータ線に供給
される。
に接続したときの動作を説明する。前段回路１０に入力
端子１１からシリアルにデジタルのデータ信号ＤＡＴ
が、入力端子１２からのクロック信号ＣＬＫのタイミン
グで取り込まれ、内部で、パラレルに変換され、入力端
子１３からのストローブ信号ＳＴＢのタイミングで階調
電圧にアナログ変換され、前段回路１０から各演算増幅
器５、出力端子８を介して液晶パネルのデータ線に供給
される。
【００２３】入力端子１２からのクロック信号ＣＬＫお
よび入力端子１３からのストローブ信号ＳＴＢは、バイ
アス切り換え制御部３０にも供給され、さらに、入力端
子１４からの選択信号ＳＲＣがバイアス切り換え制御部
３０に供給される。選択信号ＳＲＣのレベルおよびスト
ローブ信号ＳＴＢのパルス幅は、液晶パネルの大きさに
応じて設定し、例えば、選択信号ＳＲＣ＝“Ｈ”レベ
ル、ストローブ信号ＳＴＢのパルス幅＝クロック数が２
０クロック分で供給されると、バイアス切り換え制御部
３０からストローブ信号ＳＴＢの立ち上がりからストロ
ーブ信号ＳＴＢのパルス幅＋６４クロック分経過するま
で “Ｈ”レベル、ストローブ信号ＳＴＢのパルス幅＋
６４クロック分経過時点で“Ｌ”レベルのバイアス切り
換え信号ＢＩＣがバイアス回路部２０へ供給される。こ
の“Ｈ”レベルのバイアス切り換え信号ＢＩＣがバイア
ス回路部２０へ供給されると、演算増幅器５のバイアス
電流が高バイアスに設定され、この間に演算増幅器５か
ら駆動電流が流れ、液晶パネルの負荷に立ち上がり波形
および立ち下がり波形が出力される。液晶パネルに出力
された波形が立ち上がりおよび立ち下がって所定の駆動
電圧が出力されると演算増幅器５から液晶パネルの負荷
に駆動電流が流れなくなり、“Ｌ”レベルのバイアス切
り換え信号ＢＩＣがバイアス回路部２０へ供給される
と、演算増幅器５のバイアス電流が低バイアスに設定さ
れ、演算増幅器５の消費電流を低減する。
よび入力端子１３からのストローブ信号ＳＴＢは、バイ
アス切り換え制御部３０にも供給され、さらに、入力端
子１４からの選択信号ＳＲＣがバイアス切り換え制御部
３０に供給される。選択信号ＳＲＣのレベルおよびスト
ローブ信号ＳＴＢのパルス幅は、液晶パネルの大きさに
応じて設定し、例えば、選択信号ＳＲＣ＝“Ｈ”レベ
ル、ストローブ信号ＳＴＢのパルス幅＝クロック数が２
０クロック分で供給されると、バイアス切り換え制御部
３０からストローブ信号ＳＴＢの立ち上がりからストロ
ーブ信号ＳＴＢのパルス幅＋６４クロック分経過するま
で “Ｈ”レベル、ストローブ信号ＳＴＢのパルス幅＋
６４クロック分経過時点で“Ｌ”レベルのバイアス切り
換え信号ＢＩＣがバイアス回路部２０へ供給される。こ
の“Ｈ”レベルのバイアス切り換え信号ＢＩＣがバイア
ス回路部２０へ供給されると、演算増幅器５のバイアス
電流が高バイアスに設定され、この間に演算増幅器５か
ら駆動電流が流れ、液晶パネルの負荷に立ち上がり波形
および立ち下がり波形が出力される。液晶パネルに出力
された波形が立ち上がりおよび立ち下がって所定の駆動
電圧が出力されると演算増幅器５から液晶パネルの負荷
に駆動電流が流れなくなり、“Ｌ”レベルのバイアス切
り換え信号ＢＩＣがバイアス回路部２０へ供給される
と、演算増幅器５のバイアス電流が低バイアスに設定さ
れ、演算増幅器５の消費電流を低減する。
【００２４】次に、本発明に基づき、液晶パネルを駆動
する第２実施例の半導体集積回路装置として、図５に示
した２アンプ方式の演算増幅器１，２を用いた水平ドラ
イバＩＣを液晶パネルのデータ線３８４本分の駆動能力
を有するものとして図４を参照して説明する。尚、図１
および図９と同一部分には同一符号を付してその説明を
省略する。図４において、水平ドライバＩＣ３００は出
力段にデータ線３８４本のＮ番目（Ｎ＝１，３，…，３
８３）と（Ｎ＋１）番目を１組として対応しＮ番目と
（Ｎ＋１）番目を１組として配置した、１９２組の演算
増幅器１，２と、各演算増幅器１，２の出力にそれぞれ
接続された３８４個の出力端子８と、Ｎ番目と（Ｎ＋
１）番目の演算増幅器１，２とＮ番目と（Ｎ＋１）番目
の出力端子８間に接続した切り換えスイッチ１５と、各
演算増幅器１，２に接続されたバイアス回路部２０と、
各演算増幅器１，２の入力に接続されたシフトレジス
タ、データレジスタ、ラッチ、レベルシフタ及びＤ／Ａ
コンバータ（図示せず）を順次段接続した前段回路１６
と、前段回路１６に接続されたデータ信号入力端子１
１、クロック信号入力端子１２、ストローブ信号入力端
子１３、および、図示しないが、スタート信号入力端子
や階調電圧生成のための基準電圧入力端子等の入力端子
と、ストローブ信号入力端子１３からの制御信号である
ストローブ信号ＳＴＢに基づきバイアス回路部２０への
バイアス切り換え信号ＢＩＣを生成するバイアス切り換
え制御部３０と、バイアス切り換え制御部３０に接続さ
れ、同一パルス幅のストローブ信号ＳＴＢに対して２種
類の切り換えタイミングを選択するための選択信号ＳＲ
Ｃを供給する選択信号入力端子１４とを備えている。バ
イアス回路部２０の演算増幅器１，２への接続は、演算
増幅器１の端子３にＭＯＳトランジスタＱ２７のゲート
と演算増幅器２の端子４にＭＯＳトランジスタＱ２５の
ゲートを接続することにより行っている。切り換えスイ
ッチ１５はＮ番目と（Ｎ＋１）番目の演算増幅器１，２
の出力をＮ番目と（Ｎ＋１）番目の出力端子８に交互に
出力する。従って、この水平ドライバＩＣ３００はドッ
ト反転駆動に用いることができる。尚、水平ドライバＩ
Ｃ３００を液晶パネルに接続したときの動作は水平ドラ
イバＩＣ２００に準じるので説明を省略する。
する第２実施例の半導体集積回路装置として、図５に示
した２アンプ方式の演算増幅器１，２を用いた水平ドラ
イバＩＣを液晶パネルのデータ線３８４本分の駆動能力
を有するものとして図４を参照して説明する。尚、図１
および図９と同一部分には同一符号を付してその説明を
省略する。図４において、水平ドライバＩＣ３００は出
力段にデータ線３８４本のＮ番目（Ｎ＝１，３，…，３
８３）と（Ｎ＋１）番目を１組として対応しＮ番目と
（Ｎ＋１）番目を１組として配置した、１９２組の演算
増幅器１，２と、各演算増幅器１，２の出力にそれぞれ
接続された３８４個の出力端子８と、Ｎ番目と（Ｎ＋
１）番目の演算増幅器１，２とＮ番目と（Ｎ＋１）番目
の出力端子８間に接続した切り換えスイッチ１５と、各
演算増幅器１，２に接続されたバイアス回路部２０と、
各演算増幅器１，２の入力に接続されたシフトレジス
タ、データレジスタ、ラッチ、レベルシフタ及びＤ／Ａ
コンバータ（図示せず）を順次段接続した前段回路１６
と、前段回路１６に接続されたデータ信号入力端子１
１、クロック信号入力端子１２、ストローブ信号入力端
子１３、および、図示しないが、スタート信号入力端子
や階調電圧生成のための基準電圧入力端子等の入力端子
と、ストローブ信号入力端子１３からの制御信号である
ストローブ信号ＳＴＢに基づきバイアス回路部２０への
バイアス切り換え信号ＢＩＣを生成するバイアス切り換
え制御部３０と、バイアス切り換え制御部３０に接続さ
れ、同一パルス幅のストローブ信号ＳＴＢに対して２種
類の切り換えタイミングを選択するための選択信号ＳＲ
Ｃを供給する選択信号入力端子１４とを備えている。バ
イアス回路部２０の演算増幅器１，２への接続は、演算
増幅器１の端子３にＭＯＳトランジスタＱ２７のゲート
と演算増幅器２の端子４にＭＯＳトランジスタＱ２５の
ゲートを接続することにより行っている。切り換えスイ
ッチ１５はＮ番目と（Ｎ＋１）番目の演算増幅器１，２
の出力をＮ番目と（Ｎ＋１）番目の出力端子８に交互に
出力する。従って、この水平ドライバＩＣ３００はドッ
ト反転駆動に用いることができる。尚、水平ドライバＩ
Ｃ３００を液晶パネルに接続したときの動作は水平ドラ
イバＩＣ２００に準じるので説明を省略する。
【００２５】以上で説明したように、ユーザ側でバイア
ス切り換え信号ＢＩＣを生成する回路を新たに設けるこ
となく、クロック信号およびストローブ信号ＳＴＢは前
段回路に供給するものを用い、水平ドライバＩＣの外部
から新たに選択信号ＳＲＣを供給するだけで、高バイア
スから低バイアスへの切り換えタイミングを可変とした
バイアス切り換え信号ＢＩＣを水平ドライバＩＣの内部
に設けたバイアス切り換え制御部３０で生成することが
できる。
ス切り換え信号ＢＩＣを生成する回路を新たに設けるこ
となく、クロック信号およびストローブ信号ＳＴＢは前
段回路に供給するものを用い、水平ドライバＩＣの外部
から新たに選択信号ＳＲＣを供給するだけで、高バイア
スから低バイアスへの切り換えタイミングを可変とした
バイアス切り換え信号ＢＩＣを水平ドライバＩＣの内部
に設けたバイアス切り換え制御部３０で生成することが
できる。
【００２６】尚、上記実施例において、バイアス回路部
として、バイアス回路部２０を例として説明したが、こ
れに限定されることなく、バイアス切り換え信号により
演算増幅器のバイアス電流を適切な電流値の高バイアス
と低バイアスとに切り換え設定可能な回路であればよ
い。また、切り換え制御部およびバイアス回路部をバイ
アス切り換え信号が“Ｈ”レベルのとき高バイアスとな
る実施例で説明したが、逆にバイアス切り換え信号が
“Ｌ”レベルのとき高バイアスとなる回路構成であって
もよい。また、切り換え制御部において、第２カウンタ
回路を８ビットまたは９ビットに切り換え可能なもので
説明したが、８ビットのみまたは９ビットのみとしても
よい。このときは、選択信号入力端子は不要となる。ま
た、外部からデジタルのデータ信号が供給される水平ド
ライバＩＣで説明したが、アナログのデータ信号が供給
される水平ドライバＩＣにも適用できる。また、液晶表
示装置の水平ドライバＩＣで説明したが、これに限定さ
れることなく、容量性負荷を駆動するために制御信号の
供給により駆動電圧が入出力される複数個の演算増幅器
を備えた他の半導体集積回路装置にも適用できる。
として、バイアス回路部２０を例として説明したが、こ
れに限定されることなく、バイアス切り換え信号により
演算増幅器のバイアス電流を適切な電流値の高バイアス
と低バイアスとに切り換え設定可能な回路であればよ
い。また、切り換え制御部およびバイアス回路部をバイ
アス切り換え信号が“Ｈ”レベルのとき高バイアスとな
る実施例で説明したが、逆にバイアス切り換え信号が
“Ｌ”レベルのとき高バイアスとなる回路構成であって
もよい。また、切り換え制御部において、第２カウンタ
回路を８ビットまたは９ビットに切り換え可能なもので
説明したが、８ビットのみまたは９ビットのみとしても
よい。このときは、選択信号入力端子は不要となる。ま
た、外部からデジタルのデータ信号が供給される水平ド
ライバＩＣで説明したが、アナログのデータ信号が供給
される水平ドライバＩＣにも適用できる。また、液晶表
示装置の水平ドライバＩＣで説明したが、これに限定さ
れることなく、容量性負荷を駆動するために制御信号の
供給により駆動電圧が入出力される複数個の演算増幅器
を備えた他の半導体集積回路装置にも適用できる。
【００２７】
【発明の効果】本発明に係わる半導体集積回路装置によ
れば、演算増幅器の入出力を制御する信号を用いて、バ
イアス切り換え制御部でバイアス切り換え信号を生成す
ることにより、ユーザ側でバイアス切り換え信号を生成
する回路を新たに設けることなく、高バイアスから低バ
イアスへの切り換えタイミングを制御信号のパルス幅に
より可変とした半導体集積回路装置を提供することがで
きる。
れば、演算増幅器の入出力を制御する信号を用いて、バ
イアス切り換え制御部でバイアス切り換え信号を生成す
ることにより、ユーザ側でバイアス切り換え信号を生成
する回路を新たに設けることなく、高バイアスから低バ
イアスへの切り換えタイミングを制御信号のパルス幅に
より可変とした半導体集積回路装置を提供することがで
きる。
【図１】本発明の第１実施例である水平ドライバＩＣの
要部回路図。
要部回路図。
【図２】図１の水平ドライバＩＣに使用されるバイアス
切り換え制御部を示す回路図。
切り換え制御部を示す回路図。
【図３】図２のバイアス切り換え制御部の動作を説明す
るタイムチャート。
るタイムチャート。
【図４】本発明の第２実施例である水平ドライバＩＣの
要部回路図。
要部回路図。
【図５】２アンプ方式のボルテージホロア接続の演算増
幅器の説明図。
幅器の説明図。
【図６】１アンプ方式のボルテージホロア接続の演算増
幅器の説明図。
幅器の説明図。
【図７】立ち上がり専用演算増幅器を示す回路図。
【図８】立ち下がり専用演算増幅器を示す回路図。
【図９】従来の水平ドライバＩＣの要部回路図。
【図１０】図９の水平ドライバＩＣのバイアス回路部を
示す回路図。
示す回路図。
１，２，５ 演算増幅器
２０ バイアス回路部
３０ バイアス切り換え制御部
３１ 第１カウンタ回路
３２ 第２カウンタ回路
３３ コンパレータ回路
Claims (5)
- 【請求項１】容量性負荷を駆動するために制御信号の供
給により駆動電圧が入出力される演算増幅器と、バイア
ス切り換え信号の供給により演算増幅器のバイアス電流
を駆動電流が流れている時は高バイアスに、駆動電流が
流れていない時は低バイアスに切り換えるバイアス回路
部と、前記制御信号の供給により前記バイアス切り換え
信号を生成するバイアス切り換え制御部とを備えた半導
体集積回路装置であって、 高バイアスから低バイアスへの切り換えタイミングを前
記制御信号のパルス幅により可変としたことを特徴とす
る半導体集積回路装置。 - 【請求項２】前記バイアス切り換え制御部が、前記制御
信号のパルス幅をカウントする第１カウンタ回路と、前
記制御信号のパルスの終点からカウントを開始する第２
カウンタ回路と、第２カウンタ回路のカウント値が第１
カウンタ回路のカウント値を越えたとき出力反転するコ
ンパレータ回路とを有することを特徴とする請求項１記
載の半導体集積回路装置。 - 【請求項３】前記第１カウンタ回路がｍビットカウンタ
および前記第２カウンタ回路がｍビットとｍ＋１ビット
を切り換え可能なカウンタであり、前記コンパレータ回
路が前記ｍビットおよびｍ＋１ビットの上位ｎビットで
比較されることを特徴とする請求項２記載の半導体集積
回路装置。 - 【請求項４】前記第１および第２カウンタ回路がｍビッ
トカウンタであり、前記コンパレータ回路が前記ｍビッ
トの上位ｎビットで比較されることを特徴とする請求項
２記載の半導体集積回路装置。 - 【請求項５】前記第１カウンタ回路がｍビットカウンタ
および前記第２カウンタ回路がｍ＋１ビットカウンタで
あり、前記コンパレータ回路が前記ｍビットおよびｍ＋
１ビットの上位ｎビットで比較されることを特徴とする
請求項２記載の半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257198A JP3981539B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体集積回路装置 |
| TW091118739A TW588303B (en) | 2001-08-28 | 2002-08-19 | Semiconductor device capable of internally generating bias changing signal |
| US10/225,865 US6850232B2 (en) | 2001-08-28 | 2002-08-22 | Semiconductor device capable of internally generating bias changing signal |
| KR10-2002-0050745A KR100468077B1 (ko) | 2001-08-28 | 2002-08-27 | 바이어스 전환 신호를 내부에서 생성할 수 있는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257198A JP3981539B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066919A true JP2003066919A (ja) | 2003-03-05 |
| JP3981539B2 JP3981539B2 (ja) | 2007-09-26 |
Family
ID=19084901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001257198A Expired - Fee Related JP3981539B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6850232B2 (ja) |
| JP (1) | JP3981539B2 (ja) |
| KR (1) | KR100468077B1 (ja) |
| TW (1) | TW588303B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006349720A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 液晶表示装置制御回路 |
| US7199662B2 (en) | 2003-12-12 | 2007-04-03 | Nec Electronics Corporation | Bias circuit for a display driver operational amplifier |
| JP2007121832A (ja) * | 2005-10-31 | 2007-05-17 | Oki Electric Ind Co Ltd | 液晶表示装置の駆動装置 |
| WO2012137799A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR101574080B1 (ko) * | 2009-04-15 | 2015-12-04 | 삼성디스플레이 주식회사 | 데이터 처리 방법 및 이를 수행하기 위한 데이터 처리 장치 및 이 데이터 처리 장치를 포함하는 표시 장치 |
| KR20160077252A (ko) * | 2014-12-22 | 2016-07-04 | 엘지디스플레이 주식회사 | 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3981539B2 (ja) * | 2001-08-28 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP3707680B2 (ja) * | 2002-01-25 | 2005-10-19 | 松下電器産業株式会社 | 駆動電圧制御装置 |
| US6954201B1 (en) * | 2002-11-06 | 2005-10-11 | National Semiconductor Corporation | Data bus system and protocol for graphics displays |
| TWI321394B (en) * | 2003-10-28 | 2010-03-01 | Hon Hai Prec Ind Co Ltd | A control means and method for switching senseable objects |
| JP4355202B2 (ja) * | 2003-12-03 | 2009-10-28 | パイオニア株式会社 | 受信機 |
| US7420552B2 (en) * | 2004-03-16 | 2008-09-02 | Matsushita Electric Industrial Co., Ltd. | Driving voltage control device |
| JP4633383B2 (ja) * | 2004-05-12 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびその装置を用いた電子装置 |
| TWI296404B (en) * | 2005-04-21 | 2008-05-01 | Novatek Microelectronics Corp | Soft-start high driving method and source driver device |
| US7830351B2 (en) * | 2005-10-11 | 2010-11-09 | Au Optronics Corporation | LCD gate driver circuitry having adjustable current driving capacity |
| US8115755B2 (en) * | 2006-09-28 | 2012-02-14 | Intersil Americas Inc. | Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays |
| KR100860243B1 (ko) * | 2007-03-09 | 2008-09-25 | 주식회사 유니디스플레이 | 액정표시장치 |
| TWI332647B (en) * | 2007-11-20 | 2010-11-01 | Au Optronics Corp | Liquid crystal display device with dynamically switching driving method to reduce power consumption |
| JP5354899B2 (ja) * | 2007-12-26 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
| JP2010079036A (ja) * | 2008-09-26 | 2010-04-08 | Nec Electronics Corp | ソースドライバ回路及びその制御方法 |
| JP2010160318A (ja) * | 2009-01-08 | 2010-07-22 | Renesas Electronics Corp | ソースドライバ回路及び駆動方法 |
| WO2010095348A1 (ja) * | 2009-02-23 | 2010-08-26 | シャープ株式会社 | 表示装置及び駆動装置 |
| JP2010226591A (ja) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | 表示装置駆動回路 |
| JP2011166553A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 差動増幅器、差動増幅器の出力極性反転方法、及びソースドライバ |
| US8466908B2 (en) * | 2010-07-13 | 2013-06-18 | Himax Technologies Limited | Display device having a bias control unit for dynamically biasing a buffer and method thereof |
| US8830769B2 (en) * | 2012-05-31 | 2014-09-09 | Nanya Technology Corporation | Memory device and signal driving device thereof |
| CN104575360A (zh) * | 2015-02-05 | 2015-04-29 | 合肥京东方光电科技有限公司 | 偏置电流调整电路及其调整方法和运算放大电路 |
| KR20220020735A (ko) * | 2020-08-12 | 2022-02-21 | 에스케이하이닉스 주식회사 | 드라이버 및 그 동작 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2805895B2 (ja) * | 1989-10-02 | 1998-09-30 | 松下電器産業株式会社 | 液晶表示回路 |
| JP2561023B2 (ja) * | 1994-05-30 | 1996-12-04 | 日本電気株式会社 | 高周波信号レベル検出回路および高周波信号レベル検出方法 |
| JPH0855470A (ja) * | 1994-08-17 | 1996-02-27 | Toshiba Corp | 半導体記憶装置 |
| JP2885151B2 (ja) | 1995-09-25 | 1999-04-19 | 日本電気株式会社 | 演算増幅器 |
| JP3231641B2 (ja) * | 1996-03-21 | 2001-11-26 | シャープ株式会社 | 液晶表示装置 |
| TW382670B (en) * | 1996-11-21 | 2000-02-21 | Hitachi Ltd | Low power processor |
| KR100353813B1 (ko) * | 1999-10-30 | 2002-09-26 | 주식회사 하이닉스반도체 | 스위치드 커패시터 회로에서 정착 시간을 최소화한 바이어스 회로 및 그를 구비한 증폭 장치 |
| JP2002032058A (ja) * | 2000-07-18 | 2002-01-31 | Nec Corp | 表示装置 |
| JP4593740B2 (ja) * | 2000-07-28 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 表示装置 |
| JP3981539B2 (ja) * | 2001-08-28 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路装置 |
| US7102608B2 (en) * | 2002-06-21 | 2006-09-05 | Himax Technologies, Inc. | Method and related apparatus for driving pixels located in a row of an LCD panel toward the same average voltage value |
-
2001
- 2001-08-28 JP JP2001257198A patent/JP3981539B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-19 TW TW091118739A patent/TW588303B/zh not_active IP Right Cessation
- 2002-08-22 US US10/225,865 patent/US6850232B2/en not_active Expired - Fee Related
- 2002-08-27 KR KR10-2002-0050745A patent/KR100468077B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199662B2 (en) | 2003-12-12 | 2007-04-03 | Nec Electronics Corporation | Bias circuit for a display driver operational amplifier |
| JP2006349720A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 液晶表示装置制御回路 |
| JP2007121832A (ja) * | 2005-10-31 | 2007-05-17 | Oki Electric Ind Co Ltd | 液晶表示装置の駆動装置 |
| KR101574080B1 (ko) * | 2009-04-15 | 2015-12-04 | 삼성디스플레이 주식회사 | 데이터 처리 방법 및 이를 수행하기 위한 데이터 처리 장치 및 이 데이터 처리 장치를 포함하는 표시 장치 |
| WO2012137799A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US9165525B2 (en) | 2011-04-08 | 2015-10-20 | Sharp Kabushiki Kaisha | Display device and method for driving same |
| JP5819407B2 (ja) * | 2011-04-08 | 2015-11-24 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR20160077252A (ko) * | 2014-12-22 | 2016-07-04 | 엘지디스플레이 주식회사 | 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법 |
| KR101654355B1 (ko) | 2014-12-22 | 2016-09-12 | 엘지디스플레이 주식회사 | 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030028362A (ko) | 2003-04-08 |
| US20030043129A1 (en) | 2003-03-06 |
| JP3981539B2 (ja) | 2007-09-26 |
| TW588303B (en) | 2004-05-21 |
| KR100468077B1 (ko) | 2005-01-26 |
| US6850232B2 (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3981539B2 (ja) | 半導体集積回路装置 | |
| JP4990034B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| US9734757B2 (en) | Gate driver integrated circuit, and image display apparatus including the same | |
| US7397278B2 (en) | Level shifting circuit and display element driving circuit using same | |
| US20090009498A1 (en) | Capacitive load driving circuit, capacitive load driving method, and driving circuit for liquid crystal display device | |
| TWI358695B (en) | Overdriving circuit and method for source drivers | |
| US20190147825A1 (en) | Output circuit and data driver of liquid crystal display device | |
| US20110175942A1 (en) | Gamma Reference Voltage Output Circuit of Source Driver | |
| JP2012168537A (ja) | ソースドライバ、それを備えるディスプレイ装置、及びその駆動方法 | |
| WO2002047063A1 (fr) | Circuit integre a semiconducteur, dispositif d'attaque de cristaux liquides et systeme d'affichage a cristaux liquides | |
| JP3795361B2 (ja) | 表示駆動装置およびそれを用いる液晶表示装置 | |
| JP2007181025A (ja) | レベルシフト回路及びそれを用いたドライバ回路 | |
| TW202034339A (zh) | 移位暫存電路及閘極驅動器 | |
| US20060022927A1 (en) | Display driver circuits having gray scale voltage amplifiers with variable drive capability | |
| US20060164368A1 (en) | Display apparatus with reduced power consumption in charging/discharging of data line | |
| KR101202981B1 (ko) | 액정표시장치용 소스 드라이버 구동회로 | |
| JP4425620B2 (ja) | 出力回路 | |
| JP4762251B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR20040092467A (ko) | 반도체집적회로장치 | |
| US7460138B2 (en) | PWM signal generation circuit and display driver | |
| JP4136167B2 (ja) | 半導体集積回路装置 | |
| WO2007135795A1 (ja) | 表示装置の駆動回路およびデータ信号線駆動回路ならびに表示装置 | |
| KR100551738B1 (ko) | 액정표시장치의 구동회로 | |
| JP2005316209A (ja) | 半導体集積回路装置 | |
| JP3908057B2 (ja) | 液晶駆動用半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |