JP2010079036A - ソースドライバ回路及びその制御方法 - Google Patents

Abstract

【課題】従来のソースドライバ回路は、液晶等の表示パネルのフレーム周波数が変更される場合、その変更に応じて電話機本体側からの制御信号により制御が必要であった。
【解決手段】本発明は、制御信号に応じたバイアス電流を供給するバイアス回路と、前記バイアス電流に応じた電圧を表示パネルの画素素子に供給するソースアンプ回路と、を有するソースドライバ回路であって、前記表示パネルの垂直同期信号の周波数のみに応じ、前記制御信号を生成するコントローラ回路とを有するソースドライバ回路である。
【選択図】図１

Description

本発明は、ソースドライバ回路及びその制御方法に関し、特に、表示パネル駆動用のソースドライバ回路及びその制御方法に関する。

携帯電話用液晶表示パネル駆動ＩＣには、液晶パネルのＴＦＴを駆動するためにソースドライバ回路、ゲートドライバ回路（液晶パネルにゲートドライバ回路を構成している場合は、ゲートドライバ駆動用回路）およびこれらを制御するためのタイミングコントローラ回路が内蔵されている。タイミングコントローラは、外部からの表示クロックおよび同期信号から、表示タイミングを生成したり、シリアルインターフェイスによりドライバ内蔵のレジスタに書き込まれた設定に応じた制御を行う回路である。

近年、開発が盛んな携帯電話の技術において、他社との技術の差別化を行うために、パネルの表示品質の向上や省電力が重要な課題となる。また、さまざまなパネルデザインにフレキシブルに対応するためには、携帯電話機のマザーボードから液晶パネルに接続される制御線の本数は、できる限り少ないことが望まれている。このような理由などにより、携帯電話メーカによっては表示パネル駆動ＩＣ制御用のシリアルインターフェイスを持たない場合もある。

また、携帯電話では待ち受け状態における省電力化のために表示色を減らしてフレーム周波数（画像表示サイクル）を遅くしたり、フレーム周波数と電話機筐体との共振などによる音鳴りを通話時に防止するためにフレーム周波数を一時的に速くしたり、というように使用中にフレーム周波数を変更する場合が多くある。

そこで、表示パネル駆動ＩＣとして汎用性を持たせるため、どのような使用状況においても、例えば、使用中にフレーム周波数が変更されるような場合でも、シリアルインターフェイス等による電話機側からの制御なしに、適切な表示画質、適切な消費電力を確保することが重要となる。

図８に、一般的なソースドライバ回路１０の構成を示す。ソースドライバ回路１０は、バイアス回路１１、コントローラ回路１２、ソースアンプ回路１３を有する。

バイアス回路１１は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ６と、ＮＭＯＳトランジスタＭＮ１、ＭＮ２と、電流源１１ａを有する。ＰＭＯＳトランジスタＭＰ１〜ＭＰ４は、ＰＭＯＳトランジスタＭＰ１を入力とするカレントミラー回路となっている。ＰＭＯＳトランジスタＭＰ１〜ＭＰ４を流れる電流を、それぞれ電流Ｉ１〜Ｉ４とする。ＭＯＳトランジスタＭＰ５、ＭＰ６は、電流Ｉ３、Ｉ４を流れなくするためのスイッチである。ＮＭＯＳトランジスタＭＮ１には、電流Ｉ２、Ｉ３、Ｉ４を合計した電流が流れる。ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、ＮＭＯＳトランジスタＭＮ１を入力とするカレントミラー回路となっている。よって、ＮＭＯＳトランジスタＭＮ１に流れる電流に応じた電流がＮＭＯＳトランジスタＭＮ２に流れる。

コントローラ回路１２は、シリアルインターフェイス回路１２ａと、レジスタ１２ｂを有する。なお、符号ＬＳ１、ＬＳ２で示す回路はレベルシフタであり、ＩＶ１、ＩＶ２で示す回路は、インバータバッファである。シリアルインターフェイス回路１２ａは、携帯電話機側からシリアル制御信号Ｓ１を取り込む。レジスタ１２ｂは、所定のビット数、例えばｋビット（ｋは自然数）のレジスタであり、取り込んだ情報をＡＤＪ［ｋ−１：０］として蓄える。例えば、レジスタ１２ｂが２ビットのレジスタである場合、ＡＤＪ［１：０］となる。そして、このレジスタ１２ｂのＡＤＪ［ｋ−１：０］に応じた設定信号により、ＰＭＯＳトランジスタＭＰ５、ＭＰ６のオン、オフを制御する。但し、本例では、図面の簡略化のため、レジスタ１２ｂは２ビットのレジスタとする。

ソースアンプ１３は、アンプＡＭＰ１〜ＡＭＰｎを有する。アンプＡＭＰ１〜ＡＭＰｎは、それぞれ入力データＤ１〜Ｄｎに応じた階調電圧を出力端子ＯＴ１〜ＯＴｎに出力する。なお、図８では、アンプＡＭＰ１に接続される、バイアス回路１１とコントローラ回路１２のみを示している。他のアンプＡＭＰ２〜ＡＭＰｎに対しても同様の構成の回路が接続される。

以下に、ソースドライバ回路１０の動作を示す。まず、シリアルインターフェイス１２ａによりレジスタにＡＤＪ［１：０］が書き込まれる。このレジスタ１２ｂの保持する値ＡＤＪ［１：０］に応じて、ＰＭＯＳトランジスタＭＰ５、ＭＰ６のオン、オフが制御される。よって、ＡＤＪ［１：０］に応じて、アンプＡＭＰ１に供給されるバイアス電流も変化する。例えば、ＡＤＪ［１：０］が「０１」の場合、ＰＭＯＳトランジスタＭＰ６がオン、ＰＭＯＳトランジスタＭＰ５がオフとなる。このため、アンプＡＭＰ１に電流Ｉ２＋Ｉ４に応じたバイアス電流が供給される。このように、レジスタ１２ｂのＡＤＪ［１：０］の保持した値に応じた動作バイアス電流によりアンプＡＭＰ１のスルーレートおよび消費電流が決定される。

図９（ａ）、図９（ｂ）にアンプＡＭＰ１におけるバイアス電流とスルーレート、消費電流の関係を示す。図９に示すように、ＡＤＪ［１：０］に応じて動作バイアス電流が小さくなるとスルーレートは低くなり、大きくなるとスルーレートは高くなる。また、ＡＤＪ［１：０］に応じて動作バイアス電流が小さくなると消費電流も少なくなり、大きくなると消費電流も大きくなる。

ここで、同じ画素数の表示パネルにおいて、フレーム周波数が高い場合は、１画素容量への階調電圧の充電に許容される時間は短くなる。このため、ソースアンプ１３の出力電圧が所望の値に速く達する必要がある。つまり、スルーレートが高い必要がある。反対に、フレーム周波数が低い場合は、１画素容量への階調電圧の充電に許容される時間は長くなるため、ソースアンプ１３の出力電圧が所望の値に達する時間は遅くても良い。つまり、スルーレートは低くてもよい。また、消費電力に関して言うと、画質が維持できる範囲で低消費電力が望ましいため、スルーレートが遅くできる場合は遅くすることが望ましい。

よって、ソースドライバ回路１０では、携帯電話機側でフレーム周波数変更が生じたとき、例えば６０Ｈｚから９０Ｈｚに変更されるとき、シリアルインターフェイスにより、バイアス設定をスルーレートが高まる方向に設定する。反対に９０Ｈｚから６０Ｈｚに変更されるとき、バイアス設定をスルーレートが低まる方向に設定する。これにより、フレーム周波数が変わった場合でも、スルーレートおよび消費電流を適切な設定にすることができる。

特許文献１で開示される技術は、表示ラインに応じたパルス幅を持つ制御入力信号の立ち上がりから立ち下りまでのクロック数をカウントするする。このことにより、アンプの動作バイアス電流の高バイアス、低バイアスを切り替えるための信号を生成する表示パネル駆動装置である。
特開２００３−６６９１９号公報

ここで、特許文献１と同様に、フレーム周波数に応じたパルス幅を持つ制御入力信号（ＨＳＹＮＣまたはＶＳＹＮＣ）のパルスの立ち下がりから立ち上がりまでのクロック数をカウントすることにより、フレーム周波数に応じてバイアス電流を切り替えるものが考えられる。このようなソースドライバ回路２０を図１０に示す。

ソースドライバ回路２０は、ソースドライバ回路１０のコントローラ回路１２に対応する部分であるコントローラ回路２２の構成が異なる。その他は同様の構成となる。コントローラ回路２２は、ＨＳＹＮＣ＿Ｌｏｗ期間カウンタ２２ａと、デコーダ２２ｂとを有する。ＨＳＹＮＣ Ｌｏｗ期間カウンタ２２ａは、電話機側からの水平同期信号（ＨＳＹＮＣ）のＬｏｗ期間を表示クロック信号（ＤＯＴＣＬＫ）を用いてカウントする。デコーダ２２ｂは、カウンタ２２ａからのカウンタ値からＰＭＯＳトランジスタＭＰ５、ＭＰ６のオン、オフを制御するｋビット（図１０では2ビット）の信号を生成する。

ソースドライバ回路２０の動作は、以下のようになる。まず、表示信号として水平同期信号（ＨＳＹＮＣ）と表示クロック（ＤＯＴＣＬＫ）がコントローラ回路２２に入力される。ＨＳＹＮＣのＬｏｗ幅はフレーム周波数に応じてあらかじめ決められた値で入力される。例えば、６０Ｈｚでは４ＤＯＴＣＬＫ分、９０Ｈｚでは３ＤＯＴＣＬＫ分のＬｏｗ幅で入力される。

ＨＳＹＮＣ＿Ｌｏｗ期間カウンタ２２ａにて、入力されたＨＳＹＮＣのＬｏｗ幅が何ＤＯＴＣＬＫ分かを検出する。図１１（ａ）に示すように、フレーム周波数６０Ｈｚのとき４ＤＯＴＣＬＫ、図１１（ｂ）に示すように、９０Ｈｚのとき３ＤＯＴＣＬＫ、図１１（ｃ）に示すように、フレーム数４０Ｈｚのとき５ＤＯＴＣＬＫというようにカウントされる。

カウンタ値がデコーダ２２ｂに入力され、図１２に示す表のようにｋビット（図１２では２ビット）の制御信号ＡＤＪ［１：０］が生成される。その後の動作は、ソースドライバ回路１０と同様となる。

図８のソースドライバ回路１０では、フレーム周波数の変更に応じて、変更毎に電話機側からシリアルインターフェイスによりレジスタ値を設定する必要があるため、電話機側の制御の負担が増えるという問題があった。また、使用アプリケーションによっては、シリアルインターフェイスを有しないものもある。この場合、使用条件の中でもっとも高いフレーム周波数に合わせて、スルーレートを設定しておく必要がある。しかし、そのままの設定で低いフレーム周波数で使用された場合に消費電流が多くなるという問題が生じる。低消費電力を優先して、標準条件のフレーム周波数に合わせてスルーレートを設定した場合、そのままの設定で高いフレーム周波数で使用された場合に、スルーレートが不足し、画質が劣化するという問題が生じる。

また、ソースドライバ回路２０においても、フレーム周波数の変更に応じて、変更毎に電話機側から、異なるＬｏｗ幅のＨＳＹＮＣ等を供給する必要があり、電話機側の制御の負担が増えるという問題があった。

本発明は、制御信号に応じたバイアス電流を供給するバイアス回路と、前記バイアス電流に応じた電圧を表示パネルの画素素子に供給するソースアンプ回路と、を有するソースドライバ回路であって、前記表示パネルの垂直同期信号の周波数のみに応じ、前記制御信号を生成するコントローラ回路とを有するソースドライバ回路である。

また、本発明は、バイアス電流を供給するバイアス回路と、前記バイアス電流に応じた電圧を表示パネルの画素素子に出力するソースアンプ回路とを有するソースドライバ回路の制御方法であって、前記表示パネルの垂直同期信号の周波数のみに応じ、前記バイアス電流の電流量を変化させるソースドライバ回路の制御方法である。

本発明では、表示パネルの垂直同期信号の周波数に応じて、バイアス電流を変更することができる。

本発明によれば、表示パネルのフレーム周波数の変化を、外部の制御回路を用いずに自身で自動的に検出でき、その結果に応じて、スルーレートおよび消費電流を適切な状態に調整することができる。

発明の実施の形態１
以下、本発明を適用した具体的な実施の形態１について、図面を参照しながら詳細に説明する。図１に本実施の形態にかかるソースドライバ回路１００の構成の一例を示す。ソースドライバ回路１００は、携帯電話用液晶表示パネルのＴＦＴを駆動するためのソースドライバ回路として用いられる。図１に示すようにソースドライバ回路１００は、バイアス回路１１０と、コントローラ回路１２０と、ソースアンプ回路１３０とを有する。

バイアス回路１１０は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ６と、ＮＭＯＳトランジスタＭＮ１、ＭＮ２と、電流源１１ａを有する。

ＰＭＯＳトランジスタＭＰ１は、ソースが電源電圧端子ＶＤＤ、ドレインとゲートがノードＡに接続される。ＰＭＯＳトランジスタＭＰ２は、ソースが電源電圧端子ＶＤＤ、ドレインがノードＢ、ゲートがノードＡに接続される。ＰＭＯＳトランジスタＭＰ３は、ソースが電源電圧端子ＶＤＤ、ドレインがＰＭＯＳトランジスタＭＰ５のソース、ゲートがノードＡに接続される。ＰＭＯＳトランジスタＭＰ４は、ソースが電源電圧端子ＶＤＤ、ドレインがＰＭＯＳトランジスタＭＰ６のソース、ゲートがノードＡに接続される。

図１からわかるように、ＰＭＯＳトランジスタＭＰ１〜ＭＰ４は、ＰＭＯＳトランジスタＭＰ１を入力とするカレントミラー回路となっている。ここで、ＰＭＯＳトランジスタＭＰ３は、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ４の２倍のゲート幅を有している。ＰＭＯＳトランジスタＭＰ１〜ＭＰ４のゲート長は、それぞれ等しいものとする。よって、ＰＭＯＳトランジスタＭＰ１〜ＭＰ４を流れる電流を、それぞれ電流Ｉ１〜Ｉ４とすると、Ｉ１＝Ｉ２＝Ｉ４、Ｉ３＝２×Ｉ１となる。

ＰＭＯＳトランジスタＭＰ５は、ソースがＰＭＯＳトランジスタＭＰ３のドレイン、ドレインがノードＢ、ゲートがコントローラ回路１２０に接続される。ＰＭＯＳトランジスタＭＰ６は、ソースがＰＭＯＳトランジスタＭＰ４のドレイン、ドレインがノードＢ、ゲートがコントローラ回路１２０に接続される。ＰＭＯＳトランジスタＭＰ５、ＭＰ６は、電流Ｉ３、Ｉ４を流れなくするためのスイッチである。

定電流源１１ａは一方の端子をノードＡ、他方の端子を接地電圧端子ＧＮＤに接続されている。ＮＭＯＳトランジスタＭＮ１は、ドレインとゲートがノードＢ、ソースが接地電圧端子ＧＮＤに接続される。ＮＭＯＳトランジスタＭＮ２は、ドレインがソースアンプ回路１３０、ソースが接地電圧端子ＧＮＤ、ゲートがノードＢに接続される。図１からわかるように、ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、ＮＭＯＳトランジスタＭＮ１を入力とするカレントミラー回路となっている。ここで、ＮＭＯＳトランジスタＭＮ１、ＭＮ２のゲート長、ゲート幅が同一である。よって、ＮＭＯＳトランジスタＭＮ１、ＭＮ２を流れる電流をそれぞれ電流Ｉ５、Ｉ６とすると、Ｉ５＝Ｉ６となる。この電流Ｉ６が後述するソースアンプ１３０のアンプＡＭＰ１の動作バイアス電流として供給される。なお、電源電圧端子ＶＤＤは、電源電圧ＶＤＤを供給し、接地電圧端子ＧＮＤは、接地電圧ＧＮＤを供給するものとする。

ソースアンプ１３０は、アンプＡＭＰ１〜ＡＭＰｎを有する。アンプＡＭＰ１〜ＡＭＰｎは、それぞれ入力データＤ１〜Ｄｎに応じた階調電圧を出力端子ＯＴ１〜ＯＴｎに出力する。なお、図１では、アンプＡＭＰ１に接続されるバイアス回路１１０とコントローラ回路１２０のみを示しているが、他のアンプＡＭＰ２〜ＡＭＰｎに対しても同様の構成のバイアス回路、コントローラ回路が接続される。但し、アンプＡＭＰ１〜ＡＭＰｎの全てとバイアス回路１１０が接続されるようにしてもよい。ここでは、アンプＡＭＰ１に接続されるバイアス回路１１０とコントローラ回路１２０を中心に記載する。

アンプＡＭＰ１は、低電位側電源端子がＮＭＯＳトランジスタＭＮ２のドレインに接続される。よって、アンプＡＭＰ１には電流Ｉ６が動作バイアス電流として供給される。このバイアス電流の大きさに応じて、アンプＡＭＰ１の出力電圧が変化する。このアンプＡＭＰ１の出力電圧が変化に応じて、出力端子ＯＴ１に接続される液晶パネルの画素容量の充放電速度が制御される。

コントローラ回路１２０は、Ｆ／Ｖ変換回路１２０ａと、ＡＤＣ回路１２０ｂと、レベルシフタＬＳ１、ＬＳ２と、バッファＩＶ１、ＩＶ２とを有する。

Ｆ／Ｖ変換回路１２０ａは、図示しない携帯電話本体側からの垂直同期信号（ＶＳＹＮＣ）を取り込んで周波数を電圧レベルに変換した信号を出力する。ＡＤＣ回路１２０ｂは、アナログ−デジタル変換回路であり、Ｆ／Ｖ変換回路１２０ａからの出力信号の電圧レベルに応じて、ｋビット（ｋは自然数）のバイアス制御信号ＡＤＪ［ｋ−１：０］を生成し、出力する。なお、本実施の形態１では、図面の簡略化及び発明の理解を容易にするため、バイアス制御信号ＡＤＪ［ｋ−１：０］を２ビットのバイアス制御信号ＡＤＪ［１：０］とする。

レベルシフタＬＳ１、ＬＳ２は、それぞれ所定の電圧範囲あるバイアス制御信号ＡＤＪ［１］、ＡＤＪ［０］の電位レベルを変換する。バッファＩｖ１、Ｉｖ２は、レベルシフタＬＳ１、ＬＳ２からの出力信号をバッファリングする。バッファＩｖ１、Ｉｖ２の出力端子は、それぞれＰＭＯＳトランジスタＭＰ５、ＭＰ６のゲートに接続される。よって、ＰＭＯＳトランジスタＭＰ５、ＭＰ６は、バイアス制御信号ＡＤＪ［１：０］の値に応じてオン、オフが制御される。

以下に、ソースドライバ回路１００の動作を説明する。図２（ａ）にＦ／Ｖ変換回路１２０ａの入力垂直同期信号ＶＳＹＮＣと出力電圧の関係を示す。図２（ｂ）にＡＤＣ回路１２０ｂの入力電圧とバイアス制御信号ＡＤＪ［１：０］の関係を示す。

まず、携帯電話本体から表示信号として垂直同期信号ＶＳＹＮＣがコントローラ回路１２０に入力される。垂直同期信号ＶＳＹＮＣはＦ／Ｖ変換回路１２０ａに入力される。Ｆ／Ｖ変換回路１２０ａは、例えば、図２（ａ）に示すような垂直同期信号ＶＳＹＮＣの周波数に応じた電圧を出力する。ＡＤＣ回路１２０ｂは、Ｆ／Ｖ変換回路１２０ａからの出力信号を入力信号とし、例えば、図２（ｂ）に示すような入力電圧に応じた２ビットのバイアス制御信号ＡＤＪ［１：０］を生成する。なお、本実施の形態１では、上述したようにＡＤＣ回路１２０ｂの生成するバイアス制御信号を２ビットとしている。しかし、ＡＤＣ回路１２０ｂの入力信号を更に複数の階調でサンプリングし、例えばＡＤＪ［ｋ−１：０］のようなｋビットのバイアス制御信号を生成するようにしてもよい。この場合、バイアス制御信号ＡＤＪ［ｋ−１］〜ＡＤＪ［０］に応じて、バイアス回路１１０が有するトランジスタを増やす必要がある。

ＡＤＣ回路１２０ｂの生成するＡＤＪ［１：０］が「００」の場合、ＰＭＯＳトランジスタＭＰ５、ＭＰ６はオフとなる。このため、電流Ｉ５は、電流Ｉ１と同じ電流値の電流Ｉ２が流れる。よって、アンプＡＭＰ１に電流Ｉ１と同じ電流値のバイアス電流Ｉ６が供給される。また、ＡＤＣ回路１２０ｂの生成するＡＤＪ［１：０］が「０１」の場合、ＰＭＯＳトランジスタＭＰ５がオフ、ＰＭＯＳトランジスタＭＰ６がオンとなる。このため、電流Ｉ５は、電流Ｉ２＋Ｉ４の電流値となる。よって、アンプＡＭＰ１に電流Ｉ１の２倍の電流値のバイアス電流Ｉ６が供給される。また、ＡＤＣ回路１２０ｂの生成するＡＤＪ［１：０］が「１０」の場合、ＰＭＯＳトランジスタＭＰ５がオン、ＰＭＯＳトランジスタＭＰ６がオフとなる。このため、電流Ｉ５は、電流Ｉ２＋Ｉ３の電流値となる。よって、アンプＡＭＰ１に電流Ｉ１の３倍の電流値のバイアス電流Ｉ６が供給される。また、ＡＤＣ回路１２０ｂの生成するＡＤＪ［１：０］が「１１」の場合、ＰＭＯＳトランジスタＭＰ５、ＭＰ６がオンとなる。このため、電流Ｉ５は、電流Ｉ２＋Ｉ３＋Ｉ４の電流値となる。よって、アンプＡＭＰ１に電流Ｉ１の４倍の電流値のバイアス電流Ｉ６が供給される。なお、ＡＤＪ［１：０］の値とスルーレート、消費電流の関係は、図９と同様となる。

よって、携帯電話機本体側で液晶パネルのフレーム周波数の変更が生じたとき、例えばフレーム周波数が６０Ｈｚから９０Ｈｚに変更されるとき、垂直同期信号ＶＳＹＮＣの周波数も６０Ｈｚから９０Ｈｚに変更される。このため、Ｆ／Ｖ変換回路１２０ａの出力電圧は６０Ｈｚのときのより上昇する。

例えば、図２（ａ）に示すように、垂直同期信号ＶＳＹＮＣの周波数が６０Ｈｚのとき、Ｆ／Ｖ変換回路１２０ａの出力電圧はＶａとなり、この電圧Ｖａを入力したＡＤＣ回路１２０ｂのバイアス制御信号ＡＤＪ［１：０］は「０１」となる。ここで、上述のように、垂直同期信号ＶＳＹＮＣの周波数が６０Ｈｚから９０Ｈｚに変更されると、Ｆ／Ｖ変換回路１２０ａの出力電圧はＶｂとなり、ＡＤＪ［１：０］も「１０」となる。このため、アンプＡＭＰ１に供給されるバイアス電流Ｉ６が増加する。よって、アンプＡＭＰ１のスルーレートが高まる方向に設定される。逆に、垂直同期信号ＶＳＹＮＣの周波数が９０Ｈｚから６０Ｈｚに変更されると、Ｆ／Ｖ変換回路１２０ａの出力電圧はＶｂからＶａに降下する。このため、バイアス制御信号ＡＤＪ［１：０］が「１０」から「０１」となり、アンプＡＭＰ１のスルーレートが低くなる方向に設定される。

このように、本実施の形態１のソースドライバ回路１００は、液晶パネルのフレーム周波数、つまり垂直同期信号ＶＳＹＮＣの周波数が変わった場合、その周波数変化をソースドライバ回路１００自身で自動的に検出し、その結果に応じて、ソースアンプ１３０のスルーレートおよび消費電流を適切な状態に調整することができる。つまり、フレーム周波数が上がりソースアンプ１３０が高スルーレートを要求される場合は、バイアス電流を増やし、スルーレートを高める。逆に、フレーム周波数が下がりソースアンプ１３０が低スルーレートでよい場合は、バイアス電流を減らし、スルーレートを低め消費電流を下げることができる。また、携帯電話機本体側で、ソースドライバ回路１００を制御する制御回路等も特に必要としない。このため、携帯電話機本体側での回路設計工程等の削減、回路規模の縮小、消費電流の削減等が可能となる。

発明の実施の形態２
以下、本発明を適用した具体的な実施の形態２について、図面を参照しながら詳細に説明する。この実施の形態２は、実施の形態１と同様、携帯電話用液晶表示パネルのＴＦＴを駆動するためのソースドライバ回路として適用したものである。図３に本実施の形態２にかかるソースドライバ回路２００の構成の一例を示す。図３に示すように、ソースドライバ回路２００は、バイアス回路１１０と、コントローラ回路２２０と、ソースアンプ回路１３０とを有する。バイアス回路１１０とソースアンプ回路１３０は、実施の形態１と同様の構成及び動作を行うため、説明は省略する。本実施の形態１とは、コントローラ回路２２０の構成のみが異なるため、この点を中心に説明を行う。

コントローラ回路２２０は、カウンタ２２０ａと、デコーダ２２０ｂと、基準発振回路２２０ｃを有する。

基準発振回路２２０ｃは、周波数ＯＳＣｒｅｆの基準周波数信号を生成する。カウンタ２２０ａは、図示しない携帯電話本体側からの垂直同期信号（ＶＳＹＮＣ）を取り込んで、その周期を基準発振回路２２０ｃが生成する基準周波数信号の周波数でカウントする。デコーダ２２０ｂは、カウンタ２２０ａがカウントした値に応じて、ｋビットのバイアス制御信号ＡＤＪ［ｋ−１：０］を生成し、出力する。なお、本実施の形態１では、図面の簡略化及び発明の理解を容易にするため、バイアス制御信号ＡＤＪ［ｋ−１：０］を２ビットのバイアス制御信号ＡＤＪ［１：０］とする。また、便宜上、記号「ＯＳＣｒｅｆ」は周波数の数値を示すと同時に、基準発振回路２２０ｃが生成する基準周波数信号を示すものとする。レベルシフタＬＳ１、ＬＳ２、バッファＩｖ１、Ｉｖ２は、実施の形態１と同様の構成及び動作のため説明は省略する。また、基準発振回路２２０ｃは、ソースドライバ回路２００内に配置してもよいし、外部に配置し、カウンタ２２０ａがその外部からの基準周波数信号ＯＳＣｒｅｆを入力するようにしてもよい。

以下に、ソースドライバ回路２００の動作を説明する。但し、バイアス制御信号ＡＤＪ［１：０］による、バイアス回路１１０とソースアンプ回路１３０の動作は実施の形態１と同様なため省略する。図４（ａ）〜（ｃ）にカウンタ２２０ａの入力する垂直同期信号ＶＳＹＮＣと信号ＯＳＣｒｅｆの関係を表す模式図を示す。

まず、携帯電話本体から表示信号として垂直同期信号ＶＳＹＮＣがコントローラ回路２２０に入力される。カウンタ２２０ａは、入力された垂直同期信号ＶＳＹＮＣの周期を基準発振回路２２０ｃの基準周波数ＯＳＣｒｅｆによってカウントする。例えば、図４（ａ）に示すように、カウンタ２２０ａはフレーム周波数（垂直同期信号ＶＳＹＮＣの周波数）が６０Ｈｚのとき９カウントし、図４（ｂ）に示すように、フレーム周波数が９０Ｈｚのとき６カウントし、図４（ｃ）に示すように、フレーム周波数が４０Ｈｚのとき１２カウントする。

次に、デコーダ２２０ｂは、上記のようなカウンタ２２０ａのカウンタ値を入力し、そのカウント値に応じて図５の表に示すようなバイアス制御信号ＡＤＪ［１：０］を生成する。このＡＤＪ［１：０］に応じたバイアス回路１１０とソースアンプ回路１３０の動作は、実施の形態１と同様であるため説明は省略する。

よって、携帯電話機本体側で液晶パネルのフレーム周波数の変更が生じたとき、例えば６０Ｈｚから９０Ｈｚに変更されるとき、垂直同期信号ＶＳＹＮＣの周波数も６０Ｈｚから９０Ｈｚに変更される。このため、カウンタ２２０ａがカウントする、垂直同期信号ＶＳＹＮＣの周波数に応じた基準周波数ＯＳＣｒｅｆのカウント値は減少する。

例えば、図４（ａ）に示すように、垂直同期信号ＶＳＹＮＣの周波数が６０Ｈｚのとき、カウンタ２２０ａのカウント値は「９」となる。このカウント値「９」を入力したデコーダ２２０ｂが生成するバイアス制御信号ＡＤＪ［１：０］は「０１」となる。ここで、上述のように、垂直同期信号ＶＳＹＮＣの周波数が６０Ｈｚから９０Ｈｚに変更されると、図４（ｂ）に示すようにカウンタ２２０ａのカウント値は「６」となる。よって、バイアス制御信号ＡＤＪ［１：０］も「１０」となる。このため、アンプＡＭＰ１に供給されるバイアス電流Ｉ６が増加する。よって、アンプＡＭＰ１のスルーレートが高まる方向に設定される。逆に、垂直同期信号ＶＳＹＮＣの周波数が９０Ｈｚから６０Ｈｚに変更されると、カウンタ２２０ａのカウント値は「６」から「９」に増加する。このため、バイアス制御信号ＡＤＪ［１：０］が「１０」から「０１」となり、アンプＡＭＰ１のスルーレートが低くなる方向に設定される。

このように、本実施の形態２のソースドライバ回路２００も、実施も形態１のソースドライバ回路１００と同様、液晶パネルのフレーム周波数、つまり垂直同期信号ＶＳＹＮＣの周波数が変わった場合、その周波数変化をソースドライバ回路２００自身で自動的に検出し、その結果に応じて、ソースアンプ１３０のスルーレートおよび消費電流を適切な状態に調整することができる。また、携帯電話機本体側で、ソースドライバ回路２００を制御する制御回路等も特に必要としない。このため、携帯電話機本体側でも回路設計工程等の削減、回路規模の縮小、消費電流の削減等が可能となる。

発明の実施の形態３
以下、本発明を適用した具体的な実施の形態３について、図面を参照しながら詳細に説明する。この実施の形態３は、実施の形態１、２と同様、携帯電話用液晶表示パネルのＴＦＴを駆動するためのソースドライバ回路として適用したものである。図６に本実施の形態３にかかるソースドライバ回路３００の構成の一例を示す。図６に示すように、ソースドライバ回路３００は、バイアス回路３１０と、コントローラ回路３２０と、ソースアンプ回路１３０とを有する。ソースアンプ回路１３０は、実施の形態１と同様の構成及び動作を行うため、説明は省略する。

バイアス回路３１０は、ＰＭＯＳトランジスタＭＰ７と、ＮＭＯＳトランジスタＭＮ１、ＭＮ２を有する。ＰＭＯＳトランジスタＭＰ７は、ソースが電源電圧端子ＶＤＤ、ドレインがノードＢ、ゲートがコントローラ３２０に接続される。ＰＭＯＳトランジスタＭＰ７を流れる電流をＩ７とする。よって、ＰＭＯＳトランジスタＭＰ７を流れる電流Ｉ７は、ゲートに印加される電位レベルに応じて変化する。

ＮＭＯＳトランジスタＭＮ１は、ドレインとゲートがノードＢ、ソースが接地電圧端子ＧＮＤに接続される。ＮＭＯＳトランジスタＭＮ２は、ドレインがソースアンプ回路１３０のアンプＡＭＰ１、ソースが接地電圧端子ＧＮＤ、ゲートがノードＢに接続される。ＮＭＯＳトランジスタＭＮ１、ＭＮ２は、ＮＭＯＳトランジスタＭＮ１を入力とするカレントミラー回路となっている。ここで、ＮＭＯＳトランジスタＭＮ１、ＭＮ２のゲート長、ゲート幅が同一である。よって、ＮＭＯＳトランジスタＭＮ２を流れる電流を電流Ｉ６とすると、Ｉ７＝Ｉ６となる。この電流Ｉ６が、アンプＡＭＰ１の動作バイアス電流として供給される。

コントローラ回路３２０は、Ｆ／Ｖ変換回路３２０ａと、ゲート電圧制御回路３２０ｂとを有する。

Ｆ／Ｖ変換回路３２０ａは、実施の形態１のＦ／Ｖ変換回路１２０ａと同様、図示しない携帯電話本体側からの垂直同期信号（ＶＳＹＮＣ）を取り込んで周波数を電圧レベルに変換した信号を出力する。ゲート電圧制御回路３２０ｂは、Ｆ／Ｖ変換回路３２０ａからの出力信号の電圧レベルに応じてＰＭＯＳトランジスタＭＰ７のゲート電圧を制御する。

以下に、ソースドライバ回路３００の動作を説明する。図７（ａ）にＦ／Ｖ変換回路３２０ａの入力垂直同期信号ＶＳＹＮＣの周波数と出力電圧の関係を示す。図７（ｂ）にゲート電圧制御回路３２０ｂの入力電圧（Ｆ／Ｖ変換回路３２０ａの出力電圧）と出力するＰＭＯＳトランジスタＭＰ７のゲート電圧の関係を示す。図７（ｃ）にＰＭＯＳトランジスタＭＰ７のゲート電圧（ゲート電圧制御回路３２０ｂの出力電圧）と電流Ｉ７の関係を示す。

まず、携帯電話本体から表示信号として垂直同期信号ＶＳＹＮＣがコントローラ回路３２０に入力される。垂直同期信号ＶＳＹＮＣはＦ／Ｖ変換回路３２０ａに入力される。Ｆ／Ｖ変換回路３２０ａは、例えば、図７（ａ）に示すような垂直同期信号ＶＳＹＮＣの周波数に応じた電圧を出力する。

ゲート電圧制御回路３２０ｂにＦ／Ｖ変換回路３２０ａからの出力電圧が入力される。このＦ／Ｖ変換回路３２０ａからの出力電圧に応じて、ゲート電圧制御回路３２０ｂは、例えば、図７（ｂ）に示すような出力電圧をＰＭＯＳトランジスタＭＰ７のゲート電圧として出力する。

ＰＭＯＳトランジスタＭＰ７のゲートにゲート電圧制御回路３２０ｂからの出力電圧が入力される。このゲート電圧制御回路３２０ｂからの出力電圧に応じて、例えば、図７（ｃ）に示すような電流Ｉ７が、ＰＭＯＳトランジスタＭＰ７のソースードレイン間に流れる。

よって、携帯電話機本体側で液晶パネルのフレーム周波数の変更が生じたとき、例えば６０Ｈｚから９０Ｈｚに変更されるとき、垂直同期信号ＶＳＹＮＣの周波数も６０Ｈｚから９０Ｈｚに変更される。このため、このため、Ｆ／Ｖ変換回路３２０ａの出力電圧は６０Ｈｚのときのより上昇する。

例えば、図７（ａ）に示すように、垂直同期信号ＶＳＹＮＣの周波数が６０Ｈｚのとき、Ｆ／Ｖ変換回路３２０ａの出力電圧はＶａとなり、この電圧Ｖａを入力したゲート電圧制御回路３２０ｂは、ＰＭＯＳトランジスタＭＰ７のゲートに出力電圧Ｖｃを印加する。この電圧Ｖｃに応じた電流Ｉ７ｃがＰＭＯＳトランジスタＭＰ７に流れることになる。

ここで、上述のように、垂直同期信号ＶＳＹＮＣの周波数が６０Ｈｚから９０Ｈｚに変更されると、Ｆ／Ｖ変換回路３２０ａの出力電圧はＶｂとなり、ゲート電圧制御回路３２０ｂの出力電圧もＶｄとなる。更に、この電圧Ｖｄをゲート電圧としてＰＭＯＳトランジスタＭＰ７に流れる電流もＩ７ｃからＩ７ｄに増加する。電流Ｉ７が増加するため、アンプＡＭＰ１に供給されるバイアス電流Ｉ６が増加する。よって、アンプＡＭＰ１のスルーレートが高まる方向に設定される。

逆に、垂直同期信号ＶＳＹＮＣの周波数が９０Ｈｚから６０Ｈｚに変更されると、Ｆ／Ｖ変換回路３２０ａの出力電圧はＶｂからＶａに降下する。このため、ゲート電圧制御回路３２０ｂの出力電圧もＶｃとなる。更に、この電圧Ｖｃをゲート電圧としてＰＭＯＳトランジスタＭＰ７に流れる電流もＩ７ｄからＩ７ｃに減少する。電流Ｉ７が減少するため、アンプＡＭＰ１に供給されるバイアス電流Ｉ６も減少する。よって、アンプＡＭＰ１のスルーレートが低くなる方向に設定される。

このように、本実施の形態３のソースドライバ回路３００も、実施の形態１のソースドライバ回路１００と同様、液晶パネルのフレーム周波数、つまり垂直同期信号ＶＳＹＮＣの周波数が変わった場合、その周波数変化をソースドライバ回路３００自身で自動的に検出し、その結果に応じて、ソースアンプ１３０のスルーレートおよび消費電流を適切な状態に調整することができる。更に、実施の形態１と比較して、バイアス回路をシンプルに構成できる利点を有する。また、携帯電話機本体側で、ソースドライバ回路３００を制御する制御回路等も特に必要としない。このため、携帯電話機本体側でも回路設計工程等の削減、回路規模の縮小、消費電流の削減等が可能となる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

実施の形態１にかかるソースドライバ回路の構成の一例である。 実施の形態１にかかるコントローラ回路の各部の出力信号特性である。 実施の形態２にかかるソースドライバ回路の構成の一例である。 実施の形態２にかかる垂直同期信号とカウンタのカウント値の関係を示す模式図である。 実施の形態２にかかるカウンタのカウント値とバイアス制御信号の関係を示す表である。 実施の形態３にかかるソースドライバ回路の構成の一例である。 実施の形態３にかかるコントローラ回路の各部の出力信号特性である。 従来のソースドライバ回路の構成の一例である。 従来のソースドライバ回路のスルーレート、消費電力とバイアス制御信号との関係を示すグラフである。 従来のソースドライバ回路の構成の一例である。 従来の制御信号とカウンタのカウント値の関係を示す模式図である。 従来のカウンタのカウント値とバイアス制御信号の関係を示す表である。

符号の説明

１００、２００、３００ ソースドライバ回路
１１０、３２０ バイアス回路
１２０、２２０、３２０ コントローラ回路
１３０ ソースアンプ回路
ＭＰ１〜ＭＰ７ ＰＭＯＳトランジスタ
ＭＮ１、ＭＮ２ ＮＭＯＳトランジスタ
１１０ａ 電流源
ＡＭＰ１〜ＡＭＰｎ アンプ
ＯＴ１〜ＯＴｎ 出力端子
１２０ａ、３２０ａ Ｆ／Ｖ変換回路
２２０ａ カウンタ
１２０ｂ ＡＤＣ回路
２２０ｂ デコーダ
３２０ｂ ゲート電圧制御回路
ＬＳ１、ＬＳ２ レベルシフタ
ＩＶ１、ＩＶ２ バッファ
ＡＤＪ［１］、ＡＤＪ［０］ バイアス制御信号

Claims (9)

1. 制御信号に応じたバイアス電流を供給するバイアス回路と、
   前記バイアス電流に応じた電圧を表示パネルの画素素子に供給するソースアンプ回路と、
   を有するソースドライバ回路であって、
   前記表示パネルの垂直同期信号の周波数のみに応じ、前記制御信号を生成するコントローラ回路と、
   を有するソースドライバ回路
2. 前記コントローラ回路は、
   前記垂直同期信号の周波数に応じた第１の出力電圧を生成する周波数電圧変換回路と、
   前記第１の出力電圧に応じたｋ（ｋは自然数）ビットのデジタル値を有する前記制御信号を生成するアナログデジタル変換回路とを備え、
   前記バイアス回路は、
   前記制御信号に応じて前記バイアス電流の電流量を変化させる請求項１に記載のソースドライバ回路
3. 基準周波数を生成する基準周波数生成装置を更に有し、
   前記コントローラ回路は、
   前記垂直同期信号の周波数に応じて前記基準周波数の周期をカウントするカウンタと
   前記カウンタのカウント値に応じたｋ（ｋは自然数）ビットデジタル値を有する前記制御信号を生成するデコーダとを備え、
   前記バイアス回路は、
   前記制御信号に応じて前記バイアス電流の電流量を変化させる請求項１に記載のソースドライバ回路
4. 前記バイアス回路は、
   前記ｋビットのデジタル値の桁ビットのそれぞれの値に応じて、導通状態または非導通状態を制御されるｋ個のトランジスタを備え、
   前記ｋ個のトランジスタに流れる電流を合計した電流値に応じて、前記バイアス電流の電流量を変化させる請求項２または請求項３に記載のソースドライバ回路
5. 前記コントローラ回路は、
   前記垂直同期信号の周波数に応じた第１の出力電圧を生成する周波数電圧変換回路と、
   前記第１の出力電圧に応じた第２の出力電圧を生成する制御電圧生成回路とを備え、
   前記バイアス回路は、
   前記第２の電圧に応じて流れる電流量が変化する第１のトランジスタを備え、
   前記第１のトランジスタに流れる電流量に応じて、前記バイアス電流の電流量を変化させる請求項１に記載のソースドライバ回路
6. バイアス電流を供給するバイアス回路と、
   前記バイアス電流に応じた電圧を表示パネルの画素素子に出力するソースアンプ回路と、
   を有するソースドライバ回路の制御方法であって、
   前記表示パネルの垂直同期信号の周波数のみに応じ、前記バイアス電流の電流量を変化させるソースドライバ回路の制御方法。
7. 前記垂直同期信号の周波数に応じた第１の出力電圧を生成し、
   前記第１の出力電圧に応じたｋ（ｋは自然数）ビットのデジタル値を有する制御信号を生成し、
   前記制御信号に応じて前記バイアス電流の電流量を変化させる請求項６に記載のソースドライバ回路の制御方法。
8. 基準周波数を生成する基準周波数生成装置を更に有する当該ソースドライバ回路の制御方法であって、
   前記垂直同期信号の周波数に応じて前記基準周波数の周期をカウントし、
   前記カウンタのカウント値に応じたｋ（ｋは自然数）ビットデジタル値を有する制御信号を生成し、
   前記制御信号に応じて前記バイアス電流の電流量を変化させる請求項６に記載のソースドライバ回路の制御方法。
9. 前記バイアス回路の有する第１のトランジスタに流れる電流量に応じて、前記バイアス電流の電流量を変化させる当該ソースドライバ回路の制御方法であって、
   前記垂直信号の周波数に応じた第１の出力電圧を生成し、
   前記第１の出力電圧に応じた第２の出力電圧を生成し、
   前記第２の出力電圧に応じて第１のトランジスタに流れる電流量を変化させる請求項６に記載のソースドライバ回路の制御方法。

Images