JP2007226240A - フレーム周波数によってスルー率が調節されるソースドライバ回路及びソースドライバ回路でのフレーム周波数によるスルー率の調節方法 - Google Patents

Abstract

【課題】フレーム周波数によってスルー率が調節されるソースドライバ回路及びソースドライバ回路で、フレーム周波数によるスルー率の調節方法を提供する。
【解決手段】入力電圧を受信して出力電圧を発生させ、バイアス電流量によって出力電圧のスルー率が調節されるドライバアンプと、フレーム周波数を受信し、フレーム周波数の大きさによって調節される制御電流量を有する制御電流を出力する周波数−電流変換部と、制御電流量によってバイアス電流量を調節して、ドライバアンプに出力するバイアス電流出力部と、を備える液晶表示装置のソースドライバ回路である。これにより、ソースドライバ回路及びソースドライバ回路のスルー率の調節方法は、フレーム周波数によってドライバアンプの出力電圧のスルー率を調節することによって、階調データがディスプレイされるのにかかる時間を確保する範囲内で消費電力を減らすことができる。
【選択図】図２

Description

本発明は、液晶表示装置のソースドライバ回路及びソースドライバ回路のスルー率の調節方法に係り、特に、フレーム周波数によってスルー率が調節されるソースドライバ回路及びソースドライバ回路でのフレーム周波数によるスルー率の調節方法に関する。

図１は、一般的な薄膜トランジスタ液晶表示装置（Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＴＦＴ−ＬＣＤ）を示す概略図である。

図１に示すように、ＴＦＴ−ＬＣＤ１００は、ディスプレイパネル１１０、ゲートドライバ回路１２０及びソースドライバ回路２００を備える。

ディスプレイパネル１１０は、複数の液晶セル１１１を備える。ディスプレイパネル１１０は、複数の液晶セル１１１が横にチャンネル数だけ配列され、縦にライン数だけ配列されている構造にモデリングすることが出来る。

それぞれの液晶セル１１１は、液晶キャパシタＣＬ、保存キャパシタＣＳＴ及びスイッチＳＷＭＯＳを備える。液晶キャパシタＣＬの第１端は、対応するスイッチＳＷＭＯＳに連結される。スイッチＳＷＭＯＳは、ＭＯＳトランジスタで実現される。ＭＯＳトランジスタＳＷＭＯＳのゲートには、ゲートドライバ回路１２０の出力電圧が印加される。ゲートドライバ回路１２０は、スイッチＳＷＭＯＳのゲートをオン／オフする役割を行う。ソースドライバ回路２００は、ディスプレイデータに対応する階調電圧（グラデーション電圧またはグレースケール電圧）をディスプレイパネル１１０の液晶セルに出力する。

ゲートドライバ回路１２０の出力電圧によって特定のラインのスイッチがオンになれば、ソースドライバ回路２００から出力される階調電圧が、オンになったスイッチＳＷＭＯＳに連結されている液晶キャパシタＣＬに印加される。保存キャパシタＣＳＴは、液晶セル１１１で生じうる電流の漏れを減らすために使用されるキャパシタである。

ソースドライバ回路２００は、複数のドライバアンプ２００＿１ないし２００＿ｎを備える。ドライバアンプ２００＿１ないし２００＿ｎは、液晶を実際に駆動する出力電圧を発生させる。ドライバアンプ２００＿１ないし２００＿ｎの出力電圧のスルー率は、数式１のように表現される。

［数式１］
ＳＲ＝｛ＩＢ｝ｏｖｅｒ｛ＣＣ｝

ここで、ＳＲは、ドライバアンプのスルー率、ＩＢは、バイアス電流、そして、ＣＣは、補償キャパシタのキャパシタンスを表す。

ドライバアンプ２００＿１が出力する出力電圧のスルー率が大きい場合、ドライバアンプ２００＿１に流れるバイアス電流ＩＢが大きくなる。それにより、液晶表示装置１００が消費する電力が増加するという問題がある。

ドライバアンプ２００＿１が出力する出力電圧のスルー率が小さい場合、階調データが液晶に正常にディスプレイされないという問題がある。具体的に説明すれば、液晶キャパシタＣＬは、ドライバアンプ２００＿１の出力電圧によって充電され、充電された電圧の大きさに対応する階調データが液晶にディスプレイされる。また、階調データは、所定周期で変更されてディスプレイされなければならない。

したがって、階調データが正常にディスプレイされるためには、所定の一周期内に出力電圧の大きさに対応する電圧が液晶キャパシタＣＬに供給されねばならない。すなわち、液晶キャパシタＣＬに供給される電圧の上昇時間が、階調データがディスプレイされる周期（所定の周期）より短くなければならない。

ところが、ドライバアンプ２００＿１の出力電圧のスルー率が小さい場合、液晶キャパシタＣＬに供給される電圧の上昇時間が長くなる。この場合、階調データがディスプレイされる周期内に、出力電圧の大きさに対応する電圧が液晶キャパシタＣＬに供給されず、それにより、階調データは、正常にディスプレイされないという問題がある。

したがって、液晶表示装置の消費電力と階調データの正常なディスプレイとの関係で、ドライバアンプが出力する出力電圧のスルー率を適切に設定する必要がある。

本発明が解決しようとする技術的課題は、フレーム周波数によってスルー率が調節されるソースドライバ回路を提供するところにある。

本発明が解決しようとする他の技術的課題は、ソースドライバ回路でフレーム周波数によるスルー率の調節方法を提供するところにある。

前記技術的課題を解決するための本発明に係るソースドライバ回路は、ドライバアンプ、周波数−電流変換部及びバイアス電流出力部を備える。前記ドライバアンプは、入力電圧を受信して出力電圧を発生させ、バイアス電流量によって前記出力電圧のスルー率が調節される。前記周波数−電流変換部は、フレーム周波数を受信し、前記フレーム周波数の大きさによって調節される制御電流量を有する制御電流を出力する。前記バイアス電流出力部は、前記制御電流量によって前記バイアス電流量を調節して前記ドライバアンプに出力する。

前記周波数−電流変換部は、周波数−電圧変換部及び電圧−電流変換部を備える。周波数−電圧変換部は、フレーム周波数を電圧に変換して制御電圧として出力し、前記フレーム周波数の大きさによって前記制御電圧の大きさを調節して出力する。電圧−電流変換部は、前記制御電圧を電流に変換して前記制御電流として出力し、前記制御電圧の大きさによって前記制御電流量を調節して出力する。

本発明に係るソースドライバ回路は、フレーム周波数を出力するフレーム周波数出力部をさらに備えることが出来る。本発明に係るソースドライバ回路は、オシレータクロック信号を出力するオシレータをさらに備えることが出来る。この場合、フレーム周波数出力部は、前記オシレータクロック信号に応答して前記フレーム周波数を出力する。

フレーム周波数出力部は、カウンタを備えうる。前記カウンタは、垂直同期信号及び前記オシレータクロック信号を受信し、前記垂直同期信号のクロック内に含まれる前記オシレータクロック信号のクロック数をカインティングして、前記フレーム周波数を出力する。本発明に係るソースドライバ回路は、ＣＰＵインターフェースに含まれうる。

本発明に係るソースドライバ回路は、外部から前記フレーム周波数を受信できる。本発明に係るソースドライバ回路は、ＲＧＢインターフェースに含まれる。

本発明に係るソースドライバ回路は、周波数比較器をさらに備えることが出来る。周波数比較器は、フレーム周波数と基準フレーム周波数との周波数差を出力する。周波数−電流変換部は、前記周波数差によって変化する制御電流量を有する制御電流を出力する。バイアス電流出力部は、基準バイアス電流と前記制御電流とを合わせて前記バイアス電流として出力する。

バイアス電流出力部は、フレーム周波数が基準フレーム周波数より大きい場合、基準バイアス電流に制御電流を合わせてバイアス電流として出力できる。一方、フレーム周波数が基準フレーム周波数より小さい場合、基準バイアス電流から制御電流を差し引いてバイアス電流として出力できる。

前記他の技術的課題を解決するための本発明に係るスルー率の調節方法は、制御電流を出力するステップ、バイアス電流を出力するステップ、及びドライバアンプの出力専業のスルー率を調節するステップを含む。制御電流を出力するステップは、フレーム周波数を受信し、前記フレーム周波数の大きさによって調節される制御電流量を有する制御電流を出力する。バイアス電流を出力するステップは、前記制御電流量によってバイアス電流量を調節してバイアス電流を出力する。ドライバアンプの出力電圧のスルー率を調節するステップは、前記バイアス電流量によってドライバアンプの出力電圧のスルー率を調節する。

制御電流を出力するステップは、フレーム周波数を電圧に変換して制御電圧に出力し、フレーム周波数の大きさによって前記制御電圧の大きさを調節して出力するステップ、及び制御電圧を電流に変換して制御電流に出力し、制御電圧の大きさによって制御電流量を調節して出力するステップを含む。

本発明に係るソースドライバ回路及びソースドライバ回路のスルー率の調節方法は、フレーム周波数によってドライバアンプの出力電圧のスルー率を調節することによって、階調データがディスプレイされる時間を確保する範囲内で消費電力を減らすことができる。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。

以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって本発明を詳細に説明する。各図面に提示された同一参照符号は、同一部材を示す。

図２は、本発明に係るフレーム周波数によってスルー率が調節されるソースドライバ回路２００を示すブロック図である。

図２に示すように、本発明に係るソースドライバ回路２００は、ドライバアンプ２００＿１ないし２００＿ｎ、周波数−電流変換部２２０及びバイアス電流出力部２５０を備える。それぞれのドライバアンプ２００＿１ないし２００＿ｎは、入力電圧ＶＩＮ＿１ないしＶＩＮ＿ｎを受信して出力電圧ＶＯＵＴ＿１ないしＶＯＵＴ＿ｎを発生させる。出力電圧ＶＯＵＴ＿１ないしＶＯＵＴ＿ｎのスルー率は、バイアス電流量ＩＢによって調節される。周波数−電流変換部２２０は、フレーム周波数ＦＦを受信し、フレーム周波数ＦＦの大きさによって調節される制御電流量を有する制御電流ＩＣを出力する。バイアス電流出力部２５０は、制御電流量ＩＣによってバイアス電流量ＩＢを調節して、ドライバアンプ２００＿１ないし２００＿ｎに出力する。

周波数−電流変換部２２０は、周波数−電圧変換部２３０及び電圧−電流変換部２４０を備える。周波数−電圧変換部２３０は、フレーム周波数ＦＦを電圧に変換して制御電圧ＶＣとして出力する。制御電圧ＶＣの大きさは、フレーム周波数ＦＦの大きさによって調節される。電圧−電流変換部２４０は、制御電圧ＶＣを電流に変換して、制御電流ＩＣとして出力する。制御電流量ＩＣは、制御電圧ＶＣの大きさによって調節される。

本発明に係るソースドライバ回路２００がＣＰＵインターフェースに連結される場合、本発明に係るソースドライバ回路２００は、フレーム周波数出力部２８０及びオシレータ２１０をさらに備える。オシレータ２１０は、オシレータクロック信号ＯＳＣを出力する。フレーム周波数出力部２８０は、オシレータクロック信号ＯＳＣに応答してフレーム周波数ＦＦを出力する。具体的に説明すれば、ＣＰＵインターフェースは、外部からは垂直同期信号ＶＳＹＮＣの各種の制御信号を受信しない。したがって、本発明に係るソースドライバ回路２００がＣＰＵインターフェースに連結される場合、本発明に係るソースドライバ回路２００は、オシレータ２１０が出力するオシレータクロック信号ＯＳＣから垂直同期信号ＶＳＹＮＣを生成する。そして、フレーム周波数出力部２８０は、垂直同期信号ＶＳＹＮＣからフレーム周波数ＦＦを測定して出力する。

フレーム周波数出力部２８０は、カウンタを備えることが出来る。カウンタは、本発明に係るソースドライバ回路２００の内部で生成された垂直同期信号ＶＳＹＮＣ及びオシレータ２１０が出力するオシレータクロック信号ＯＳＣを受信する。カウンタは、垂直同期信号ＶＳＹＮＣのクロック内に含まれるオシレータクロック信号ＯＳＣのクロック数をカインティングして、フレーム周波数ＦＦを出力する。

本発明に係るソースドライバ回路２００がＲＧＢインターフェースに連結される場合、本発明に係るソースドライバ回路２００は、外部からフレーム周波数を受信できる。すなわち、ＲＧＢインターフェースは、外部から垂直同期信号ＶＳＹＮＣの各種の制御信号を受信する。したがって、本発明に係るソースドライバ回路２００がＲＧＢインターフェースに連結される場合、外部から受信された垂直同期信号ＶＳＹＮＣを利用してフレーム周波数ＦＦを測定して出力できる。

本発明に係るソースドライバ回路２００は、周波数比較器をさらに備えることが出来る。周波数比較器は、フレーム周波数ＦＦと基準フレーム周波数ＦＦ＿ＲＥＦとの周波数差を出力する。この場合、周波数−電流変換部２２０は、周波数差によって変化する制御電流量を有する制御電流ＩＣを出力する。そして、バイアス電流出力部２５０は、基準バイアス電流ＩＢ＿ＲＥＦと制御電流ＩＣとを合わせてバイアス電流ＩＢとして出力する。

具体的に説明すれば、バイアス電流出力部２５０は、フレーム周波数ＦＦが基準フレーム周波数ＦＦ＿ＲＥＦより大きい場合、基準バイアス電流ＩＢ＿ＲＥＦに制御電流ＩＣを合わせてバイアス電流ＩＢとして出力する。一方、フレーム周波数ＦＦが基準フレーム周波数ＦＦ＿ＲＥＦより小さい場合、基準バイアス電流ＩＢ＿ＲＥＦから制御電流ＩＣを差し引いてバイアス電流ＩＢとして出力する。

以上で、本発明に係るソースドライバ回路２００がＣＰＵインターフェースまたはＲＧＢインターフェースに連結される場合に、本発明に係るソースドライバ回路２００の構成及び動作が説明された。しかし、インターフェース種類に関係なく、前述の本発明に係るソースドライバ回路２００の構成及び動作は適用される。例えば、本発明に係るソースドライバ回路２００がＲＧＢインターフェースに連結される場合にも、オシレータクロック信号ＯＳＣから垂直同期信号ＶＳＹＮＣを生成し、フレーム周波数ＦＦを測定して利用できる。

図３は、図２のドライバアンプとディスプレイパネルの液晶セルとをモデリングした図である。

図３で、Ａは、ドライバアンプ２００＿１の出力電圧ＶＯＵＴ＿１が液晶セル１１１に印加される地点を示し、Ｂは、ドライバアンプ２００＿１の出力電圧ＶＯＵＴ＿１が液晶キャパシタＣＬに到達した地点を示す。

図３に示すように、ドライバアンプ２００＿１の出力電圧ＶＯＵＴ＿１は、液晶セル１１１に供給された後、所定の時間だけ遅延されて、液晶キャパシタＣＬに供給される。この場合、液晶キャパシタＣＬに供給される実際の電圧は、Ｂでの電圧である。したがって、階調データが正常にディスプレイされるためには、Ｂでの電圧の上昇時間が、階調データが液晶にディスプレイされるのにかかる時間より短くなければならない。

図４は、図３のＡ及びＢで電圧の波形を示す図である。

図４の（ａ）は、フレーム周波数が低い場合のＡ及びＢでの電圧波形Ａ１、Ｂ１を示す図である。図４の（ｂ）は、フレーム周波数が中間程度である場合のＡ及びＢでの電圧波形Ａ２、Ｂ２を示す図である。図４の（ｃ）は、フレーム周波数が高い場合のＡ及びＢでの電圧波形Ａ３、Ｂ３を示す図である。

図４の（ａ）に示すように、フレーム周波数が低い場合には、階調データがディスプレイされる時間ｔ１が相対的に長くてもよい。したがって、液晶キャパシタに供給される電圧（Ｂでの電圧）の上昇時間も長くてもよい。したがって、フレーム周波数が低い場合に、本発明に係るソースドライバ回路２００は、液晶セルに印加される電圧（Ａでの電圧）のスルー率を低減させる。それによって、消費電力を減らすことができる。

図４の（ｃ）に示すように、フレーム周波数が高い場合には、階調データがディスプレイされる時間ｔ３は、相対的に短くなければならない。したがって、液晶キャパシタに供給される電圧（Ｂでの電圧）の上昇時間も短くなければならない。したがって、フレーム周波数が高い場合に、本発明に係るソースドライバ回路２００は、液晶セルに印加される電圧（Ａでの電圧）のスルー率を上昇させる。それにより、階調データを液晶に正常にディスプレイさせることが出来る。

図４の（ｂ）に示すように、フレーム周波数が中間程度である場合には、階調データがディスプレイされる時間ｔ２は、フレーム周波数が高い場合のディスプレイ時間ｔ３より長く、フレーム周波数が低い場合のディスプレイ時間ｔ１より短い。したがって、フレーム周波数が中間程度である場合に、本発明に係るソースドライバ回路２００は、液晶セルに印加される電圧（Ａでの電圧）のスルー率を中間程度に調節する。それにより、階調データが液晶に正常にディスプレイされうる範囲で、消費電力を減らすことができる。

すなわち、本発明に係るソースドライバ回路は、フレーム周波数によってドライバアンプの出力電圧のスルー率を調節することによって、階調データがディスプレイされるのにかかる時間を確保する範囲内で、消費電力を減らすことができるという長所がある。

図５は、本発明に係るソースドライバ回路でフレーム周波数によるスルー率の調節方法を示すフローチャートである。

本発明に係るスルー率の調節方法５００は、制御電流を出力するステップ５３０、バイアス電流を出力するステップ５６０及びドライバアンプの出力電圧のスルー率を調節するステップ５７０を含む。制御電流を出力するステップ５３０は、フレーム周波数を受信し、フレーム周波数の大きさによって調節される制御電流量を有する制御電流を出力する。バイアス電流を出力するステップ５６０は、制御電流量によってバイアス電流量を調節して、バイアス電流を出力する。ドライバアンプの出力電圧のスルー率を調節するステップ５７０は、バイアス電流量によってドライバアンプの出力電圧のスルー率を調節する。

制御電流を出力するステップ５３０は、フレーム周波数を電圧に変換して制御電圧として出力し、フレーム周波数の大きさによって制御電圧の大きさを調節して出力するステップ５４０、及び制御電圧を電流に変換して制御電流として出力し、制御電圧の大きさによって制御電流量を調節して出力するステップ５５０を含む。

本発明に係るスルー率の調節方法５００は、フレーム周波数を出力するステップ５２０をさらに含むことが出来る。本発明に係るスルー率の調節方法５００は、オシレータクロック信号を出力するステップ５１０をさらに含むことが出来る。フレーム周波数を出力するステップ５２０は、オシレータクロック信号に応答してフレーム周波数を出力する。

フレーム周波数を出力するステップ５２０は、垂直同期信号のクロック内に含まれるオシレータクロック信号のクロック数をカウンティングして、フレーム周波数を出力できる。

本発明に係るスルー率の調節方法５００においてフレーム周波数は、ソースドライバ回路の外部から受信することが出来る。

本発明に係るスルー率の調節方法５００は、フレーム周波数と基準フレーム周波数との周波数差を出力するステップをさらに含むことが出来る。この場合、制御電流を出力するステップ５３０は、周波数差によって変化する制御電流量を有する制御電流を出力する。また、バイアス電流を出力するステップ５６０は、基準バイアス電流と前記制御電流とを合わせて前記バイアス電流として出力する。

バイアス電流を出力するステップ５６０は、フレーム周波数が基準フレーム周波数より大きい場合、基準バイアス電流に制御電流を合わせて、バイアス電流として出力する。そして、フレーム周波数が基準フレーム周波数より小さい場合、基準バイアス電流から制御電流を差し引いて、バイアス電流として出力する。

本発明に係るスルー率の調節方法５００は、前述の本発明に係るソースドライバ回路２００と技術的思想が同一であり、本発明に係るソースドライバ回路２００の動作に対応する。したがって、当業者ならば、前記の説明から本発明に係るスルー率の調節方法５００について理解できるので、それについての詳細な説明は省略する。

以上のように、図面及び明細書で最適の実施形態が開示された。ここでは、特定の用語が使用されたが、これは、単に本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点が理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。

本発明は、液晶表示装置に関連した技術分野に好適に適用できる。

一般的なＴＦＴ−ＬＣＤを示す概略図である。 本発明に係るフレーム周波数によってスルー率が調節されるソースドライバ回路を示すブロック図である。 図２のドライバアンプ及びディスプレイパネルの液晶セルをモデリングした図である。 図３のＡ及びＢでの電圧の波形を示す図である。 本発明に係るソースドライバ回路でのフレーム周波数によるスルー率の調節方法を示すフローチャートである。

符号の説明

２００ ソースドライバ回路
２１０ オシレータ
２２０ 周波数−電流変換部
２３０ 周波数−電圧変換部
２４０ 電圧−電流変換部
２５０ バイアス電流出力部
２８０ フレーム周波数出力部
２００＿１ないし２００＿ｎ ドライバアンプ
ＶＩＮ＿１ないしＶＩＮ＿ｎ 入力電圧
ＶＯＵＴ＿１ないしＶＯＵＴ＿ｎ 出力電圧
ＩＢ バイアス電流量
ＦＦ フレーム周波数
ＩＣ 制御電流
ＶＣ 制御電圧
ＯＳＣ オシレータクロック信号
ＶＳＹＮＣ 垂直同期信号

Claims (20)

1. 液晶表示装置のソースドライバ回路において、
   入力電圧を受信して出力電圧を発生させ、バイアス電流量によって前記出力電圧のスルー率が調節されるドライバアンプと、
   フレーム周波数を受信し、前記フレーム周波数の大きさによって調節される制御電流量を有する制御電流を出力する周波数−電流変換部と、
   前記制御電流量によって前記バイアス電流量を調節して、前記ドライバアンプに出力するバイアス電流出力部と、を備えることを特徴とする液晶表示装置のソースドライバ回路。
2. 前記周波数−電流変換部は、
   前記フレーム周波数を電圧に変換して制御電圧として出力し、前記フレーム周波数の大きさによって前記制御電圧の大きさを調節して出力する周波数−電圧変換部と、
   前記制御電圧を電流に変換して前記制御電流として出力し、前記制御電圧の大きさによって前記制御電流量を調節して出力する電圧−電流変換部と、を備えることを特徴とする請求項１に記載の液晶表示装置のソースドライバ回路。
3. 前記フレーム周波数を出力するフレーム周波数出力部をさらに備えることを特徴とする請求項１に記載の液晶表示装置のソースドライバ回路。
4. オシレータクロック信号を出力するオシレータをさらに備え、
   前記フレーム周波数出力部は、前記オシレータクロック信号に応答して前記フレーム周波数を出力することを特徴とする請求項３に記載の液晶表示装置のソースドライバ回路。
5. 前記フレーム周波数出力部は、
   垂直同期信号ＶＳＹＮＣ及び前記オシレータクロック信号を受信し、垂直同期信号のクロック内に含まれる前記オシレータクロック信号のクロック数をカインティングして、前記フレーム周波数を出力するカウンタを備えることを特徴とする請求項４に記載の液晶表示装置のソースドライバ回路。
6. 前記ソースドライバ回路は、
   ＣＰＵインターフェースに連結されることを特徴とする請求項３ないし請求項５のうち何れか１項に記載の液晶表示装置のソースドライバ回路。
7. 前記ソースドライバ回路は、
   外部から前記フレーム周波数を受信することを特徴とする請求項１に記載の液晶表示装置のソースドライバ回路。
8. 前記ソースドライバ回路は、
   ＲＧＢインターフェースに連結されることを特徴とする請求項７に記載の液晶表示装置のソースドライバ回路。
9. 前記フレーム周波数と基準フレーム周波数との周波数差を出力する周波数比較器をさらに備え、
   前記周波数−電流変換部は、前記周波数差によって変化する制御電流量を有する制御電流を出力し、
   前記バイアス電流出力部は、基準バイアス電流と前記制御電流とを合わせて前記バイアス電流として出力することを特徴とする請求項１に記載の液晶表示装置のソースドライバ回路。
10. 前記バイアス電流出力部は、
    前記フレーム周波数が基準フレーム周波数より大きい場合、前記基準バイアス電流に前記制御電流を合わせて前記バイアス電流として出力し、
    前記フレーム周波数が基準フレーム周波数より小さい場合、前記基準バイアス電流から前記制御電流を差し引いて前記バイアス電流として出力することを特徴とする請求項９に記載の液晶表示装置のソースドライバ回路。
11. ソースドライバ回路のスルー率の調節方法において、
    フレーム周波数を受信し、前記フレーム周波数の大きさによって調節される制御電流量を有する制御電流を出力するステップと、
    前記制御電流量によってバイアス電流量を調節してバイアス電流を出力するステップと、
    前記バイアス電流量によってドライバアンプの出力電圧のスルー率を調節するステップと、を含むことを特徴とするソースドライバ回路のスルー率の調節方法。
12. 前記制御電流を出力するステップは、
    前記フレーム周波数を電圧に変換して制御電圧として出力し、前記フレーム周波数の大きさによって前記制御電圧の大きさを調節して出力するステップと、
    前記制御電圧を電流に変換して前記制御電流として出力し、前記制御電圧の大きさによって前記制御電流量を調節して出力するステップと、を含むことを特徴とする請求項１１に記載のソースドライバ回路のスルー率の調節方法。
13. 前記フレーム周波数を出力するステップをさらに含むことを特徴とする請求項１１に記載のソースドライバ回路のスルー率の調節方法。
14. オシレータクロック信号を出力するステップをさらに含み、
    前記フレーム周波数を出力するステップは、前記オシレータクロック信号に応答して前記フレーム周波数を出力することを特徴とする請求項１３に記載のソースドライバ回路のスルー率の調節方法。
15. 前記フレーム周波数を出力するステップは、
    垂直同期信号ＶＳＹＮＣ及び前記オシレータクロック信号を受信し、垂直同期信号のクロック内に含まれる前記オシレータクロック信号のクロック数をカインティングして、前記フレーム周波数を出力するステップを含むことを特徴とする請求項１４に記載のソースドライバ回路のスルー率の調節方法。
16. 前記ソースドライバ回路は、
    ＣＰＵインターフェースに連結されることを特徴とする請求項１３ないし請求項１５のうち何れか１項に記載のソースドライバ回路のスルー率の調節方法。
17. 前記フレーム周波数は、
    前記ソースドライバ回路の外部から受信されることを特徴とする請求項１１に記載のソースドライバ回路のスルー率の調節方法。
18. 前記ソースドライバ回路は、
    ＲＧＢインターフェースに連結されることを特徴とする請求項１７に記載のソースドライバ回路のスルー率の調節方法。
19. 前記フレーム周波数と基準フレーム周波数との周波数差を出力するステップをさらに含み、
    前記制御電流を出力するステップは、前記周波数差によって変化される制御電流量を有する制御電流を出力し、
    前記バイアス電流を出力するステップは、基準バイアス電流と前記制御電流とを合わせて前記バイアス電流として出力することを特徴とする請求項１１に記載のソースドライバ回路のスルー率の調節方法。
20. 前記バイアス電流を出力するステップは、
    前記フレーム周波数が基準フレーム周波数より大きい場合、前記基準バイアス電流に前記制御電流を合わせて前記バイアス電流として出力し、
    前記フレーム周波数が基準フレーム周波数より小さい場合、前記基準バイアス電流から前記制御電流を差し引いて、前記バイアス電流として出力することを特徴とする請求項１９に記載のソースドライバ回路のスルー率の調節方法。

Images