KR20200077669A - 표시 장치 및 그 구동 방법 - Google Patents
표시 장치 및 그 구동 방법 Download PDFInfo
- Publication number
- KR20200077669A KR20200077669A KR1020180166384A KR20180166384A KR20200077669A KR 20200077669 A KR20200077669 A KR 20200077669A KR 1020180166384 A KR1020180166384 A KR 1020180166384A KR 20180166384 A KR20180166384 A KR 20180166384A KR 20200077669 A KR20200077669 A KR 20200077669A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- data
- signal
- source driver
- frame
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
표시 장치는 표시 패널, 타이밍 제어부 및 소스 구동부를 포함한다. 타이밍 제어부는 입력 데이터의 프레임 주파수를 검출하고, 프레임 주파수에 기초하여 제어신호를 생성하며, 입력 데이터를 변환하여 프레임 데이터를 생성한다. 소스 구동부는 제어신호에 기초하여 프레임 데이터를 가변적으로 증폭시키며, 증폭된 프레임 데이터에 기초하여 데이터 신호를 생성하여 표시 패널에 제공한다.
Description
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시장치(Liquid Crystal Display Device)나 유기전계발광 표시장치(Organic Light Emitting Display Device)와 같은 표시장치는, 타이밍 제어부(Timing Controller; TCON)와 소스 드라이브 IC(Source Drive IC; S-IC)의 사이에 구축된 인트라-패널 인터페이스(Intra-panel Interface)를 통해 데이터 신호의 생성에 필요한 각종 데이터를 전송한다.
타이밍 제어부는 데이터 제어신호와 프레임 데이터를 소스 드라이브 IC로 공급한다. 소스 드라이브 IC는 데이터 제어신호와 프레임 데이터에 대응하여 데이터 신호를 생성하고, 데이터 신호를 표시패널의 데이터 라인들로 출력한다.
최근에는, 영상을 보다 정확하게 표시하거나 부하 및 소비전력을 감소시키기 위하여, 가변 재생 속도(variable refresh rate)(또는, 가변 주사율, 프레임 주파수)를 가지고 구동하는 표시장치가 개발되었다.
표시장치에서 지원하는 최대 프레임 주파수를 기준으로 타이밍 제어부와 소스 드라이브 IC 간 인트라-패널 인터페이스의 데이터 전송속도(data rate)가 상향되는 경우, 신호 왜곡(또는, 신호 손실)이 심화되어 프레임 데이터의 신호 무결성(signal integrity)이 저하된다.
이러한 신호 무결성의 저하를 개선하기 위해, 왜곡된 신호를 복원하는 복원 회로가 표시장치에 구비되나, 복원 회로는 최대 프레임 주파수를 기준으로 동작하고, 이에 표시장치의 소비 전력이 증가할 수 있다.
해결하고자 하는 기술적 과제는, 신호 무결성을 유지하면서도 소비 전력을 감소시킬 수 있는 표시 장치 및 그 구동 방법을 제공하는 데 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 표시 패널; 입력 데이터의 프레임 주파수를 검출하고, 상기 프레임 주파수에 기초하여 제어신호를 생성하며, 상기 입력 데이터를 변환하여 프레임 데이터를 생성하는 타이밍 제어부; 및 상기 제어신호에 기초하여 프레임 데이터를 가변적으로 증폭시키며, 상기 증폭된 프레임 데이터에 기초하여 데이터 신호를 생성하여 상기 표시 패널에 제공하는 소스 구동부를 포함한다.
일 실시예에 의하면, 상기 소스 구동부는, 상기 입력 데이터의 주파수 응답을 평탄화하는 이퀄라이저; 상기 증폭된 입력 데이터로부터 노이즈 신호를 제거하는 입력 버퍼; 및 상기 입력 버퍼의 출력에 기초하여 상기 데이터 신호를 생성하는 영상신호 처리기를 포함하고, 상기 소스 구동부는 상기 제어신호에 기초하여 상기 이퀄라이저의 게인 및 상기 입력 버퍼의 바이어스 전류량 중 적어도 하나를 가변시킬 수 있다.
일 실시예에 의하면, 상기 소스 구동부는, 상기 입력 버퍼의 출력으로부터 상기 제어신호를 추출하고 상기 제어신호에 기초하여 이득 제어신호 및 바이어스 제어신호를 생성하는 제어기를 더 포함하고, 상기 이퀄라이저는 상기 이득 제어신호에 응답하여 상기 게인을 조절하며, 상기 입력 버퍼는 상기 바이어스 제어신호에 응답하여 상기 바이어스 전류량을 조절할 수 있다.
일 실시예에 의하면, 상기 프레임 주파수가 커질수록 상기 게인은 단계적으로 증가할 수 있다.
일 실시예에 의하면, 상기 이퀄라이저는 상기 증폭된 프레임 데이터를 출력하는 정출력 노드 및 부출력 노드; 상기 정출력 노드 및 상기 부출력 노드 사이에 연결된 캐패시터; 및 상기 캐패시터에 병렬 연결된 저항을 포함하고, 상기 제어신호에 응답하여 상기 캐패시터의 커패시턴스 및 상기 저항의 저항값 중 적어도 하나가 가변될 수 있다.
일 실시예에 의하면, 상기 프레임 주파수가 커질수록 상기 바이어스 전류량은 단계적으로 증가할 수 있다.
일 실시예에 의하면, 상기 입력 버퍼는, 제1 전원전압 및 제1 노드 사이에 연결되고 상기 제어신호에 응답하여 상기 제1 전원전압으로부터 상기 제1 노드로 흐르는 상기 바이어스 전류량을 조절하는 제1 스위칭 소자; 상기 제1 노드 및 제2 전원전압 사이에 연결되고 상기 이퀄라이저로부터 출력되는 부출력 신호에 응답하여 동작하는 제2 스위칭 소자; 및 상기 제1 노드 및 출력 단자 사이에 연결되고 상기 이퀄라이저로부터 출력되는 정출력 신호에 응답하여 동작하는 제3 스위칭 소자를 포함할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 입력 데이터로부터 상기 프레임 주파수를 검출하는 주파수 검출기; 상기 프레임 주파수에 기초하여 기 설정된 설정값들 중 하나를 선택하여 상기 제어신호를 생성하는 제1 제어기; 상기 입력 데이터를 재정렬하여 상기 프레임 데이터를 생성하는 영상신호 처리기; 및 상기 제어신호 및 상기 프레임 데이터를 상기 소스 구동부에 전송하는 송신기를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 메모리 장치를 더 포함하고, 상기 설정값들은 룩업 테이블 형태로 상기 메모리 장치에 저장될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 타이밍 제어부와 상기 소스 구동부를 연결하는 채널배선들을 더 포함하고, 상기 제어신호 및 상기 입력데이터는 상기 채널배선들을 통해 상기 타이밍 제어부로부터 상기 소스 구동부에 순차적으로 제공될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 타이밍 제어부와 상기 소스 구동부를 연결하는 채널 배선들 및 공용 제어배선을 포함하고, 상기 공용 제어배선은 상기 소스 구동부와는 다른 소스 구동부들과 공통으로 연결되며, 상기 제어신호는 상기 공용 제어배선을 통해 상기 타이밍 제어부로부터 상기 소스 구동부에 전송되고, 상기 프레임 데이터는 상기 채널 배선들을 통해 상기 타이밍 제어부로부터 상기 소스 구동부에 전송될 수 있다.
일 실시예에 의하면, 상기 소스 구동부는, 상기 입력 데이터의 주파수 응답을 평탄화하는 이퀄라이저; 상기 증폭된 입력 데이터로부터 노이즈 신호를 제거하는 입력 버퍼; 상기 입력 버퍼의 출력에 기초하여 상기 데이터 신호를 생성하는 영상신호 처리기; 및 상기 제어신호를 상기 타이밍 제어부로부터 직접적으로 수신하고 상기 제어신호에 기초하여 이득 제어신호 및 바이어스 제어신호를 생성하는 제어기를 포함하고, 상기 이퀄라이저는 상기 이득 제어신호에 응답하여 게인을 조절하며, 상기 입력 버퍼는 상기 바이어스 제어신호에 응답하여 바이어스 전류량을 조절할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 구동 방법은, 타이밍 제어부에서 입력 데이터의 프레임 주파수를 검출하여 제어신호를 생성하는 단계; 상기 타이밍 제어부에서 상기 입력 데이터를 변환하여 프레임 데이터를 생성하는 단계; 상기 소스 구동부에서 상기 제어신호에 기초하여 프레임 데이터를 가변적으로 증폭시키는 단계; 및 상기 증폭된 프레임 데이터에 기초하여 데이터 신호를 생성하여 표시 패널에 제공하는 단계를 포함한다.
일 실시예에 의하면, 상기 프레임 데이터를 가변적으로 증폭시키는 단계는, 상기 제어신호에 따라 상기 소스 구동부의 수신단 내 이퀄라이저의 게인을 가변시켜 상기 프레임 데이터에 대한 주파수 응답을 조절하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 프레임 데이터를 가변적으로 증폭시키는 단계는, 상기 제어신호에 따라 상기 소스 구동부의 상기 수신단 내 입력 버퍼에 인가되는 바이어스 전류를 조절하는 단계를 더 포함할 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은 외부(예를 들어, 그래픽 카드)에서 제공되는 입력 데이터로부터 프레임 주파수를 검출하고, 검출된 프레임 주파수에 따라 소스 드라이브 IC(즉, 타이밍 제어부 및 소스 드라이브 IC 간 인트라-패널 인터페이스의 수신단 측)의 등화기(equalizer)의 게인 및 차동 증폭기의 바이어스 전류 중 적어도 하나를 가변시킬 수 있다. 따라서, 신호 무결성이 유지되고 소비 전력이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 일 예를 나타내는 블록도이다.
도 4는 도 3의 소스 드라이브 IC의 일 예를 나타내는 회로도이다.
도 5는 도 4의 소스 드라이브 IC의 주파수 응답 특성의 일 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 다른 예를 나타내는 도면이다.
도 7은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 다른 예를 나타내는 블록도이다.
도 8은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 또 다른 예를 나타내는 블록도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 2는 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 일 예를 나타내는 블록도이다.
도 4는 도 3의 소스 드라이브 IC의 일 예를 나타내는 회로도이다.
도 5는 도 4의 소스 드라이브 IC의 주파수 응답 특성의 일 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 다른 예를 나타내는 도면이다.
도 7은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 다른 예를 나타내는 블록도이다.
도 8은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 또 다른 예를 나타내는 블록도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다. 도 1에서는 본 발명을 적용할 수 있는 실시예의 하나로서, 복수의 게이트 드라이브 IC들 및 소스 드라이브 IC들을 구비한 액정 표시장치를 도시하였다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 본 발명은 하나의 게이트 드라이브 IC 및 하나의 소스 드라이브 IC를 구비하는 표시장치에도 적용될 수도 있다. 또한, 본 발명이 액정 표시장치에만 한정되는 것은 아니며, 본 발명은 유기전계발광 표시장치와 같은 다른 형태의 표시장치에도 적용될 수도 있다.
도 1을 참조하면, 표시장치(10)는, 표시패널(100), 게이트 드라이브 IC(210), 소스 드라이브 IC(310) 및 타이밍 제어부(410)를 포함한다. 또한, 표시 장치(10)는 메모리 장치(420) 및 케이블(500)을 더 포함할 수 있다.
표시패널(100)은, 영상을 표시하는 표시영역(110) 및 표시영역(110) 외곽의 비표시영역(120)을 포함할 수 있다. 표시패널(100)은 게이트 라인(GL), 데이터 라인(DL) 및 화소(P)를 포함할 수 있다. 화소(P)는 게이트 라인(GL) 및 데이터 라인(DL)에 의하여 구획된 영역에 위치할 수 있다.
화소(P)는, 스위칭 소자(TR), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함할 수 있다. 스위칭 소자(TR)는 화소(P)가 배치된 영역에서 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결될 수 있다. 액정 커패시터(CLC)는 스위칭 소자(TR)에 연결되고, 스토리지 커패시터(CST)는 액정 커패시터(CLC)에 연결될 수 있다. 화소(P)는 게이트 라인(GL)을 통해 제공된 게이트 신호에 응답하여, 데이터 라인(DL)을 통해 데이터 신호를 수신할 수 있다. 화소(P)는 데이터 신호를 스토리지 커패시터(CST)에 저장하고, 데이터 신호에 상응하여 백라이트(미도시)로부터 공급되는 빛의 방출량을 제어함으로써, 데이터 신호에 상응하는 휘도를 표시한다.
타이밍 제어부(410)(또는, timing controller)는 게이트 드라이브 IC(210) 및 소스 드라이브 IC(310)를 제어할 수 있다. 타이밍 제어부(410)는 외부로부터 제어신호(예를 들어, 클럭신호를 포함하는 제어신호)를 수신하고, 제어신호에 기초하여 게이트 제어신호 및 데이터 제어신호를 생성할 수 있다. 타이밍 제어부(410)는 게이트 제어신호를 게이트 드라이브 IC(210)에 제공하고, 데이터 제어신호를 소스 드라이브 IC(310)에 제공할 수 있다.
또한, 타이밍 제어부(410)는 외부(예를 들어, 그래픽 프로세서)로부터 제공된 입력 데이터(또는, 원시 영상 데이터)를 재정렬하여 프레임 데이터를 생성하고, 프레임 데이터를 소스 드라이브 IC(310)에 제공할 수 있다. 타이밍 제어부(410)는 직렬 인터페이스(또는, 고속 직렬 인터페이스)를 이용하여 프레임 데이터를 패킷 형태로 소스 드라이브 IC(310)에 전송할 수 있다. 타이밍 제어부(410)는 컨트롤 보드(400)에 실장될 수 있다.
실시예들에서, 타이밍 제어부(410)는 입력 데이터에 기초하여 프레임 주파수를 검출하고, 프레임 주파수에 대응하는 보상 제어신호를 생성할 수 있다. 여기서, 프레임 주파수는 프레임 데이터의 재생률(refresh rate)로, 1초 당 프레임 데이터의 개수를 의미하며, 입력 데이터에 따라 가변 될 수 있다(variable).
보상 제어신호는 소스 드라이버 IC(310)에 제공되고, 소스 드라이버 IC(310)의 신호 보상 능력(signal compensation capability)(또는, 왜곡된 신호의 복원 능력으로, 예를 들어, 고주파 성분의 보상 게인)을 조절(또는, 가변)하는데 이용될 수 있다. 한편, 보상 제어신호는 데이터 제어신호에 포함되거나, 데이터 제어신호와는 별개로 소스 드라이브 IC(310)에 제공될 수도 있다.
타이밍 제어부(410)의 구체적인 구성 및 동작에 대해서는 도 3을 참조하여 후술하기로 한다.
게이트 드라이브 IC(210) 및 소스 드라이브 IC(310)는 표시패널(100)을 구동할 수 있다.
게이트 드라이브 IC(210)(또는, 게이트 구동부, 주사 구동부)는, 타이밍 제어부(410)로부터 게이트 제어신호를 공급받고, 게이트 제어신호에 기초하여 게이트 신호들을 생성할 수 있다. 게이트 드라이브 IC(210)는 게이트 신호를 게이트 라인(GL)에 제공할 수 있다.
게이트 드라이브 IC(210)는 게이트 드라이브 회로필름(200)에 실장되고, 적어도 하나의 소스 드라이브 회로필름(300), 소스 인쇄회로기판(320) 및/또는 케이블(또는, 연성회로기판)(500)을 경유하여, 컨트롤 보드(400)에 실장된 타이밍 제어부(410)에 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 예를 들어, 게이트 드라이브 IC(210)는 표시패널(100) 상에 화소(P)와 함께 형성될 수도 있다.
소스 드라이브 IC(310)(또는, 소스 구동부, 데이터 구동부)는 타이밍 제어부(410)로부터 데이터 제어신호 및 프레임 데이터를 공급받고, 프레임 데이터에 대응하는 데이터 신호를 생성할 수 있다. 소스 드라이브 IC(310)는 데이터 신호는 데이터 라인(DL)에 제공될 수 있다. 소스 드라이브 IC(310)는 소스 드라이브 회로필름(300)에 실장되고, 적어도 하나의 소스 인쇄회로기판(320) 및/또는 케이블(500)을 경유하여, 타이밍 제어부(410)에 연결될 수 있다.
실시예들에서, 소스 드라이브 IC(310)는 프레임 데이터의 왜곡을 보상하되, 보상 제어신호에 기초하여 신호 보상 능력을 조절 또는 가변 할 수 있다. 여기서, 보상 제어신호는 타이밍 제어부(410)로부터 제공될 수 있다.
예를 들어, 소스 드라이브 IC(310)는, 프레임 주파수가 상대적으로 높아지는 경우 신호 보상 능력(예를 들어, 고주파 성분의 보상 게인)을 상대적으로 높일 수 있다. 이 경우, 신호 무결성이 유지될 수 있다. 다른 예를 들어, 소스 드라이브 IC(310)는, 프레임 주파수가 상대적으로 낮아지는 경우 신호 보상 능력을 상대적으로 낮출 수 있다. 이 경우, 소스 드라이브 IC(310)(및 표시 장치(10))의 소비 전력이 감소될 수 있다.
소스 드라이브 IC(310)의 구체적인 구성 및 동작에 대해서는 도 3을 참조하여 후술하기로 한다.
메모리 장치(420)는 컨트롤 보드(400)에 실장될 수 있다. 메모리 장치(420)는 비휘발성 메모리(Non-volatile Memory; NVRAM)일 수 있다. 메모리 장치(420)는 타이밍 제어부(410)의 동작에 필요한 데이터(예를 들어, 표시 장치(10)의 구동 설정 값, 화소별 휘도 보상을 위한 계조 보상값 등)을 저장할 수 있다. 또한, 메모리 장치(420)는 프레임 주파수와 보상 제어신호간의 상관 관계를 나타내는 룩업테이블(LUT)을 더 포함할 수도 있다.
케이블(500)은 상부 및 하부 커넥터들(510, 520)을 통해 컨트롤 보드(400)와 적어도 하나의 소스 인쇄회로기판(320)을 전기적으로 연결할 수 있다. 여기서, 케이블(500)이라 함은, 컨트롤 보드(400)와 소스 인쇄회로기판(320) 등을 전기적으로 연결할 수 있는 배선을 구비한 장치를 포괄적으로 의미한다. 예를 들어, 케이블(500)은 연성회로 기판으로 구현될 수 있다.
도 1을 참조하여 설명한 바와 같이, 표시 장치(10)는 입력 데이터에 기초하여 프레임 주파수를 검출하고, 프레임 주파수에 따라 소스 드라이브 IC의 신호 보상 능력(즉, 프레임 데이터의 왜곡에 대한 복원 능력)을 가변시킴으로써, 신호 무결성을 유지하면서도 소비 전력을 감소시킬 수 있다.
도 2는 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 일 예를 나타내는 도면이다.
도 2에는 12개의 소스 드라이브 IC들, 즉, 제1 내지 제12 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)이 도시되어 있다. 제1 내지 제12 소스 드라이브 IC들(S-IC 1 내지 S-IC 12) 각각은 실질적으로 동일하게 구성될 수 있다. 제1 내지 제12 소스 드라이브 IC들(S-IC 1 내지 S-IC 12) 각각은 표시패널(100)에 형성되는 데이터 라인들 중 할당된 영역의 데이터 라인에 연결되어, 해당 데이터 라인으로 데이터 신호를 제공할 수 있다.
도 2를 참조하면, 소스 드라이브 IC(310)와 타이밍 제어부(410)와의 사이에는 채널배선(CHL)이 형성된다. 채널배선(CHL)은 도 1을 참조하여 설명한 신호 전송선에 포함될 수 있다.
채널배선(CHL)은 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410)의 사이에 형성될 수 있다. 도 2에서 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410) 사이에 각각 두 개가 한 쌍을 이루는 채널배선(CHL)이 형성되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 채널배선(CHL)을 구성하는 배선의 수는 다양하게 변경 실시될 수 있다.
채널배선(CHL)은 소스 드라이브 IC(310)의 구동에 필요한 데이터 제어신호(Data Control Signal; DCS) 및 프레임 데이터(Frame Data)를 타이밍 제어부(410)로부터 각각의 소스 드라이브 IC(310)로 전송하는 데에 이용될 수 있다.
도 3은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 타이밍 제어부(410)는 제1 수신기(411), 제어 회로부(412), 제1 영상신호 처리기(413) 및 제1 송신기(414)를 포함할 수 있다.
제1 수신기(411)는 외부로부터 입력 데이터(DATA1) 및 제어신호(CS)를 수신할 수 있다. 예를 들어, 제1 수신기(411)는 그래픽 프로세서의 송신기(미도시)와 하나의 인터페이스 시스템을 구성하며, 그래픽 프로세서의 송신기에 대응하는 수신 회로를 포함할 수 있다.
제어 회로부(412)는 입력 데이터(DATA1)에 기초하여 프레임 주파수를 검출하고, 프레임 주파수에 대응하는 보상 제어신호(CCS)를 생성할 수 있다.
실시예들에서, 제어 회로부(412)는 주파수 검출부(412a) 및 제1 제어기(412b)를 포함할 수 있다.
주파수 검출부(412a)는 입력 데이터(DATA1)의 전송 주기에 기초하여 프레임 주파수를 산출하거나, 입력 데이터(DATA1)의 특정 위치에 할당된 프레임 주파수 정보를 추출할 수 있다.
제1 제어기(412b)는 주파수 검출부(412a)에서 검출된 프레임 주파수에 기초하여 보상 제어신호(CCS)를 생성할 수 있다.
일 실시예에서, 제1 제어기(412b)는 룩업테이블을 이용하여 프레임 주파수에 대응하는 보상 제어신호(CCS)를 생성할 수 있다. 여기서, 룩업테이블은 프레임 주파수 별로 또는 프레임 주파수 구간별 별로 기 설정된 보상 제어신호(CCS)의 설정값들을 포함할 수 있다. 룩업테이블은 메모리 장치(420)에 기 저장되고, 갱신될 수 있다.
프레임 주파수 | 버퍼 바이어스 전류 설정값 | 등화기 게인 설정값 |
80Hz 미만 | 00 | 00 |
80Hz ~ 140Hz | 01 | 01 |
140Hz ~ 200Hz | 10 | 10 |
200Hz 초과 | 11 | 11 |
표 1은 룩업테이블의 일 예를 나타낸다.
표 1을 참조하면, 프레임 주파수는 80Hz, 140Hz, 200Hz 를 기준으로 4개의 구간들 구분되고, 프레임 주파수 구간들 별로 설정된 버퍼 바이어스 전류 설정값 및 등화기 게인 설정값을 포함할 수 있다. 여기서, 버퍼 바이어스 전류 설정값은 후술할 소스 드라이브 IC(310)의 제2 수신기(311)에 포함된 입력 버퍼(311b)에 사용되는 바이어스 전류를 제어하기 위한 값이며, 등화기 게인 설정값은 후술할 등화기(311a)의 게인을 제어하기 위한 값일 수 있다.
예를 들어, 프레임 주파수가 60Hz인 경우, 제1 제어기(412b)는 제1 버퍼 바이어스 전류 설정값인 00 과 제1 등화기 전류 설정값인 00을 포함하는 제1 제어신호를 생성할 수 있다. 다른 예를 들어, 프레임 주파수가 120 Hz인 경우, 제1 제어기(412b)는 제2 버퍼 바이어스 전류 설정값인 01 과 제2 등화기 전류 설정값인 01을 포함하는 제2 제어신호를 생성할 수 있다.
표 1은 예시적인 것으로, 룩업 테이블이 이에 한정되는 것은 아니다. 예를 들어, 룩업 테이블은 5개 이상의 프레임 주파수 구간들에 대응하여 설정된 버퍼 바이어스 전류 설정값 및 등화기 전류 설정값을 포함할 수도 있다.
일 실시예에서, 제1 제어기(412b)는 프레임 주파수를 기 설정된 기 설정된 기준값과 비교하여 보상 제어신호(CCS)를 생성하며, 논리회로로 구현될 수 있다. 예를 들어, 제1 제어기(412b)는 프레임 주파수를 기준 프레임 주파수들(예를 들어, 80Hz, 140Hz, 200Hz)과 각각 비교 연산하고, 비교 연산 결과들을 논리 연산하여 보상 제어신호(CCS)를 생성할 수 있다. 이 경우, 제어신호(CCS)의 설정값 설정의 자유도가 다소 낮아지나, 표 1의 룩업테이블을 저장하기 위한 메모리 장치(420)에 대한 비용이 절감될 수 있다.
제1 제어기(412b)에서 생성된 보상 제어신호(CCS)는 제1 송신기(414)에 제공될 수 있다.
제1 영상신호 처리기(413)는 제1 수신기(411)로부터 입력 데이터(DATA1) 및 제어신호(예를 들어, 클럭신호(CLK)를 포함한 제어신호)를 수신할 수 있다. 제1 영상신호 처리기(413)는 클럭신호(CLK) 등의 제어신호에 대응하여 입력 데이터(DATA1)를 재정렬 할 수 있다. 예를 들어, 제1 영상신호 처리기(413)는 직렬 변환기(Serializer)를 포함하여 구성될 수 있다.
제1 송신기(414)는, 제어신호에 대응하여 데이터 제어신호(DCS)를 생성할 수 있다. 데이터 제어신호(DCS)는 소스 드라이브 IC(310)에서의 초기화 동작에 필요한 정보, 예를 들어, 클락 트레이닝 패턴(Clock Training Pattern) 등을 포함한 패킷(Packet)의 형태로 구성될 수 있다. 또한, 데이터 제어신호(DCS)는 보상 제어신호(CCS)를 포함할 수도 있다.
제1 송신기(414)는 데이터 제어신호(DCS)를 소스 드라이브 IC(310)로 전송하고, 재정렬된 입력 데이터를 프레임 데이터(FRAME DATA)로서 소스 드라이브 IC(310)로 전송할 수 있다. 데이터 제어신호(DCS) 및 프레임 데이터(FRAME DATA)는 하나의 패킷 데이터(DATA2)로 전송될 수 있다.
소스 드라이브 IC(310)는 제2 수신기(311), 제2 제어기(312), 제2 영상신호 처리기(313) 및 제2 송신기(314)를 포함할 수 있다.
제2 수신기(311)는 타이밍 제어부(410)로부터 패킷 데이터(DATA2)를 수신하고, 패킷 데이터(DATA2)에 포함된 데이터 제어신호(DCS)를 제2 제어기(312)에 전달하며, 프레임 데이터(FRAME DATA)를 제2 영상신호 처리기(313)에 전달할 수 있다.
제2 수신기(311)는 등화기(311a)(또는, 이퀄라이저(equalizer)) 및 입력 버퍼(311b)를 포함할 수 있다.
등화기(311a)는 프레임 주파수 응답을 평탄화할 수 있다. 즉, 등화기(311a)는 타이밍 제어부(410)로부터 소스 드라이브 IC(310) 간의 전송 과정에서의 신호 왜곡(예를 들어, 고주파 성분의 왜곡)을 보상할 수 있다. 입력 버퍼(311b)는 등화기(311a)에서 이퀄라이징된 프레임 데이터에 포함된 노이즈(또는, 노이즈 신호)를 제거할 수 있다.
등화기(311a) 및 입력 버퍼(311b)의 구체적인 구성 및 동작 설명을 위해 도 4 및 도 5가 참조될 수 있다.
도 4는 도 3의 소스 드라이브 IC의 일 예를 나타내는 회로도이다. 도 5는 도 4의 소스 드라이브 IC의 주파수 응답 특성의 일 예를 나타내는 도면이다. 도 4에는 소스 드라이브 IC(310)에 포함된 등화기(311a) 및 입력 버퍼(311b)의 회로가 도시되어 있고, 도 5에는 등화기(311a)의 주파수 응답 특성이 도시되어 있다.
도 4를 참조하면, 등화기(311a)는 제1 전류원(IS1), 제2 전류원(IS2), 제1 싱킹부(SINK1), 제2 싱킹부(SINK2), 캐패시터(Cctrl) 및 저항(Rctrl)을 포함할 수 있다.
제1 전류원(IS1)은 정출력 노드(OUT1)로 일정량의 전류를 공급할 수 있다. 제2전류원(IS2)은 부출력 노드(OUTB1)로 제1 전류원(IS1)과 동일한 양의 전류를 공급할 수 있다.
제1 싱킹부(SINK1)는 제1 정입력 노드(IN1)의 전압 레벨에 응답해 정출력 노드(OUT1)의 전류를 싱킹할 수 있다. 제2 싱킹부(SINK2)는 부입력 노드(INB1)의 전압 레벨에 응답해 부출력 노드(OUTB1)의 전류를 싱킹할 수 있다.
제1 싱킹부(SINK1)는 정출력 노드(OUT1)와 제2 전원전압(VSS) 사이에 직렬 연결된 제1 트랜지스터(P1) 및 제1 저항(R1)을 포함할 수 있다. 유사하게, 제2 싱킹부(SINK2)는 부출력 노드(OUTB1)와 제2 전원전압(VSS) 사이에 직렬 연결된 제2 트랜지스터(P2) 및 제2 저항(R2)을 포함할 수 있다.
제1 정입력 노드(IN1)에는 정데이터(VIN1)가 입력되고, 부입력 노드(INB1)에는 부데이터가 입력될 수 있다. 정출력 노드(OUT1)로는 등화기(311a)의 출력인 이퀄라이징된 데이터가 출력되고, 부출력 노드(OUTB1)로는 이퀄라이징된 데이터와 반대 위상을 가지는 데이터가 출력될 수 있다.
제1 정입력 노드(IN1)의 신호와 부입력 노드(INB1)의 신호는 정출력 노드(OUT1)와 부출력 노드(OUTB1)로 출력될 수 있다.
캐패시터(Cctrl) 및 저항(Rctrl)은 정출력 노드(OUT1)와 부출력 노드(OUTB1) 사이에 연결될 수 있다. 여기서, 캐패시터(Cctrl)는 캐패시턴스의 조절이 가능한 가변 캐패시터이고, 저항(Rctrl)은 저항값의 조절이 가능한 가변 저항일 수 있다.
주파수 응답 특성은, 즉, 등화기(311a)의 게인은, 캐패시터(Cctrl)의 캐패시턴스와 저항(Rctrl)의 저항값에 따라 조절될 수 있다. 예를 들어, 캐패시터(Cctrl)의 캐패시턴스가 증가할수록 고주파에서의 게인이 증가될 수 있다. 다른 예를 들어, 저항(Rctrl)의 저항값이 증가할수록 저주파에서의 게인이 증가될 수 있다.
등화기(311a)는 캐패시터(Cctrl)의 캐패시턴스와 저항(Rctrl)의 저항값 중 적어도 하나를 게인 제어신호(CS_GAIN)에 따라 조절할 수 있다. 여기서, 게인 제어신호(CS_GAIN)은 보상 제어신호(CCS, 도 3 참조)에 포함된 등화기 게인 설정값에 기초하여 제2 제어기(312)에서 생성될 수 있다.
도 5를 참조하면, 제1 내지 제4 곡선들(CURVE1 내지 CURVE4)은, 표 1의 등화기 게인 설정값들에 각각 대응하는 주파수 응답 곡선들(또는, 주파수 이득 곡선들)을 나타낸다.
신호 전송선을 통해 전송되는 프레임 데이터의 고주파 성분의 감쇄가 저주파수 신호의 감쇄보다 클 수 있다. 따라서, 주파수 응답 곡선들에서, 고주파 대역(예를 들어, 수 GHz 이상)에서의 게인은 저주파 대역(예를 들어, 100MHz 이하)에서의 게인보다 클 수 있다.
등화기(311a)는 프레임 주파수가 증가함에 따라 캐패시터(Cctrl)의 캐패시턴스와 저항(Rctrl)의 저항값을 증가시켜 고주파 신호에 대한 이득을 증가시킬 수 있다.
다시 도 4를 참조하면, 입력 버퍼(311b)는 등화기(311a)에서 이퀄라이징된 프레임 데이터에 포함된 노이즈를 제거할 수 있다. 도 4에는 차동증폭기형 입력 버퍼의 전단 회로가 간략하게 도시되어 있다.
입력버퍼(311b)는 제1 전원전압(VDD) 및 제2 전원전압(VSS) 사이에 연결되고, 정입력 신호(VIN2) 및 부입력 신호(VINB2)의 동상 모드를 제거하고, 정입력 신호(VIN2) 및 부입력 신호(VINB2)의 차이를 증폭하여 출력 신호(VOUT2)를 출력할 수 있다. 여기서, 정입력 신호(VIN2) 및 부입력 신호(VINB2)는 등화기(311a)에 의해 이퀄라이징된 정데이터 및 이와 반대 위상을 가지는 데이터에 해당할 수 있다.
입력 버퍼(311b)는 제1 내지 제5 스위칭 소자들(M1 내지 M5)을 포함할 수 있다. 제1, 제2 및 제4 스위칭 소자들(M1, M2, M4)은 P형 트랜지스터로 구현되고, 제3 및 제5 스위칭 소자들(M3 및 M5)은 N형 트랜지스터로 구현될 수 있다.
제1 스위칭 소자(M1)는 제1 전원전압(VDD) 및 제1 노드(N1) 사이에 연결되고, 바이어스 전류 제어신호(CS_BIAS)에 응답하여 입력 버퍼(311b)의 바이어스 전류량을 조절할 수 있다. 여기서, 바이어스 전류 제어신호(CS_BIAS)는 표 1을 참조하여 설명한 바이어스 전류 설정값에 대응하며, 제2 제어기(312)로부터 제공될 수 있다.
제2 스위칭 소자(M2)는 제1 노드(N1) 및 제2 노드(N2)에 연결되고, 제2 부입력 노드(INB2)의 신호(즉, 부입력 신호(VINB2))에 응답하여 동작할 수 있다. 제3 스위칭 소자(M3)는 제2 노드(N2) 및 제2 전원전압(VSS) 사이에 연결되고, 제2 노드(N2)의 전압에 응답하여 동작할 수 있다.
유사하게, 제4 스위칭 소자(M4)는 제1 노드(N1) 및 제3 노드(N3)에 연결되고, 제2 정입력 노드(IN2)의 신호(즉, 정입력 신호(VIN2))에 응답하여 동작할 수 있다. 제5 스위칭 소자(M5)는 제3 노드(N3) 및 제2 전원전압(VSS) 사이에 연결되고, 제2 노드(N2)의 전압에 응답하여 동작할 수 있다.
도 4에 도시된 바와 같이, 제1 내지 제4 전류 값들(예를 들어, 1uA 내지 2.5uA)은, 표 1의 바이어스 전류 설정값에 각각 대응하여 입력 버퍼(311b)에 흐르는 바이어스 전류의 양들을 각각 나타낸다.
프레임 주파수가 증가함에 따라 바이어스 전류의 양은 증가하고, 입력 버퍼(311b)의 응답성(responsibility)(또는, 동작속도)이 향상될 수 있으며, 따라서, 제2 수신기(311)는 왜곡된 신호를 보다 효과적으로 수신할 수 있다.
다시 도 3을 참조하면, 제2 제어기(312)는 제2 수신기(311)로부터 보상 제어신호(CCS)를 수신하고, 보상 제어신호(CCS)에 기초하여 이득 제어신호(CS_GAIN) 및 바이어스 제어신호(CS_BIAS)를 생성할 수 있다. 다만, 제2 제어기(312)가 이에 한정되는 것은 아니다. 예를 들어, 제2 제어기(312)는 데이터 제어신호(DCS)를 수신하고, 데이터 제어신호(DCS) 내 특정 위치에 삽입된 보상 제어신호(CCS)(예를 들어, 등화기 게인 설정값 및/또는 버퍼 바이스 전류 설정값)을 추출하여, 이득 제어신호(CS_GAIN) 및 바이어스 제어신호(CS_BIAS)를 생성할 수도 있다.
제2 영상신호 처리기(313)는 제2 수신기(311)로부터 전송되는 프레임 데이터에 상응하는 데이터 신호를 생성하고, 제2 송신기(314)는 데이터 신호를 소스 드라이브 IC(310)에 연결된 데이터 라인(DL)으로 출력할 수 있다. 예를 들어, 제2 영상신호 처리기(313)는 시리얼(serial)하게 전송되는 데이터를 병렬로 재배치하는 병렬 변환기(De-Serializer), 재배치된 데이터를 순차적으로 출력하는 시프트 레지스터, 데이터 래치, 디지털 형태의 데이터를 아날로그 형태의 데이터 신호로 변환하는 디지털 아날로그 컨버터를 포함하여 구성될 수 있다. 예를 들어, 제2 송신기(314)는 데이터 신호의 극성을 선택하여 출력할 수 있다.
도 3 내지 도 5를 참조하여 설명한 바와 같이, 등화기(311a)는 타이밍 제어부(410)로부터 소스 드라이브 IC(310) 간의 전송 과정에서의 프레임 데이터의 신호 왜곡(예를 들어, 고주파 성분의 왜곡)을 보상하되, 보상 제어신호(또는, 등화기 게인 설정값, 프레임 주파수)에 대응하여 게인을 변화시킬 수 있다. 또한, 입력 버퍼(311b)는 프레임 데이터로부터 노이즈를 제거하되, 보상 제어신호(또는, 버퍼 바이스 전류 설정값, 프레임 주파수)에 대응하여 바이어스 전류를 변화시킬 수 있다. 등화기(311a)의 게인 및 입력 버퍼(311b)의 바이어스 전류 중 적어도 하나의 변화에 따라 등화기(311a)의 소비 전력이 변화하며, 소스 드라이브 IC(310)는 프레임 주파수가 높아지는 경우 게인 및/또는 바이어스 전류를 증가시켜 신호 무결성을 유지하고, 주파수가 낮아지는 경우 게인 및/또는 바이어스 전류를 감소시켜 소비전력을 감소시킬 수 있다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 다른 예를 나타내는 도면이다. 도 6에는 도 2에 도시된 신호 전송선에 대응하는 신호 전송선이 도시되어 있다. 도 7은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 다른 예를 나타내는 블록도이다. 도 7에는 도 2의 타이밍 제어부(410) 및 소스 드라이브 IC(310)에 대응하는 타이밍 제어부(410_1) 및 소스 드라이브 IC(310_1)가 도시되어 있다. 타이밍 제어부(410_1) 및 소스 드라이브 IC(310_1)는, 공용 제어배선(CL)을 제외하고, 도 2의 타이밍 제어부(410) 및 소스 드라이브 IC(310)와 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
도 1, 도 2 및 도 6을 참조하면, 표시 장치(10)(또는, 도 1을 참조하여 설명한 신호 전송선)은 공용 제어배선(CL)을 더 포함할 수 있다.
공용 제어배선(CL)은 소스 드라이브 IC(310)와 타이밍 제어부(410)와의 사이에 형성된다. 공용 제어배선(CL)은 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)을 타이밍 제어부(410)에 공통적으로 연결하고, 타이밍 제어부(410)로부터 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)로 보상 제어신호(CCS)를 전송할 수 있다. 공용 제어배선(CL)은 공용 버스라인으로 구현될 수 있다.
도 7을 참조하면, 공용 제어배선(CL)은 타이밍 제어부(410_1)의 제1 송신기(414_1)를 거치지 않고, 타이밍 제어부(410_1)의 제어회로부(412_1)와 소스 드라이브 IC(310_1)의 제2 제어기(312_1)를 직접적으로 연결할 수 있다.
제2 제어기(312)는 제어회로부(412_1)로부터 제공된 보상 제어신호(CCS)에 기초하여 이득 제어신호(CS_GAIN) 및 바이어스 제어신호(CS_BIAS)를 생성할 수 있다.
도 6 및 도 7을 참조하여 설명한 바와 같이, 보상 제어신호(CCS)는 별도의 공용 제어배선(CL)을 통해 타이밍 제어부(410)로부터 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)로 공통적으로 또한 직접적으로 전송될 수 있다. 따라서, 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)은 프레임 주파수의 변화에 보다 빠르게 응답하여 신호 무결성을 유지하거나 소비전력을 감소시킬 수 있다.
도 8은 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC의 또 다른 예를 나타내는 블록도이다. 도 8에는 도 7의 타이밍 제어부(410_1) 및 소스 드라이브 IC(310_1)에 대응하는 타이밍 제어부(410_2) 및 소스 드라이브 IC(310_2)가 도시되어 있다. 타이밍 제어부(410_2) 및 소스 드라이브 IC(310_2)는, 제2 제어기(312_1)를 제외하고, 도 7의 타이밍 제어부(410_1) 및 소스 드라이브 IC(310_1)와 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
도 1, 도 7 및 도 8을 참조하면, 공용 제어배선(CL)은 타이밍 제어부(410_2)의 제어회로부(412_1)와 소스 드라이브 IC(310_2)의 제2 수신기(311)를 직접적으로 연결할 수 있다. 이 경우, 소스 드라이브 IC(310_2)는 제2 제어기(312_1, 도 7 참조)를 포함하지 않을 수 있다. 공용 제어배선(CL)의 전송속도는 채널배선(CHL)의 전송속도와 다를 수 있으며, 예를 들어, 공용 제어배선(CL)은 채널배선(CHL)의 전송속도보다 낮은 전송속도를 가질 수 있다.
예를 들어, 제어회로부(412_1)는 보상 제어신호(CCS)를 소스 드라이브 IC(310_2)의 제2 수신기(311)에 직접적으로 전송하고, 소스 드라이브 IC(310_2)는 보상 제어신호(CCS)에 응답하여 등화기(311a)의 게인을 조절하고 또한 입력 버퍼(311b)의 바이어스 전류량을 조절할 수 있다.
다른 예를 들어, 제어회로부(412_1)는 이득 제어신호(CS_GAIN) 및 바이어스 제어신호(CS_BIAS)를 포함하는 보상 제어신호(CCS)를 생성하고, 이득 제어신호(CS_GAIN) 및 바이어스 제어신호(CS_BIAS)를 소스 드라이브 IC(310_2)의 제2 수신기(311)에 직접적으로 전송할 수 있다. 소스 드라이브 IC(310_2)는 이득 제어신호(CS_GAIN)에 응답하여 등화기(311a)의 게인을 조절하고, 또한 바이어스 제어신호(CS_BIAS)에 응답하여 입력 버퍼(311b)의 바이어스 전류량을 조절할 수 있다.
따라서, 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)은 프레임 주파수의 변화에 보다 빠르게 응답하여 신호 무결성을 유지하거나 소비전력을 감소시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 1 및 도 9를 참조하면, 도 9의 방법은 도 1의 표시 장치(10)에서 수행될 수 있다.
도 9의 방법은 타이밍 제어부(410)에 제공되는 입력 데이터에 기초하여 프레임 주파수를 검출하고(S910), 프레임 주파수에 대응하는 제어신호(예를 들어, 보상 제어신호(CCS)를 포함하는 데이터 제어신호(DCS))를 생성할 수 있다(S920).
표 1을 참조하여 설명한 바와 같이, 제어신호는 등화기 게인 설정값 및 버퍼 바이어스 전류 설정값을 포함할 수 있다. 여기서, 등화기 게인 설정값은 소스 드라이브 IC(310)의 제2 수신기(311)에 포함된 등화기(311a)의 게인을 제어하기 위한 값이며, 버퍼 바이어스 전류 설정값은 소스 드라이브 IC(310)의 제2 수신기(311)에 포함된 입력 버퍼(311b)에 사용되는 바이어스 전류를 제어하기 위한 값일 수 있다.
또한, 도 9의 방법은 입력 데이터를 변환하여 프레임 데이터를 생성할 수 있다(S930).
제어신호와 프레임 데이터는 타이밍 제어부(410)로부터 소스 드라이브 IC(310)로 제공될 수 있다.
도 9의 방법은, 제어신호에 기초하여 소스 드라이브 IC(310)의 수신단 측에서 프레임 데이터를 가변적으로 증폭시킬 수 있다(S940). 예를 들어, 도 9의 방법은 소스 드라이브 IC(310)의 제어신호에 기초하여 소스 드라이브 IC(310)의 주파수 응답 특성 및 노이즈 제거 능력을 조절할 수 있다.
도 3 내지 도 6을 참조하여 설명한 바와 같이, 도 9의 방법은 소스 드라이브 IC(310)에서 수신한 제어신호로부터 보상 제어신호(CCS)(예를 들어, 등화기 게인 설정값 및/또는 버퍼 바이스 전류 설정값)를 추출하여, 이득 제어신호(CS_GAIN) 및 바이어스 제어신호(CS_BIAS)를 생성하며, 이득 제어신호(CS_GAIN)에 기초하여 소스 드라이브 IC(310)의 등화기(311a)의 게인을 조절하고, 또한, 바이어스 제어신호(CS_BIAS)에 기초하여 소스 드라이브 IC(310)의 입력 버퍼(311b)의 바이어스 전류를 조절할 수 있다.
이후, 도 9의 방법은, 증폭된 프레임 데이터에 기초하여 데이터 신호를 생성하고(S950). 데이터 신호를 데이터 라인을 통해 표시 패널 내 화소에 제공할 수 있다(S960).
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치
100: 표시패널
200: 게이트 드라이브 회로필름 210: 게이트 드라이브 IC
300: 소스 드라이브 회로필름 310: 소스 드라이브 IC
311: 제2 수신기 311a: 등화기
311b: 입력 버퍼 312: 제2 제어기
313: 제2 영상신호 처리기 314: 제2 송신기
320: 소스 인쇄회로기판 400: 컨트롤 보드
410: 타이밍 제어부 411: 제1 수신기
412: 제어 회로부 413: 제1 영상신호 처리기
414: 제1 송신기 420: 메모리 장치
500: 케이블
510, 520: 상부 및 하부 커넥터들
200: 게이트 드라이브 회로필름 210: 게이트 드라이브 IC
300: 소스 드라이브 회로필름 310: 소스 드라이브 IC
311: 제2 수신기 311a: 등화기
311b: 입력 버퍼 312: 제2 제어기
313: 제2 영상신호 처리기 314: 제2 송신기
320: 소스 인쇄회로기판 400: 컨트롤 보드
410: 타이밍 제어부 411: 제1 수신기
412: 제어 회로부 413: 제1 영상신호 처리기
414: 제1 송신기 420: 메모리 장치
500: 케이블
510, 520: 상부 및 하부 커넥터들
Claims (15)
- 표시 패널;
입력 데이터의 프레임 주파수를 검출하고, 상기 프레임 주파수에 기초하여 제어신호를 생성하며, 상기 입력 데이터를 변환하여 프레임 데이터를 생성하는 타이밍 제어부; 및
상기 제어신호에 기초하여 프레임 데이터를 가변적으로 증폭시키며, 상기 증폭된 프레임 데이터에 기초하여 데이터 신호를 생성하여 상기 표시 패널에 제공하는 소스 구동부를 포함하는 표시 장치. - 제1 항에 있어서, 상기 소스 구동부는,
상기 입력 데이터의 주파수 응답을 평탄화하는 이퀄라이저;
상기 증폭된 입력 데이터로부터 노이즈 신호를 제거하는 입력 버퍼; 및
상기 입력 버퍼의 출력에 기초하여 상기 데이터 신호를 생성하는 영상신호 처리기를 포함하고,
상기 소스 구동부는 상기 제어신호에 기초하여 상기 이퀄라이저의 게인 및 상기 입력 버퍼의 바이어스 전류량 중 적어도 하나를 가변시키는 표시 장치. - 제2 항에 있어서, 상기 소스 구동부는,
상기 입력 버퍼의 출력으로부터 상기 제어신호를 추출하고 상기 제어신호에 기초하여 이득 제어신호 및 바이어스 제어신호를 생성하는 제어기를 더 포함하고,
상기 이퀄라이저는 상기 이득 제어신호에 응답하여 상기 게인을 조절하며,
상기 입력 버퍼는 상기 바이어스 제어신호에 응답하여 상기 바이어스 전류량을 조절하는 표시 장치. - 제2 항에 있어서, 상기 프레임 주파수가 커질수록 상기 게인은 단계적으로 증가하는 표시 장치.
- 제4 항에 있어서, 상기 이퀄라이저는,
상기 증폭된 프레임 데이터를 출력하는 정출력 노드 및 부출력 노드;
상기 정출력 노드 및 상기 부출력 노드 사이에 연결된 캐패시터; 및
상기 캐패시터에 병렬 연결된 저항을 포함하고,
상기 제어신호에 응답하여 상기 캐패시터의 커패시턴스 및 상기 저항의 저항값 중 적어도 하나가 가변되는 표시 장치. - 제1 항에 있어서, 상기 프레임 주파수가 커질수록 상기 바이어스 전류량은 단계적으로 증가하는 표시 장치.
- 제6 항에 있어서, 상기 입력 버퍼는,
제1 전원전압 및 제1 노드 사이에 연결되고 상기 제어신호에 응답하여 상기 제1 전원전압으로부터 상기 제1 노드로 흐르는 상기 바이어스 전류량을 조절하는 제1 스위칭 소자;
상기 제1 노드 및 제2 전원전압 사이에 연결되고 상기 이퀄라이저로부터 출력되는 부출력 신호에 응답하여 동작하는 제2 스위칭 소자; 및
상기 제1 노드 및 출력 단자 사이에 연결되고 상기 이퀄라이저로부터 출력되는 정출력 신호에 응답하여 동작하는 제3 스위칭 소자를 포함하는 표시 장치. - 제1 항에 있어서, 상기 타이밍 제어부는,
상기 입력 데이터로부터 상기 프레임 주파수를 검출하는 주파수 검출기;
상기 프레임 주파수에 기초하여 기 설정된 설정값들 중 하나를 선택하여 상기 제어신호를 생성하는 제1 제어기;
상기 입력 데이터를 재정렬하여 상기 프레임 데이터를 생성하는 영상신호 처리기; 및
상기 제어신호 및 상기 프레임 데이터를 상기 소스 구동부에 전송하는 송신기를 포함하는 표시 장치. - 제8 항에 있어서,
메모리 장치를 더 포함하고,
상기 설정값들은 룩업 테이블 형태로 상기 메모리 장치에 저장되는 표시 장치. - 제1 항에 있어서,
상기 타이밍 제어부와 상기 소스 구동부를 연결하는 채널배선들을 더 포함하고,
상기 제어신호 및 상기 입력데이터는 상기 채널배선들을 통해 상기 타이밍 제어부로부터 상기 소스 구동부에 순차적으로 제공되는 표시 장치. - 제1 항에 있어서,
상기 타이밍 제어부와 상기 소스 구동부를 연결하는 채널 배선들 및 공용 제어배선을 포함하고,
상기 공용 제어배선은 상기 소스 구동부와는 다른 소스 구동부들과 공통으로 연결되며,
상기 제어신호는 상기 공용 제어배선을 통해 상기 타이밍 제어부로부터 상기 소스 구동부에 전송되고,
상기 프레임 데이터는 상기 채널 배선들을 통해 상기 타이밍 제어부로부터 상기 소스 구동부에 전송되는 표시 장치. - 제11 항에 있어서, 상기 소스 구동부는,
상기 입력 데이터의 주파수 응답을 평탄화하는 이퀄라이저;
상기 증폭된 입력 데이터로부터 노이즈 신호를 제거하는 입력 버퍼;
상기 입력 버퍼의 출력에 기초하여 상기 데이터 신호를 생성하는 영상신호 처리기; 및
상기 제어신호를 상기 타이밍 제어부로부터 직접적으로 수신하고 상기 제어신호에 기초하여 이득 제어신호 및 바이어스 제어신호를 생성하는 제어기를 포함하고,
상기 이퀄라이저는 상기 이득 제어신호에 응답하여 게인을 조절하며,
상기 입력 버퍼는 상기 바이어스 제어신호에 응답하여 바이어스 전류량을 조절하는 표시 장치. - 타이밍 제어부에서 입력 데이터의 프레임 주파수를 검출하여 제어신호를 생성하는 단계;
상기 타이밍 제어부에서 상기 입력 데이터를 변환하여 프레임 데이터를 생성하는 단계;
상기 소스 구동부에서 상기 제어신호에 기초하여 프레임 데이터를 가변적으로 증폭시키는 단계; 및
상기 증폭된 프레임 데이터에 기초하여 데이터 신호를 생성하여 표시 패널에 제공하는 단계를 포함하는 표시 장치의 구동 방법. - 제13 항에 있어서, 상기 프레임 데이터를 가변적으로 증폭시키는 단계는,
상기 제어신호에 따라 상기 소스 구동부의 수신단 내 이퀄라이저의 게인을 가변시켜 상기 프레임 데이터에 대한 주파수 응답을 조절하는 단계를 포함하는 표시 장치의 구동 방법. - 제14 항에 있어서, 상기 프레임 데이터를 가변적으로 증폭시키는 단계는,
상기 제어신호에 따라 상기 소스 구동부의 상기 수신단 내 입력 버퍼에 인가되는 바이어스 전류를 조절하는 단계를 더 포함하는 표시 장치의 구동 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180166384A KR20200077669A (ko) | 2018-12-20 | 2018-12-20 | 표시 장치 및 그 구동 방법 |
US16/549,121 US20200202816A1 (en) | 2018-12-20 | 2019-08-23 | Display device and driving method thereof |
CN201911324525.XA CN111354320A (zh) | 2018-12-20 | 2019-12-20 | 显示设备及其驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180166384A KR20200077669A (ko) | 2018-12-20 | 2018-12-20 | 표시 장치 및 그 구동 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200077669A true KR20200077669A (ko) | 2020-07-01 |
Family
ID=71097744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180166384A KR20200077669A (ko) | 2018-12-20 | 2018-12-20 | 표시 장치 및 그 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200202816A1 (ko) |
KR (1) | KR20200077669A (ko) |
CN (1) | CN111354320A (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109831398B (zh) * | 2018-12-29 | 2021-11-26 | 晶晨半导体(上海)股份有限公司 | 一种串行数据接收器的多级均衡器增益的自动调整方法 |
TWI764514B (zh) * | 2021-01-13 | 2022-05-11 | 瑞鼎科技股份有限公司 | 自動選擇等化器檔位的方法 |
KR20230069275A (ko) * | 2021-11-11 | 2023-05-19 | 삼성디스플레이 주식회사 | 표시 장치, 및 표시 장치의 구동 방법 |
CN114283749B (zh) * | 2021-12-30 | 2023-07-21 | 京东方科技集团股份有限公司 | 源极驱动器、显示面板、显示装置和数据驱动方法 |
CN114446239B (zh) * | 2022-02-17 | 2023-08-18 | 京东方科技集团股份有限公司 | 显示控制方法、装置、系统及显示设备 |
CN115203104B (zh) * | 2022-05-30 | 2023-11-28 | 北京奕斯伟计算技术股份有限公司 | 数据传输方法、时序控制器、源极驱动芯片及系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001228457A (ja) * | 1999-12-08 | 2001-08-24 | Sharp Corp | 液晶表示装置 |
KR100712553B1 (ko) * | 2006-02-22 | 2007-05-02 | 삼성전자주식회사 | 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법 |
KR101427580B1 (ko) * | 2007-10-16 | 2014-08-07 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 구동 방법 |
TWI332647B (en) * | 2007-11-20 | 2010-11-01 | Au Optronics Corp | Liquid crystal display device with dynamically switching driving method to reduce power consumption |
KR101366964B1 (ko) * | 2009-12-30 | 2014-02-24 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR20160147122A (ko) * | 2015-06-11 | 2016-12-22 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제어 방법 |
KR102348666B1 (ko) * | 2015-06-30 | 2022-01-07 | 엘지디스플레이 주식회사 | 표시장치와 이를 이용한 모바일 단말기 |
WO2018167605A1 (en) * | 2017-03-17 | 2018-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
KR102549888B1 (ko) * | 2018-02-08 | 2023-07-03 | 삼성디스플레이 주식회사 | 일반 모드 및 가변 프레임 모드를 지원하는 표시 장치의 구동 방법, 및 표시 장치 |
-
2018
- 2018-12-20 KR KR1020180166384A patent/KR20200077669A/ko unknown
-
2019
- 2019-08-23 US US16/549,121 patent/US20200202816A1/en not_active Abandoned
- 2019-12-20 CN CN201911324525.XA patent/CN111354320A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111354320A (zh) | 2020-06-30 |
US20200202816A1 (en) | 2020-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20200077669A (ko) | 표시 장치 및 그 구동 방법 | |
KR102662925B1 (ko) | 화소 회로 및 이를 포함하는 표시 장치 | |
EP3975164A1 (en) | Variable frequency display device | |
KR101410955B1 (ko) | 표시장치 및 표시장치의 구동방법 | |
US10141963B2 (en) | Operating method of receiver, source driver and display driving circuit including the same | |
KR20210114578A (ko) | 화소 회로 | |
CN1909054B (zh) | 液晶显示器以及驱动该液晶显示器的方法 | |
US20080266276A1 (en) | Data driver and display apparatus having the same | |
KR20180075778A (ko) | 유기전계발광표시장치 및 이의 구동방법 | |
KR102576968B1 (ko) | 표시장치 | |
KR20170081123A (ko) | 유기전계발광표시장치 및 이의 구동방법 | |
KR20090038701A (ko) | 표시 장치의 구동 장치 및 구동 방법 | |
KR102306579B1 (ko) | 표시 장치 및 이의 구동 방법 | |
US7342576B2 (en) | Driving circuit of liquid crystal display | |
WO2018032568A1 (zh) | 用于显示面板的栅极驱动器、显示面板及显示器 | |
US11955051B2 (en) | Receiver of display driver and operating method thereof | |
KR20210073695A (ko) | 표시 장치 및 그 구동 방법 | |
KR20160083557A (ko) | 표시장치 | |
US20240046842A1 (en) | Display device and method for driving pixels by processing image data | |
US10140900B2 (en) | Data driver, display device including the data driver and method of driving the display device with different gamma data | |
US10817044B2 (en) | Power saving control apparatus and power saving control method applied to display driving circuit | |
KR20240033711A (ko) | 화소 및 표시 장치 | |
US10810922B2 (en) | Device and method for driving display panel | |
US20160284299A1 (en) | Display device and driving board | |
KR101960375B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 |