KR101258644B1 - 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법 - Google Patents

시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법 Download PDF

Info

Publication number
KR101258644B1
KR101258644B1 KR1020060091354A KR20060091354A KR101258644B1 KR 101258644 B1 KR101258644 B1 KR 101258644B1 KR 1020060091354 A KR1020060091354 A KR 1020060091354A KR 20060091354 A KR20060091354 A KR 20060091354A KR 101258644 B1 KR101258644 B1 KR 101258644B1
Authority
KR
South Korea
Prior art keywords
voltage
buffer
output terminal
source
response
Prior art date
Application number
KR1020060091354A
Other languages
English (en)
Other versions
KR20080026390A (ko
Inventor
정규영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060091354A priority Critical patent/KR101258644B1/ko
Priority to US11/743,182 priority patent/US8610657B2/en
Publication of KR20080026390A publication Critical patent/KR20080026390A/ko
Application granted granted Critical
Publication of KR101258644B1 publication Critical patent/KR101258644B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

시분할 방식(time division driving method)을 이용한 디스플레이 장치의 소스 드라이버, 공통 전압 드라이버가 개시된다. 상기 소스 드라이버는 다수의 소스 라인들 중에서 대응하는 소스 라인을 소정의 전압으로 프리차징(precharging)한 후 디지털 영상 데이터에 상응하는 아날로그 전압을 상기 다수의 소스 라인들 중에서 상기 대응하는 소스 라인으로 출력한다. 상기 공통 전압 드라이버는 공통 전압을 이산적 순차적으로 증가시키거나 상기 공통 전압을 이산적 순차적으로 감소시킨다. 상기 소스 드라이버와 상기 공통 전압 드라이버를 이용하면 디스플레이 장치 구동에 소모되는 전력을 감소시킬 수 있다.
시분할 구동 방식, 소스 드라이버, 공통 전압 드라이버, 디스플레이 장치.

Description

시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법{Source dirver using time division driving method, display device having the source driver, and driving method for display device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 디스플레이 장치의 블럭도를 나타낸다.
도 2는 종래의 시분할 구동 방식의 소스 드라이버의 구조도를 나타낸다.
도 3은 종래의 공통 전압 드라이버의 구조도를 나타낸다.
도 4는 도 2와 도 3에 도시된 소스 드라이버와 공통 전압 드라이버 구동시의 타이밍도를 나타낸다.
도 5는 일반적인 디스플레이 패널의 승압 회로의 블럭도를 나타낸다.
도 6은 일반적인 디스플레이 패널의 부하 모델을 나타낸다.
도 7은 본 발명의 실시예에 따른 소스 드라이버의 구조도를 나타낸다.
도 8은 본 발명의 실시예에 따른 공통 전압 드라이버의 구조도를 나타낸다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치의 구동시의 타이밍도를 나타낸다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치의 구동 방법의 흐름도를 나타낸다.
본 발명은 디스플레이 장치의 구동 기술에 관한 것으로, 보다 상세하게는 시분할 구동 방식을 이용하는 소스 드라이버, 상기 소스 드라이버를 포함하는 디스플레이 장치, 및 상기 디스플레이 장치의 구동 방법에 관한 것이다.
박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display, 이하 "TFT-LCD"라 한다.)는 대표적인 평면 패널 디스플레이 장치(flat pannel display device)이며, TV, 모니터, 휴대 전화 등에 널리 이용되고 있다.
도 1은 종래의 디스플레이 장치(1)의 블럭도를 나타낸다. 도 1을 참조하면, 상기 디스플레이 장치(1)는 디스플레이 패널(10), 소스 드라이버(100), 및 공통 전압 드라이버(200)를 구비한다.
상기 디스플레이 패널(10)은 다수의 소스 라인들(S1~Sm)과 공통 전압 라인을 구비하며, 상기 공통 전압 라인에 인가되는 공통 전압(VCOM)과 상기 다수의 소스 라인들(S1~Sm)에 공급되는 디지털 영상 신호에 상응하는 아날로그 전압에 응답하여 영상 신호를 디스플레이 한다.
도 2는 종래의 시분할 구동 방식의 소스 드라이버(100)의 구조도를 나타낸다. 도 2를 참조하면, 상기 소스 드라이버(100)는 컨트롤러(110), 데이터 선택회로(120), 극성 제어회로(130), 래치회로(140), 아날로그-디지털 변환기(analog to digital converter, 150, 이하 "DAC"이라 한다.), 출력버퍼(160), 및 다수의 스위치들(SW1~SWm)을 구비한다.
상기 컨트롤러(110)는 클락 신호(CLK)에 응답하여 다수의 채널 선택신호들(CSEL1~CSELm), 극성 제어신호(PCS), 래칭신호(LS)를 발생시킨다. 상기 데이터 선택회로(120)는 다수의 디지털 영상 데이터(VD1~VDm)를 수신하며, 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 상기 다수의 디지털 영상 데이터(VD1~VDm) 중에서 하나를 선택하여 출력한다. 상기 다수의 디지털 영상 데이터(VD1~VDm) 각각은 n(n은 자연수) 비트일 수 있다.
상기 극성 제어회로(130)는 상기 극성 제어신호(PCS)에 응답하여 상기 데이터 선택회로(120)의 출력데이터를 선택적으로 반전시켜 출력한다. 상기 데이터 선택회로(120)의 출력데이터를 반전시키는 이유는 주지된 바와 같이 액정이 열화를 방지하기 위함이다.
상기 래치회로(140)는 상기 극성 제어회로(130)의 출력데이터를 수신하여 저장하며, 상기 래칭 신호(LS)에 응답하여 상기 극성 제어회로(130)의 출력데이터를 상기 DAC(150)으로 출력한다.
상기 DAC(150)은 상기 디지털 영상 데이터의 비트 수에 기초하여 발생되는 다수의 아날로그 전압들(VG[2n:1])을 수신하며 상기 다수의 아날로그 전압들(VG[2n:1]) 중에서 상기 래치회로(140)의 출력데이터에 상응하는 아날로그 전압을 선택하여 출력한다.
예를 들면, 상기 디지털 영상 데이터가 n 비트이면, 상기 다수의 아날로그 전압들(VG[2n:1])의 수는 2n 개이며, 상기 DAC(150)은 상기 2n 개의 아날로그 전압들(VG[2n:1]) 중에서 상기 래치회로(140)의 출력데이터에 상응하는 아날로그 전압을 선택하여 출력한다.
상기 출력버퍼(160)는 제1전원 전압(AVDD)을 공급받으며, 상기 DAC(150)으로부터 출력된 아날로그 전압을 버퍼링하여 출력한다. 상기 출력버퍼(160)는 상기 소스 드라이버(100)의 전류 구동 능력을 향상시킨다.
상기 다수의 스위치들(SW1~SWm)은 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 상기 출력버퍼(160)에 의하여 버퍼링된 아날로그 전압을 다수의 소스 라인들(S1~Sm) 중에서 어느 하나의 소스 라인으로 출력한다.
도 3은 종래의 공통 전압 드라이버(200)의 구조도를 나타낸다. 도 3을 참조하면, 상기 공통 전압 드라이버(200)는 출력단자(VCOM), 제1증폭기(210), 제2증폭기(220), 제1스위치(SW1), 및 제2스위치(SW2)를 구비한다.
상기 제1증폭기(210)는 제1전원 전압(AVDD)을 공급받으며, 제1입력 전압(Vin1)을 증폭하여 제1전압(VCOMH)을 출력한다. 상기 제2증폭기(220)는 제2전원 전압(VCL)을 공급받으며, 제2입력 전압(Vin2)을 증폭하여 제2전압(VCOML)을 출력한다.
상기 제1스위치(SW1)는 상기 제1증폭기(210)의 출력단자와 상기 출력단자(VCOM) 사이에 접속되며, 제1전압 제어신호(VCS1)에 응답하여 상기 제1전 압(VCOMH)을 상기 출력단자(VCOM)로 공급하는 것을 스위칭한다.
상기 제2스위치(SW2)는 상기 제2증폭기(220)의 출력단자와 상기 출력단자(VCOM) 사이에 접속되며, 제2전압 제어신호(VCS2)에 응답하여 상기 제2전압(VCOML)을 상기 출력단자(VCOM)로 공급하는 것을 스위칭한다.
도 4는 도 2와 도 3에 도시된 일반적인 시분할 구동 방식의 소스 드라이버(100)와 공통 전압 드라이버(200) 구동시의 타이밍도를 나타낸다. 도 2 내지 도 4를 참조하면, 소정의 활성화 구간(예컨대, 하이 레벨)을 가지는 다수의 채널 선택신호들(CSEL1~CSELm)은 데이터 선택회로(120)와 다수의 스위치들(SW1~SWm)로 인가된다.
상기 데이터 선택회로(120)는 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 다수의 디지털 영상 데이터(VD1~VDm) 중에서 하나를 선택하여 출력하며, 상기 다수의 스위치들(SW1~SWm)은 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 출력버퍼(160)에 의하여 버퍼링된 아날로그 전압을 다수의 소스 라인들(S1~Sm) 중에서 대응하는 소스 라인으로 출력한다.
극성 제어신호(PCS)는 극성 제어회로(130)에 인가되며, 상기 극성 제어회로(130)는 1 수평 스캔 주기(1H)마다 상기 데이터 선택회로(120)의 출력데이터의 극성을 반전시킨다.
래칭신호(LS)는 상기 다수의 채널 선택신호들(CSEL1~CSELm)의 개수와 같은 수의 활성화 구간을 가지며 상기 다수의 채널 선택신호들(CSEL1~CSELm) 각각이 활성화되는 시점에서 활성화된다. 상기 래칭회로(140)는 상기 래칭신호(LS)가 활성화 되는 시점에서 저장된 디지털 영상 데이터를 출력한다.
제1전압 제어신호(VCS1)의 위상은 상기 극성 제어신호(PCS)의 위상과 동일하며, 제2전압 제어신호(VCS2)의 위상은 상기 제1전압 제어신호(VCS1)의 위상과 반대의 위상을 가진다. 공통 전압 드라이버(200)의 출력단자(VCOM)의 전압 레벨은 상기 제1전압 제어신호(VCS1)가 활성화되면 제1전압(VCOMH)으로 되며, 상기 제2전압 제어신호(VCS2)가 활성화되면 제2전압(VCOML)으로 된다.
도 5는 일반적인 디스플레이 장치의 승압 회로의 블럭도를 나타내며, 도 6은 일반적인 디스플레이 패널의 부하 모델을 나타낸다.
도 5를 참조하면, 디스플레이 장치의 승압 회로는 기준 전압(VDD)을 수신하며, 상기 기준 전압(VDD)을 α배 증폭한 제1전원 전압(AVDD)과 상기 기준 전압(VDD)을 (-β)배 증폭한 제2전원 전압(VCL)을 출력한다(α는 2이상의 정수이며, β는 1이상의 정수이다). 도 6를 참조하면, Cs는 소스 라인 측에서 바라본 등가 커패시터를 나타내며, Ccom은 공통 전압 드라이버(200)의 출력단자가 접속될 수 있는 접지 라인에서 바라본 등가 커패시터를 나타낸다.
이하에서는, 이상에서 설명한 일반적인 시분할 구동 방식의 소스 드라이버(100)와 공통 전압 드라이버(200)의 구동시 1 수평 스캔 주기(1H) 동안 소비되는 최대 평균 전류를 살펴본다. 도 4를 참조하면, 공통 전압(VCOM)의 극성과 소스 라인에 공급되는 아날로그 전압의 극성이 반대일 경우 디스플레이 패널(10)에서 최대 평균 전류가 소모된다.
상기 소스 드라이버(100)의 출력 버퍼(160)에 공급되는 제1전원 전압(AVDD) 에 대한 평균 전류(Iavdd)는 수학식 1과 같다.
Figure 112006068017732-pat00001
상기 공통 전압 드라이버(200)의 제1증폭기(210)에 공급되는 제1전원 전압(AVDD)에 대한 평균 전류(Ivcomh)는 수학식 2와 같다.
Figure 112006068017732-pat00002
상기 공통 전압 드라이버(200)의 제2증폭기(220)에 공급되는 제2전원 전압(VCL)에 대한 평균 전류(Ivcoml)는 수학식 3과 같다.
Figure 112006068017732-pat00003
상기 소스 드라이버(100)와 상기 공통 전압 드라이버(200)의 기준 전압(VDD)에 대한 전체 평균 전류(Itot)는 상기 수학식 1 내지 수학식 3의 평균 전류를 합한 평균 전류인 수학식 4와 같다.
Figure 112006068017732-pat00004
수학식 1 내지 수학식 4에 기재된 바와 같이 일반적인 시분할 구동 방식의 소스 드라이버(100)와 공통 전압 드라이버(200)가 구동되는 경우 디스플레이 장치(1)에서는 많은 전류가 소비된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 시분할 구동 방식의 디스플레이 장치 구동시의 전력 소모를 줄이기 위해서 다수의 소스 라인들 중에서 대응하는 소스 라인을 소정의 전압으로 프리차징한 후 디지털 영상 데이터에 상응하는 아날로그 전압을 출력하는 소스 드라이버, 공통 전압을 이산적 순차적으로 증가시키거나 상기 공통 전압을 이산적 순차적으로 감소시키는 공통 전압 드라이버, 및 상기 소스 드라이버 및/또는 상기 공통 전압 드라이버를 구비하는 디스플레이 장치를 제공하는 것이다.
본 발명에 따른 소스 드라이버는 소정의 전압을 버퍼링하는 제1버퍼와, 각각이 상기 제1버퍼의 출력단자와 디스플레이 패널에 포함된 모든 소스 라인들 중에서 대응되는 소스 라인 사이에 접속되는 다수의 제1스위치들과, 디지털 영상 데이터에 상응하는 아날로그 전압을 버퍼링하는 제2버퍼와, 각각이 상기 제2버퍼의 출력 단자와 상기 모든 소스 라인들 중에서 대응되는 소스 라인 사이에 접속되는 다수의 제2스위치들을 구비한다. 상기 다수의 제1스위치들 각각은 다수의 제어 신호들 각각에 응답하여 순차적으로 하나씩 제어된다.
본 발명에 따른 소스 드라이버는 소정의 전압을 버퍼링하는 제1버퍼와, 다수의 제어신호들 각각에 응답하여, 디스플레이 패널에 포함된 모든 소스 라인들 각각으로 동시에 공급되는 상기 제1버퍼의 출력전압을 순차적으로 제어하기 위한 제1스위칭 블럭과, 디지털 영상 데이터에 상응하는 아날로그 전압을 버퍼링하는 제2버퍼와, 다수의 채널 선택신호들 각각에 응답하여 상기 제2버퍼의 출력전압을 상기 모든 소스 라인들 각각으로 순차적으로 공급하기 위한 제2스위칭 블럭과, 상기 다수의 제어신호들과 상기 다수의 채널 선택신호들을 발생하는 컨트롤러를 구비하며, 상기 다수의 채널 선택 신호들 각각은 상기 다수의 제어신호들 중에서 대응하는 제어 신호가 비활성화되는 시점에서 하나씩 활성화된다.
디스플레이 장치는 디스플레이 패널과 상기 디스플레이 패널을 구동하는 상기 소스 드라이버를 포함한다.
본 발명에 따른 공통 전압 드라이버는 공통 전압을 출력하는 출력단자, 제1입력 전압을 증폭하여 제1전압을 출력하는 제1증폭기, 상기 출력단자와 상기 제1증폭기의 출력단자 사이에 접속되는 제1스위치, 제2전압을 수신하기 위한 제1라인과 상기 출력단자 사이에 접속되는 제2스위치, 제3전압을 수신하기 위한 제2라인과 상기 출력단자 사이에 접속되는 제3스위치, 제2입력 전압을 증폭하여 제4전압을 출력하는 제2증폭기, 및 상기 출력단자와 상기 제2증폭기의 출력단자 사이에 접속되는 제4스위치를 구비한다.
본 발명에 따른 디스플레이 장치의 구동 방법은 디지털 영상 데이터의 비트 수에 상응하는 다수의 아날로그 전압들 중에서 가장 높은 전압 레벨과 가장 낮은 전압 레벨과의 차이의 절반에 해당하는 전압을 다수의 제어 신호들 각각에 응답하여 디스플레이 패널에 포함된 모든 소스 라인들 각각으로 동시에 공급하는 단계와, 다수의 채널 선택 신호들 각각에 응답하여 다수의 디지털 영상 데이터 각각에 상응하는 아날로그 전압들 각각을 상기 모든 소스 라인들 각각으로 순차적으로 공급하는 단계를 포함하며, 상기 다수의 채널 선택 신호들 각각은 상기 다수의 제어신호들 중에서 대응하는 제어 신호가 비활성화되는 시점에서 하나씩 활성화된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 7은 본 발명의 실시예에 따른 소스 드라이버(600)의 구조도를 나타낸다. 도 7을 참조하면, 상기 소스 드라이버(600)는 컨트롤러(610), 제1버퍼(620), 제1스위칭 블럭(622), 제2스위칭 블럭(626), 데이터 선택회로(630), 극성 제어회로(640), 래치회로(650), DAC(660), 및 제2버퍼(670)를 구비한다.
상기 컨트롤러(610)는 클락신호(CLK)에 응답하여 다수의 제어신호들(CS1~CSm), 다수의 채널 선택신호(CSEL1~CSELm), 극성 제어신호(PCS), 및 래칭신호(LS)를 발생시킨다. 상기 컨트롤러(610)는 상기 소스 드라이버(600)와는 별도로 상기 소스 드라이버(600)의 외부에 구현될 수도 있고 상기 소스 드라이버(600)의 내부에 구현될 수도 있다.
상기 데이터 선택회로(630)는 다수의 디지털 영상 데이터(VD1~VDm)를 수신하며, 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 상기 다수의 디지털 영상 데이터(VD1~VDm) 중에서 하나를 선택하여 출력한다. 상기 다수의 디지털 영상 데이터(VD1~VDm) 각각은 n(자연수) 비트일 수 있다.
상기 극성 제어회로(640)는 상기 극성 제어신호(PCS)에 응답하여 상기 데이터 선택회로(630)의 출력데이터를 반전 또는 비반전시켜 출력한다. 상기 데이터 선택회로(630)의 출력데이터를 반전시키는 이유는 주지된 바와 같이 액정이 열화를 방지하기 위함이다.
상기 래치회로(650)는 상기 극성 제어회로(640)의 출력데이터를 수신하여 저장하며, 상기 래칭신호(LS)에 응답하여 상기 저장된 극성 제어회로(640)의 출력데이터를 상기 DAC(660)으로 출력한다.
상기 DAC(660)은 상기 디지털 영상 데이터의 비트 수에 기초하여 발생되는 다수의 아날로그 전압들(VG[2n:1])을 수신하며 상기 다수의 아날로그 전압들(VG[2n:1]) 중에서 상기 래치회로(650)의 출력데이터에 상응하는 아날로그 전압을 선택하여 출력한다.
예컨대, 상기 디지털 영상 데이터가 n 비트이면, 상기 다수의 아날로그 전압들(VG[2n:1])의 수는 2n 개이며, 상기 DAC(660)은 상기 2n 개의 아날로그 전압들(VG[2n:1]) 중에서 상기 래치회로(650)의 출력데이터에 상응하는 아날로그 전압을 선택하여 출력한다.
상기 제1버퍼(620)는 기준 전압(VDD)를 공급받으며, 소정의 전압((VH-VL)/2)을 수신하여 버퍼링한다. 상기 VH 는 상기 DAC(660)이 상기 래치회로(650)의 출력데이터에 상응하여 선택하여 출력하는 상기 2n 개의 아날로그 전압들(VG[2n:1]) 중에서 가장 높은 전압 레벨을 의미한다.
상기 VL 은 상기 DAC(660)이 상기 래치회로(650)의 출력데이터에 상응하여 선택하여 출력하는 상기 2n 개의 아날로그 전압들(VG[2n:1]) 중에서 가장 낮은 전압 레벨을 의미한다.
상기 제1스위칭 블럭(622)은 다수의 스위치들(SW11~SW1m)을 구비하며, 상기 제어신호들(CS1~CSm)에 응답하여 상기 제1버퍼(620)에 의하여 버퍼링된 소정의 전압을 다수의 소스 라인들(S1~Sm) 중에서 적어도 어느 하나의 소스 라인으로 공급한다.
예를 들면, 도 9에 도시된 바와 같이 상기 다수의 스위치들(SW11~SW1m) 각각은 다수의 제어신호들(CS1~CSm) 각각에 응답하여 순차적으로 스위칭될 수 있다. 이 경우 상기 제1버퍼(620)에 의하여 버퍼링된 전압은 상기 다수의 소스 라인들(S1~Sm)로 순차적으로 공급될 수 있다.
상기 소스 드라이버(600)는 상기 제1버퍼(620)의 출력단자와 접지 라인 사이에 접속되는 커패시터(624)를 더 구비할 수 있다. 상기 커패시터(624)는 상기 제1버퍼(620)의 출력 전압을 안정하게 유지시키는 역할을 한다.
상기 제2버퍼(670)는 제1전원 전압(AVDD)을 공급받으며, 디지털 영상 데이터에 상응하는 아날로그 전압을 수신하여 버퍼링한다. 상기 출력버퍼(670)는 상기 소스 드라이버(600)의 전류 구동 능력을 향상시킨다. 상기 제2스위칭 블럭(626)은 다수의 스위치들(SW21~SW2m)을 구비하며, 상기 제2스위칭 블럭(626)은 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 상기 제2버퍼(670)의 출력전압을 상기 다수의 소스 라인들(S1~Sm) 중에서 상기 어느 하나의 소스 라인으로 공급한다.
예를 들면, 도 9에 도시된 바와 같이 상기 다수의 스위치들(SW21~SW2m)은 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 순차적으로 스위칭될 수 있 다. 이 경우 상기 제2버퍼(670)에 의하여 버퍼링된 아날로그 전압은 상기 다수의 소스 라인들(S1~Sm)로 순차적으로 공급될 수 있다.
이 경우 상기 컨트롤러(610)는 상기 제1버퍼(620)의 출력전압이 상기 다수의 소스 라인들(S1~Sm) 중에서 제1소스 라인(예컨대, S1)으로 공급된 후 상기 제2버퍼(670)의 출력전압이 제1소스 라인(S1)으로 공급될 수 있도록 다수의 제어신호들(CS1~CSm)과 다수의 채널 선택신호들(CSEL1~CSELm)을 발생시킬 수 있다.
도 8은 본 발명의 실시예에 따른 공통 전압 드라이버(700)의 구조도를 나타낸다. 도 8을 참조하면, 상기 공통 전압 드라이버(700)는 출력단자(VCOM), 제1증폭기(710), 제2증폭기(720), 및 제1 내지 제4스위치(SW1~SW4)를 구비한다.
상기 제1증폭기(710)는 제2전원 전압(VCL)을 공급받으며, 제1입력 전압(Vin1)을 증폭하여 제1전압(VCOML)을 출력한다. 상기 제1스위치(SW1)는 상기 제1증폭기(710)의 출력단자와 상기 출력단자(VCOM) 사이에 접속되며, 제1전압 제어신호(VCS1)에 응답하여 상기 제1전압(VCOML)을 상기 출력단자(VCOM)로 공급하는 것을 스위칭한다.
상기 제2스위치(SW2)는 제2전압(GND)을 수신하기 위한 제1라인과 상기 출력 단자(VCOM) 사이에 접속되며, 제2전압 제어신호(VCS2)에 응답하여 상기 제2전압(GND)을 상기 출력단자(VCOM)로 공급하는 것을 스위칭한다.
상기 제3스위치(SW3)는 제3전압(VDD)을 수신하기 위한 제2라인과 상기 출력 단자(VCOM) 사이에 접속되며, 제3전압 제어신호(VCS3)에 응답하여 상기 제3전압(VDD)을 상기 출력단자(VCOM)로 공급하는 것을 스위칭한다.
상기 제2증폭기(720)는 제1전원 전압(AVDD)을 공급받으며, 제2입력 전압(Vin2)을 증폭하여 제4전압(VCOMH)을 출력한다. 상기 제4스위치(SW4)는 상기 제2증폭기(720)의 출력단자와 상기 출력단자(VCOM) 사이에 접속되며, 제4전압 제어신호(VCS4)에 응답하여 상기 제4전압(VCOMH)을 상기 출력단자(VCOM)로 공급하는 것을 스위칭한다.
여기서, 상기 제4전압(VCOMH)의 전압 레벨은 상기 제3전압(VDD)의 전압 레벨 보다 높고, 상기 제3전압(VDD)의 전압 레벨은 상기 제2전압(GND)의 전압 레벨보다 높고, 상기 제2전압(GND)의 전압 레벨은 상기 제1전압(VCOML)의 전압 레벨보다 높다고 가정한다.
상기 다수의 스위치들(SW1~SW4)은 다수의 전압 제어 신호들(VCS1~VCS4)에 응답하여, 상기 출력단자(VCOM)의 전압 레벨을 제1전압(VCOML)에서 제4전압(VCOMH)으로 이산적 순차적으로 증가시키거나, 제4전압(VCOMH)에서 제1전압(VCOML)으로 이산적 순차적으로 감소시키도록 스위칭 된다.
상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML)에서 제4전압(VCOMH)로 이산적 순차적으로 증가되는 과정은 다음과 같다. 상기 다수의 스위치들(SW1~SW4)은 순차적으로 활성화(예컨대, 하이 레벨)되는 다수의 전압 제어신호들(VCS1~VCS4)에 응답하여 순차적으로 온 된다(SW1 -> SW2 -> SW3 -> SW4).
상기 제1전압 제어신호(VCS1)가 활성화되면 상기 제1스위치(SW1)가 온 되어 상기 출력단자(VCOM)로 제1전압(VCOML)이 공급되며, 상기 제2전압 제어신호(VCS2)가 활성화되면 상기 제2스위치(SW2)가 온 되어 상기 출력단자(VCOM)로 제2전 압(GND)이 공급되며, 상기 제3전압 제어신호(VCS3)가 활성화되면 상기 제3스위치(SW3)가 온 되어 상기 출력단자(VCOM)로 제3전압(VDD)이 공급되며, 상기 제4전압 제어신호(VCS4)가 활성화되면 상기 제4스위치(SW4)가 온 되어 상기 출력단자(VCOM)로 제4전압(VCOMH)이 공급된다.
그러므로 상기 출력단자(VOM)의 전압 레벨은 제1전압에서 제4전압으로(VCOML -> GND -> VDD -> VCOMH) 이산적 순차적으로 증가한다.
반면, 상기 출력단자(VCOM)의 전압 레벨이 제4전압(VCOMH)에서 제1전압(VCOML)로 이산적 순차적으로 감소되는 과정은 다음과 같다. 상기 다수의 스위치들(SW1~SW4)은 상기 출력단자(VCOM)의 전압 레벨이 이산적 순차적으로 증가하는 과정과 반대로 활성화되는 상기 다수의 전압 제어신호들(VCS1~VCS4)에 응답하여 온 된다(SW4 -> SW3 -> SW2 -> SW1).
그러므로 상기 출력단자(VCOM)의 전압 레벨은 제4전압에서 제1전압으로(VCOMH -> VDD -> GND -> VCOML) 이산적 순차적으로 감소한다.
이 경우 상기 컨트롤러(610)는 상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML) 또는 제4전압(VCOMH)에 도달한 이후에, 상기 제2버퍼(670)의 출력전압이 상기 다수의 소스 라인들(S1~Sm) 중에서 적어도 어느 하나의 소스 라인으로 공급될 수 있도록 상기 다수의 제어신호들(CS1~CSm), 상기 다수의 채널 선택신호들(CSEL1~CSELm), 및 상기 다수의 전압 제어신호들(VCS1~VCS4)을 발생시킬 수 있다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치 구동시의 타이밍도를 나타 낸다. 도 7 내지 도 9를 참조하면, 소정의 활성화(예컨대, 하이 레벨) 구간을 가지는 다수의 제어신호들(CS1~CSm)은 제1스위칭부(622)의 다수의 스위치들(SW11~SW1m)로 인가된다.
상기 다수의 스위치들(SW11~SW1m)은 상기 다수의 제어신호들(CS1~CSm)에 응답하여, 제1버퍼(620)가 버퍼링하는 소정의 전압을 상기 다수의 소스 라인들(S1~Sm) 중에서 적어도 어느 하나의 소스 라인으로 공급하는 것을 스위칭한다.
예를 들면, 상기 다수의 제어신호들(CS1~CSm) 중에서 제1제어신호(예컨대, CS1)가 활성화되면 상기 제1스위치(SW11)가 온 되어, 상기 다수의 소스 라인들(S1~Sm) 중에서 제1소스 라인(S1)으로 상기 소정의 전압이 공급된다.
도 9에 도시된 바와 같이, 상기 다수의 제어신호들(CS1~CSm) 각각은 다수의 채널 선택신호들(CSEL1~CSELm) 중에서 대응하는 채널 선택신호가 활성화되기 이전까지 활성화 상태를 유지한다. 그러므로 상기 다수의 소스 라인들(S1~Sm) 중에서 대응하는 소스 라인의 전압 레벨은 상기 대응하는 채널 선택신호가 활성화되기 이전까지 상기 소정의 전압으로 유지된다.
다수의 채널 선택신호들(CSEL1~CSELm)들 각각은 상기 다수의 제어신호들(CS1~CSm) 중에서 대응하는 제어신호가 비활성화(예컨대, 로우 레벨)되는 시점에서 활성화될 수 있다.
데이터 선택회로(630)는 다수의 디지털 영상 데이터(VD1~VDm)를 수신하며, 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 다수의 디지털 영상 데이터(VD1~VDm) 중에서 하나를 선택하여 출력한다.
예를 들면, 제1채널 선택신호(예컨대, CSEL1)가 활성화되면 상기 데이터 선택회로(630)는 상기 제1채널 선택신호(CSEL1)에 대응하는 디지털 영상 데이터(VD1)를 선택하여 출력할 수 있다.
도 9를 참조하면, 상기 다수의 채널 선택신호들(CSEL1~CSELm)은 순차적으로 활성화되므로(CSEL1 -> CSEL2 ->...-> CSELm) 상기 데이터 선택회로(630)는 상기 다수의 디지털 영상 데이터(VD1~VDm)를 순차적으로 선택하여 출력한다(VD1 -> VD2 ->...-> VDm).
극성 제어신호(PCS)는 1 수평 수캔 주기(1H)마다 극성이 반전되며, 극성 제어회로(640)로 인가된다. 상기 극성 제어회로(640)는 상기 극성 제어신호(PCS)에 응답하여 1 수평 스캔 주기(1H)마다 상기 데이터 선택회로(630)의 출력데이터의 극성을 반전시킨다.
래칭신호(LS)는 수평 스캔 주기(1H) 동안 다수의 영상 데이터(VD1~VDm)의 수만큼의 활성화(예컨대, 하이 레벨) 구간의 개수를 가지는 펄스 형태의 신호이다. 래치회로(650)는 상기 래칭신호(LS)가 활성화될 때마다 래칭된 영상 데이터를 출력한다.
제2스위칭부(626)의 다수의 스위치들(SW21~SW2m) 각각은 상기 다수의 채널 선택신호들(CSEL1~CSELm)들 중에서 대응하는 채널 선택신호에 응답하여 제2버퍼(670)의 출력신호를 상기 다수의 소스 라인들(S1~Sm) 중에서 대응되는 소스 라인으로 공급하는 것을 스위칭한다.
예를 들면, 상기 다수의 채널 선택신호들(CSEL1~CSELm) 중에서 제1채널 선택 신호(예컨대, CSEL1)가 활성화되면 상기 제1스위치(SW21)가 온 되어 상기 다수의 소스 라인들(S1~Sm) 중에서 제1소스 라인(S1)으로 상기 제2버퍼(670)의 출력신호가 공급된다.
도 9에 도시된 바와 같이, 상기 다수의 채널 선택신호들(CSEL1~CSELm)은 순차적으로 활성화 되므로(CSEL1 -> CSEL2 ->...->CSELm) 상기 다수의 스위치들(SW21~SW2m)은 순차적으로 온 되며(SW21 -> SW22 ->...-> SW2m) 상기 제2버퍼(670)의 출력신호는 순차적으로 상기 다수의 소스 라인들로 공급된다(S1 -> S2 ->...-> Sm).
그러므로 상기 다수의 소스 라인들(S1~Sm) 각각의 전압 레벨은 상기 제1버퍼(620)에 의하여 버퍼링된 상기 소정의 전압에 도달한 후 대응하는 상기 제2버퍼(670)에 의하여 버퍼링된 출력신호의 전압 레벨에 도달하게 된다.
다수의 전압 제어신호들(VCS1~VCS4)은 상기 1 수평 스캔 주기(1H)의 첫 번째 채널 선택 신호가 활성화되기 전에 공통 전압 드라이버(700)의 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML) 또는 제4전압(VCOMH)에 도달할 수 있도록 발생될 수 있다.
먼저, 상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML)에서 제4전압(VCOMH)에 도달하는 과정(T1 구간)은 아래와 같다. 도 8과 도9를 참조하면, 상기 다수의 전압 제어신호들(VCS1~VCS4) 각각은 순차적으로 다수의 스위치들(SW1~SW4) 각각으로 인가된다.
제1전압 제어신호(VCS1)의 활성화 구간에서 상기 제1스위치(SW1)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제1전압(VCOML)이 되며, 제2전압 제어신호(VCS2)의 활성화 구간에서 상기 제2스위치(SW2)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제2전압(GND)이 되며, 제3전압 제어신호(VCS3)의 활성화 구간에서 상기 제3스위치(SW3)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제3전압(VDD)이 되며, 제4전압 제어신호(VCS4)의 활성화 구간에서 상기 제4스위치(SW4)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제4전압(VCOMH)이 된다.
그러므로 상기 출력단자(VCOM)의 전압 레벨은 제1전압에서 제4전압에 도달하게 된다(VCOML -> GND -> VDD -> VCOMH).
상기 출력단자(VCOM)의 전압 레벨이 제4전압(VCOMH)에서 제1전압(VCOML)에 도달하는 과정(T2 구간)은 상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML)에서 제4전압(VCOMH)에 도달하는 과정과 반대이다.
그러므로 상기 출력단자(VCOM)의 전압 레벨은 제4전압(VCOML)에서 제1전압(VCOML)에 도달하게 된다.
도 9를 참조하면, 상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML) 또는 제4전압(VCOMH)에 도달한 후에 상기 다수의 채널 선택신호들(CSEL1~CSELm)이 활성화됨을 알 수 있다.
상기 출력단자(VCOM)의 전압 레벨이 안정화된 이후에 디지털 영상 데이터에 상응하는 아날로그 전압이 상기 다수의 소스 라인들(S1~Sm) 중에서 대응하는 소스 라인으로 공급됨으로써 안정된 화질을 구현할 수 있다.
이하에서는 도 5 내지 도 9를 참조하여 본 발명에 따른 소스 드라이버(600) 와 공통 전압 드라이버(700)에서 1 수평 스캔 주기(1H) 동안 소비되는 최대 평균 전류를 살펴본다.
상기 소스 드라이버(600)의 제2버퍼(670)의 제1전원 전압(AVDD)에 대한 평균 전류(Iavdd)는 수학식 5와 같다.
Figure 112006068017732-pat00005
상기 공통 전압 드라이버(700)의 제2증폭기(720)의 제1전원 전압(AVDD)에 대한 평균 전류(Ivcomh)는 수학식 6과 같다.
Figure 112006068017732-pat00006
상기 공통 전압 드라이버(700)의 제1증폭기(710)의 제2전원 전압(VCL)에 대한 평균 전류(Ivcoml)는 수학식 7과 같다.
Figure 112006068017732-pat00007
상기 소스 드라이버(600)와 상기 공통 전압 드라이버(700)의 기준 전압 (VDD)에 대한 전체 평균 전류(Itot)는 수학식 5 내지 수학식 7의 평균 전류를 합한 수학식 8과 같다.
Figure 112006068017732-pat00008
Figure 112006068017732-pat00009
일반적인 시분할 방식의 소스 드라이버(100)와 공통 전압 드라이버(200)의 구동시 소비되는 평균 전류에 비하여 본 발명에 따른 소스 드라이버(600)와 공통 전압 드라이버(700)의 구동시 감소된 평균 전류(Ireduce)는 수학식 4에서 수학식 8을 뺀 수학식 9와 같다.
Figure 112006068017732-pat00010
Figure 112006068017732-pat00011
수학식 9에서 알 수 있듯이, 본 발명에 따른 소스 드라이버(600)와 공통 전압 드라이버(700)를 구동하여 디스플레이 장치를 구동하는 경우 일반적인 디스플레이 장치를 구동하는 경우에 비해 전류 소모가 감소함을 알 수 있다.
도 10은 본 발명의 일실시예에 따른 디스플레이 패널의 구동 방법의 흐름도를 나타낸다. 이하에서는, 도 6 내지 도 10을 참조하여 소스 드라이버(600)와 공통 전압 드라이버(700)를 구비하는 디스플레이 장치의 구동 방법에 대해서 설명한다.
먼저, 상기 공통 전압 드라이버(700)의 구동 방법을 설명한다. 컨트롤러(미도시)는 각각이 소정의 활성화(예컨대, 하이 레벨) 구간을 가지는 다수의 전압 제어신호들(VCS1~VCS4)을 순차적으로 발생시킨다(S100).
공통 전압 드라이버(700)의 다수의 스위치들(SW1~SW4)들은 상기 다수의 전압 제어신호들(VCS1~VCS4)에 응답하여 출력단자(VCOM)의 전압 레벨을 이산적 순차적으로 증가시키거나 상기 출력단자(VCOM)의 전압 레벨을 이산적 순차적으로 감소시킨다(S200).
상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML)에서 제4전압(VCOMH)에 이산적 순차적으로 증가되는 과정은 아래와 같다. 도 8과 도9를 참조하면, 상기 다수의 전압 제어신호들(VCS1~VCS4) 각각은 순차적으로 다수의 스위치들(SW1~SW4) 각각으로 인가된다.
제1전압 제어신호(VCS1)의 활성화 구간에서 상기 제1스위치(SW1)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제1전압(VCOML)이 되며, 제2전압 제어신호(VCS2)의 활성화 구간에서 상기 제2스위치(SW2)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제2전압(GND)이 되며, 제3전압 제어신호(VCS3)의 활성화 구간에서 상기 제3스위치(SW3)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제3전압(VDD)이 되며, 제4전압 제어신호(VCS4)의 활성화 구간에서 상기 제4스위치(SW4)가 온 되어 상기 출력단자(VCOM)의 전압 레벨은 제4전압(VCOMH)이 된다.
그러므로 상기 출력단자(VCOM)의 전압 레벨은 이산적 순차적으로 제1전압에 서 제4전압에 도달하게 된다(VCOML -> GND -> VDD -> VCOMH).
상기 출력단자(VCOM)의 전압 레벨이 제4전압(VCOMH)에서 제1전압(VCOML)으로 이산적 순차적으로 감소하는 과정은 상기 출력단자(VCOM)의 전압 레벨이 제1전압(VCOML)에서 제4전압(VCOMH)으로 이산적 순차적으로 증가하는 과정과 반대이다.
그러므로 상기 출력단자(VCOM)의 전압 레벨은 이산적 순차적으로 제4전압에서 제1전압에 도달하게 된다(VCOMH -> VDD -> GND -> VCOML).
상기 소스 드라이버(600)의 구동 방법은 아래와 같다. 다수의 소스 라인들 중에서 대응되는 소스 라인으로 소정의 전압(((VH-VL)/2)이 버퍼링된다(S300).
소정의 활성화(예컨대, 하이 레벨) 구간을 가지는 다수의 제어신호들(CS1~CSm)은 제1스위칭부(622)의 다수의 스위치들(SW11~SW1m)로 인가된다.
상기 다수의 스위치들(SW11~SW1m)은 상기 다수의 제어신호들(CS1~CSm)에 응답하여, 제1버퍼(620)가 버퍼링하는 소정의 전압을 다수의 소스 라인들(S1~Sm) 중에서 대응하는 소스 라인으로 공급하는 것을 스위칭한다.
예를 들면, 상기 다수의 제어신호들(CS1~CSm) 중에서 제1제어신호(예컨대, CS1)가 활성화되면 상기 제1스위치(SW11)가 온 되어, 상기 다수의 소스 라인들(S1~Sm) 중에서 제1소스 라인(S1)으로 상기 소정의 전압이 공급된다.
도 9에 도시된 바와 같이, 상기 다수의 제어신호들(CS1~CSm) 각각은 다수의 채널 선택신호들(CSEL1~CSELm) 중에서 대응하는 채널 선택신호가 활성화되기 이전까지 활성화 상태를 유지한다. 그러므로 상기 다수의 소스 라인들(S1~Sm) 중에서 대응하는 소스 라인의 전압 레벨은 상기 대응하는 채널 선택신호가 활성화되기 이 전까지 상기 소정의 전압으로 유지된다.
상기 다수의 소스 라인들(S1~Sm) 중에서 대응되는 상기 소스 라인으로 디지털 영상 데이터에 상응하는 아날로그 전압이 버퍼링된다(S400).
제2스위칭부(626)의 다수의 스위치들(SW21~SW2m)은 상기 다수의 채널 선택신호들(CSEL1~CSELm) 중에서 대응하는 채널 선택신호에 응답하여 제2버퍼(670)의 출력신호를 상기 다수의 소스 라인들(S1~Sm) 중에서 적어도 하나의 소스 라인으로 공급하는 것을 스위칭한다.
예를 들면, 상기 다수의 채널 선택신호들(CSEL1~CSELm) 중에서 제1채널 선택신호(예컨대, CSEL1)가 활성화되면 상기 제1스위치(SW21)가 온 되어 상기 다수의 소스 라인들(S1~Sm) 중에서 제1소스 라인(S1)으로 상기 제2버퍼(670)의 출력신호가 공급된다.
도 9에 도시된 바와 같이, 상기 다수의 채널 선택신호들(CSEL1~CSELm)은 순차적으로 활성화 되므로(CSEL1 -> CSEL2 ->...->CSELm) 상기 다수의 스위치들(SW21~SW2m)은 순차적으로 온 되며(SW21 -> SW22 ->...-> SW2m) 상기 제2버퍼(670)의 출력신호는 순차적으로 상기 다수의 소스 라인들로 공급된다(S1 -> S2 ->...-> Sm).
그러므로 상기 다수의 소스 라인들(S1~Sm) 각각의 전압 레벨은 상기 제1버퍼(620)에 의하여 버퍼링된 상기 소정의 전압에 도달한 후 대응하는 상기 제2버퍼(670)의 출력신호의 전압 레벨에 도달하게 된다.
상기 소스 드라이버(600)을 구동하는 방법은, 데이터 선택 회로(630)가 상기 다수의 채널 선택신호들(CSEL1~CSELm)에 응답하여 다수의 영상 데이터(VD1~VDm) 중에서 대응하는 하나의 영상 데이터를 선택하여 출력하는 단계, 극성 제어회로(640)가 극성 제어신호(PCS)에 응답하여 상기 선택된 영상 데이터의 극성을 제어하는 단계, 래칭회로(650)가 래칭신호(LS)에 응답하여 상기 극성이 제어된 영상 데이터를 래칭하는 단계, 및 DAC(660)이 상기 래칭된 영상 데이터에 상응하는 아날로그 전압을 발생시키는 단계를 더 구비할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 디스플레이 장치 구동시 다수의 소스 라인들 중에서 대응하는 소스 라인을 소정의 전압으로 프리차징한 후 디지털 영상 데이터에 상응하는 아날로그 전압을 출력하는 소스 드라이버 및 공통 전압을 이산적 순차적으로 증가시키거나 상기 공통 전압을 이산적 순차적으로 감소시킬 수 있는 공통 전압 드라이버를 이용하여 전류 소비를 감소시킴으로써, 일반적인 소스 드라이버와 공통 전압 드라이버를 이용한 디스플레이 장치에 비해 전력 소비를 줄이는 효과가 있다.

Claims (13)

  1. 소정의 전압을 버퍼링하는 제1버퍼;
    각각이 상기 제1버퍼의 출력단자와 디스플레이 패널에 포함된 모든 소스 라인들 중에서 대응되는 소스 라인 사이에 접속되는 다수의 제1스위치들;
    디지털 영상 데이터에 상응하는 아날로그 전압을 버퍼링하는 제2버퍼; 및
    각각이 상기 제2버퍼의 출력단자와 상기 모든 소스 라인들 중에서 대응되는 소스 라인 사이에 접속되는 다수의 제2스위치들을 구비하며,
    상기 다수의 제1스위치들 각각은 다수의 제어 신호들 각각에 응답하여 순차적으로 하나씩 제어되는 소스 드라이버.
  2. 제1항에 있어서, 상기 소스 드라이버는 상기 제1버퍼의 출력 단자와 접지 라인 사이에 접속되는 커패시터를 더 구비하는 소스 드라이버.
  3. 소정의 전압을 버퍼링하는 제1버퍼;
    다수의 제어신호들 각각에 응답하여, 디스플레이 패널에 포함된 모든 소스 라인들 각각으로 동시에 공급되는 상기 제1버퍼의 출력전압을 순차적으로 제어하기 위한 제1스위칭 블럭;
    디지털 영상 데이터에 상응하는 아날로그 전압을 버퍼링하는 제2버퍼;
    다수의 채널 선택신호들 각각에 응답하여 상기 제2버퍼의 출력전압을 상기 모든 소스 라인들 각각으로 순차적으로 공급하기 위한 제2스위칭 블럭; 및
    상기 다수의 제어신호들과 상기 다수의 채널 선택신호들을 발생하는 컨트롤러를 구비하며,
    상기 다수의 채널 선택 신호들 각각은 상기 다수의 제어신호들 중에서 대응하는 제어 신호가 비활성화되는 시점에서 하나씩 활성화되는 소스 드라이버.
  4. 제3항에 있어서, 상기 소스 드라이버는,
    상기 다수의 채널 선택신호들에 응답하여 다수의 영상 데이터 중에서 대응하는 하나의 영상 데이터를 선택하여 출력하는 데이터 선택회로;
    극성 제어신호에 응답하여 상기 데이터 선택회로의 출력데이터의 극성을 제어하는 극성 제어회로;
    래칭신호에 응답하여 상기 극성 제어회로의 출력데이터를 래칭하는 래치회로; 및
    상기 래치회로의 출력신호에 상응하는 상기 아날로그 전압을 발생시키는 디지털-아날로그 변환기를 더 구비하는 소스 드라이버.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 다수의 게이트 라인들과 다수의 화소들을 구비하는 디스플레이 패널; 및
    소스 드라이버를 포함하며,
    상기 소스 드라이버는,
    소정의 전압을 버퍼링하는 제1버퍼;
    각각이 상기 제1버퍼의 출력단자와 상기 디스플레이 패널에 포함된 모든 소스 라인들 중에서 대응되는 소스 라인 사이에 접속되는 다수의 제1스위치들;
    디지털 영상 데이터에 상응하는 아날로그 전압을 버퍼링하는 제2버퍼; 및
    각각이 상기 제2버퍼의 출력단자와 상기 모든 소스 라인들 중에서 대응되는 소스 라인 사이에 접속되는 다수의 제2스위치들을 구비하며,
    상기 다수의 제1스위치들 각각은 다수의 제어 신호들 각각에 응답하여 순차적으로 하나씩 제어되는 디스플레이 장치.
  9. 다수의 게이트 라인들과 다수의 화소들을 구비하는 디스플레이 패널; 및
    소스 드라이버를 포함하며,
    상기 소스 드라이버는,
    소정의 전압을 버퍼링하는 제1버퍼;
    다수의 제어신호들 각각에 응답하여, 상기 디스플레이 패널에 포함된 모든 소스 라인들 각각으로 동시에 공급되는 상기 제1버퍼의 출력전압을 순차적으로 제어하기 위한 제1스위칭 블럭;
    디지털 영상 데이터에 상응하는 아날로그 전압을 버퍼링하는 제2버퍼;
    다수의 채널 선택신호들 각각에 응답하여 상기 제2버퍼의 출력전압을 상기 모든 소스 라인들 각각으로 순차적으로 공급하기 위한 제2스위칭 블럭; 및
    상기 다수의 제어신호들과 상기 다수의 채널 선택신호들을 발생하는 컨트롤러를 구비하며,
    상기 다수의 채널 선택 신호들 각각은 상기 다수의 제어신호들 중에서 대응하는 제어 신호가 비활성화되는 시점에서 하나씩 활성화되는 디스플레이 장치.
  10. 제8항 또는 제9항에 있어서, 상기 디스플레이 장치는 상기 디스플레이 패널에 포함된 공통 전압 라인으로 공통 전압을 공급하는 공통 전압 드라이버를 더 구비하며, 상기 공통 전압 드라이버는,
    상기 공통 전압을 출력하는 출력단자;
    제1입력 전압을 증폭하여 제1전압을 출력하는 제1증폭기;
    상기 출력단자와 상기 제1증폭기의 출력단자 사이에 접속되는 제1스위치;
    제2전압을 수신하기 위한 제1라인과 상기 출력단자 사이에 접속되는 제2스위치;
    제3전압을 수신하기 위한 제2라인과 상기 출력단자 사이에 접속되는 제3스위치;
    제2입력 전압을 증폭하여 제4전압을 출력하는 제2증폭기; 및
    상기 출력단자와 상기 제2증폭기의 출력단자 사이에 접속되는 제4스위치를 구비하는 디스플레이 장치.
  11. 제10항에 있어서, 상기 제1스위치부터 제4스위치는,
    순차적으로 온 되어 상기 출력단자의 전압 레벨을 상기 제1전압에서부터 상기 제4전압까지 이산적 순차적으로 증가시키거나 상기 출력단자의 전압 레벨을 상기 제4전압에서부터 상기 제1전압까지 이산적 순차적으로 감소시킬 수 있는 디스플레이 장치.
  12. 디지털 영상 데이터의 비트 수에 상응하는 다수의 아날로그 전압들 중에서 가장 높은 전압 레벨과 가장 낮은 전압 레벨과의 차이의 절반에 해당하는 전압을 다수의 제어 신호들 각각에 응답하여 디스플레이 패널에 포함된 모든 소스 라인들 각각으로 동시에 공급하는 단계; 및
    다수의 채널 선택 신호들 각각에 응답하여 다수의 디지털 영상 데이터 각각에 상응하는 아날로그 전압들 각각을 상기 모든 소스 라인들 각각으로 순차적으로 공급하는 단계를 포함하며,
    상기 다수의 채널 선택 신호들 각각은 상기 다수의 제어신호들 중에서 대응하는 제어 신호가 비활성화되는 시점에서 하나씩 활성화되는 디스플레이 장치의 구동 방법.
  13. 삭제
KR1020060091354A 2006-09-20 2006-09-20 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법 KR101258644B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060091354A KR101258644B1 (ko) 2006-09-20 2006-09-20 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법
US11/743,182 US8610657B2 (en) 2006-09-20 2007-05-02 Source driver, common voltage driver, and method of driving display device using time division driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091354A KR101258644B1 (ko) 2006-09-20 2006-09-20 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20080026390A KR20080026390A (ko) 2008-03-25
KR101258644B1 true KR101258644B1 (ko) 2013-04-26

Family

ID=39188071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091354A KR101258644B1 (ko) 2006-09-20 2006-09-20 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US8610657B2 (ko)
KR (1) KR101258644B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865329B1 (ko) * 2007-03-29 2008-10-27 삼성전자주식회사 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법
US20100117687A1 (en) * 2008-11-07 2010-05-13 Nuvoton Technology Corporation Track and hold circuits for audio systems and oeprational methods thereof
KR101581723B1 (ko) * 2008-12-26 2015-12-31 주식회사 동부하이텍 액정 패널 소스 드라이버를 위한 앰프 출력 보호회로 및 이의 동작 방법
JP4821029B2 (ja) * 2009-01-09 2011-11-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
CN102930843B (zh) * 2012-10-31 2015-04-29 旭曜科技股份有限公司 源极驱动装置和平面显示器
JP6322944B2 (ja) * 2013-10-02 2018-05-16 セイコーエプソン株式会社 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器
KR102187836B1 (ko) * 2014-09-25 2020-12-07 주식회사 실리콘웍스 디스플레이 구동 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059222A (ko) * 2000-11-10 2002-07-12 가네코 히사시 패널 표시 장치의 데이터선 구동 회로
KR20050040790A (ko) * 2003-10-28 2005-05-03 삼성전자주식회사 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0249954B1 (en) * 1986-06-17 1992-12-02 Fujitsu Limited Driving a matrix type display device
DE69221434T2 (de) * 1991-11-15 1997-12-11 Asahi Glass Co Ltd Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung
JPH0760301B2 (ja) * 1992-12-02 1995-06-28 日本電気株式会社 液晶駆動回路
DE69533982T2 (de) * 1994-11-21 2006-01-05 Seiko Epson Corp. Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren
JP3372142B2 (ja) * 1995-07-10 2003-01-27 株式会社東芝 液晶表示装置及びその駆動回路
JP3156045B2 (ja) 1997-02-07 2001-04-16 株式会社日立製作所 液晶表示装置
JPH1130975A (ja) 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP3832125B2 (ja) * 1998-01-23 2006-10-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US6304241B1 (en) * 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
JP2001108966A (ja) * 1999-10-13 2001-04-20 Sharp Corp 液晶パネルの駆動方法および駆動装置
JP4201070B2 (ja) * 2000-06-28 2008-12-24 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のガンマ電圧の修正装置および方法
JP3627710B2 (ja) * 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
KR100864495B1 (ko) * 2002-07-19 2008-10-20 삼성전자주식회사 액정 표시 장치
JP3799308B2 (ja) * 2002-08-02 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR20040093877A (ko) 2003-04-30 2004-11-09 매그나칩 반도체 유한회사 출력단의 전압특성을 개선한 ｌｃｄ 패널 구동용 소스드라이버
US20050088395A1 (en) * 2003-10-28 2005-04-28 Samsung Electronics Co., Ltd. Common Voltage driver circuits and methods providing reduced power consumption for driving flat panel displays
KR100672643B1 (ko) 2003-12-30 2007-01-24 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 공통 전압 구동회로
JP2005215052A (ja) * 2004-01-27 2005-08-11 Nec Electronics Corp 液晶駆動電源回路、液晶駆動装置、液晶表示装置
US7420552B2 (en) * 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
KR100712553B1 (ko) * 2006-02-22 2007-05-02 삼성전자주식회사 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059222A (ko) * 2000-11-10 2002-07-12 가네코 히사시 패널 표시 장치의 데이터선 구동 회로
KR20050040790A (ko) * 2003-10-28 2005-05-03 삼성전자주식회사 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법

Also Published As

Publication number Publication date
US8610657B2 (en) 2013-12-17
US20080068325A1 (en) 2008-03-20
KR20080026390A (ko) 2008-03-25

Similar Documents

Publication Publication Date Title
US9165525B2 (en) Display device and method for driving same
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
US7098881B2 (en) Liquid crystal driver circuit and LCD having fast data write capability
KR100869859B1 (ko) 증폭 회로 및 이를 이용하는 표시 장치의 구동 장치
KR100717278B1 (ko) 슬루 레이트 조절이 가능한 소스 드라이버
US8330750B2 (en) Liquid crystal drive device and liquid crystal display device using the same
US20070018939A1 (en) Source driver circuit and driving method for liquid crystal display device
KR101258644B1 (ko) 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법
KR100800490B1 (ko) 액정 표시 장치 및 이의 구동 방법
US9076405B2 (en) Display device, method for driving same, and liquid crystal display device
US20080303771A1 (en) Display and two step driving method thereof
JP2009014842A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
US8289307B2 (en) Source driver with low power consumption and driving method thereof
JP2009300866A (ja) 駆動回路および表示装置
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
US8207960B2 (en) Source driver with low power consumption and driving method thereof
KR20090127771A (ko) 액정표시장치
KR101516581B1 (ko) 소스 드라이버 및 이를 포함하는 디스플레이 장치
US9621035B2 (en) Control circuit for switching regulator, integrated circuit device, switching regulator, and electronic device
KR101363652B1 (ko) 액정표시장치 및 그의 고속구동 방법
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
KR101373335B1 (ko) 액정표시장치
JP5233272B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7