KR100800490B1 - 액정 표시 장치 및 이의 구동 방법 - Google Patents

액정 표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR100800490B1
KR100800490B1 KR1020070008608A KR20070008608A KR100800490B1 KR 100800490 B1 KR100800490 B1 KR 100800490B1 KR 1020070008608 A KR1020070008608 A KR 1020070008608A KR 20070008608 A KR20070008608 A KR 20070008608A KR 100800490 B1 KR100800490 B1 KR 100800490B1
Authority
KR
South Korea
Prior art keywords
source line
voltages
source
line driving
voltage
Prior art date
Application number
KR1020070008608A
Other languages
English (en)
Inventor
우재혁
이재구
강원식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070008608A priority Critical patent/KR100800490B1/ko
Priority to US12/014,277 priority patent/US8269707B2/en
Priority to DE102008005855A priority patent/DE102008005855A1/de
Priority to CN200810004583XA priority patent/CN101231438B/zh
Application granted granted Critical
Publication of KR100800490B1 publication Critical patent/KR100800490B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치는, 픽셀들, 스위치부, 및 게이트 라인 구동부를 포함한다. 픽셀들은 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치된다. 스위치부는 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 소스 라인들에 공급한다. 게이트 라인 구동부는 소스 라인 구동 전압들을 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 게이트 라인들을 통해 순차적으로 출력한다. 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨에서 제2 레벨로 또는 제2 레벨로부터 제1 레벨로 천이한다. 제1 하프 프레임에서, 스위치부는 소스 라인 구동 전압들을 소스 라인들 중 홀수 소스 라인에만 공급한다. 제2 하프 프레임에서, 스위치부는 소스 라인 구동 전압들을 소스 라인들 중 짝수 소스 라인에만 공급한다.

Description

액정 표시 장치 및 이의 구동 방법{Liquid crystal display device and method of driving the same}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 기술에 따른 액정 표시 장치의 액정 표시 패널의 일례(10)를 설명하는 도면이다.
도 2는 종래의 기술에 따른 인버젼 방법을 설명하는 도면이다.
도 3은 본 발명의 비교예에 따른 라인 인버젼 방법을 이용하여 구동되는 게이트 라인들을 설명하는 도면이다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명하는 도면이다.
도 5는 도 4에 도시된 액정 표시 장치(100)의 칼럼 인버젼 동작을 설명하는 타이밍 다이어그램이다.
도 6은 도 5의 칼럼 인버젼 방법에 따른 화면 구성을 설명하는 도면이다.
도 7은 도 4에 도시된 액정 표시 장치(100)의 도트 인버젼 동작을 설명하는 타이밍 다이어그램이다.
도 8은 도 7의 도트 인버젼 방법에 따른 화면 구성을 설명하는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치(200)를 설명하는 도면 이다.
도 10은 도 9의 프리차지부(230)의 동작을 설명하는 타이밍 다이어그램이다.
< 도면의 주요 부분에 대한 부호의 설명>
120: 게이트 라인 구동부 130: 스위치부
140: 소스 라인 구동부 220: 게이트 라인 구동부
230: 프리차지부 240: 스위치부
250: 소스 라인 구동부
본 발명은, 액정 표시 장치에 관한 것으로, 보다 상세하게는, 칼럼 반전 또는 도트 반전을 수행하는 액정 표시 장치, 및 액정 표시 장치의 구동 방법에 관한 것이다.
액정 표시 장치(liquid crystal display device)는, 다른 타입(type)의 디스플레이 장치들에 대해, 소형화, 박형화 및 저전력 소모의 장점들을 가지며, 노트북 컴퓨터(notebook computer) 및 휴대 전화기(mobile phone)와 같은 전자 장치들에 사용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(thin film transistor)를 이용하는 액티브 매트릭스 타입(active matrix type)의 액정 표시 장치는 동영상(moving image)을 표시(display)하기에 적합하다.
도 1은 종래의 기술에 따른 액정 표시 장치의 액정 표시 패널(liquid crystal display panel)의 일례(10)를 설명하는 도면이다.
도 1을 참조하면, 액정 표시 패널(10)은, 다수의 소스 라인들(S1 ~ S4), 다수의 게이트 라인들(G1 ~ G4), 다수의 스위치 트랜지스터(switch transistor)(TFT)들, 및 다수의 액정 커패시터(liquid crystal capacitor)(CLC)들을 포함한다.
하나의 픽셀(pixel)은 하나의 스위치 트랜지스터(TFT) 및 하나의 액정 커패시터(CLC)를 포함한다. 스위치 트랜지스터(TFT)는 각각의 게이트 라인들(gate lines)(G1 ~ G4)을 구동하는 신호에 응답하여 턴-온(turn-on) 또는 턴-오프(turn-off)된다. 스위치 트랜지스터(TFT)의 하나의 단자는 각각의 소스 라인들(source lines)(S1 ~ S4)에 연결된다. 액정 커패시터(CLC)는 스위치 트랜지스터(TFT)의 다른 단자(즉, 픽셀 전극(pixel electrode))와 공통 전극(common electrode) 사이에 연결된다. 공통 전극에는 공통 전압(common voltage)(VCOM)(예를 들어, 0(volt))이 인가된다.
액정 표시 패널(10)의 각각의 픽셀들에 영상 데이터(image data)를 전달하기 위하여, 액정 표시 패널(10)의 게이트 라인들(G1 ~ G4)은 게이트 라인 단위로 순차적으로 활성화(activation)된다. 상기 활성화된 게이트 라인에 연결된 픽셀들로 각각의 소스 라인들(S1 ~ S4)에 인가되는 영상 데이터가 전달된다.
상기 픽셀 전극과 공통 전극 사이에는 액정이 주입(injection)된다. 두 전극들에 전압이 인가될 때, 액정에 전계가 형성된다. 상기 전계의 세기를 조절하여 액정을 통과하는 빛의 양을 조절하는 것에 의해 영상이 표시된다. 액정에 한 방향의 전계가 계속하여 인가될 때 액정의 열화(degradation)가 발생될 수 있다. 따라서, 액정의 열화를 방지하기 위하여, 공통 전압에 대한 소스 전압(또는 데이터 전압)의 극성(polarity)(또는 레벨(level))을 프레임(frame) 단위로 반전(inversion)하여 구동하는 인버젼(inversion) 방법이 사용된다.
도 2는 종래의 기술에 따른 인버젼 방법을 설명하는 도면이다.
도 2를 참조하면, 프레임 인버젼 방법(frame inversion method), 라인(line) 인버젼 방법, 칼럼(column) 인버젼 방법, 및 도트(dot) 인버젼 방법이 도시되어 있다. 도 2의 G1 ~ G4는 도 1의 게이트 라인들(G1 ~ G4)에 대응하고, 도 2의 S1 ~ S4는 도 1의 소스 라인들(S1 ~ S4)에 대응한다. 하나의 픽셀은 하나의 게이트 라인과 하나의 소스 라인의 교차 영역에 배치된다. 도 2에 도시된 16개의 화면들(screens)은 4×4 픽셀들로 구성된다.
프레임 인버젼 방법에서는, 16개의 픽셀들로 구성되는 픽셀 그룹(pixel group)의 극성이 프레임 단위로 반전된다. 라인 인버젼 방법에서는, 4개의 픽셀들로 구성되는 픽셀 그룹의 극성이 라인 단위로 반전된다. 칼럼 인버젼 방법에서는, 4개의 픽셀들로 구성되는 픽셀 그룹의 극성이 칼럼 단위로 반전된다. 도트 인버젼 방법에서는, 1개의 픽셀만으로 구성되는 픽셀 그룹의 극성이 도트 단위로 반전된다.
프레임 인버젼 방법은 적은 전력을 소비하지만 고화질 화면(screen)을 표시(display)할 수 없다. 그러나, 도트 인버젼 방법은 화면의 플리커(flicker)가 감소되는 것에 의해 고화질 화면을 표시할 수 있지만, 많은 전력을 소비한다. 도트 인버젼 방법은 고화질을 구현할 수 있으므로, 대형 액정 표시 장치에 널리 사용된 다.
본 발명이 이루고자 하는 기술적 과제는, 적은 전력을 소비하고 고화질 화면을 표시할 수 있는 액정 표시 장치 및 액정 표시 장치의 구동 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨에서 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 한다.
상기 액정 표시 장치는, 상기 소스 라인 구동 전압들을 상기 스위치부로 출 력하는 출력 버퍼들을 더 구비하고, 상기 출력 버퍼들의 개수는 상기 소스 라인들의 개수의 1/2이다. 상기 게이트 라인 구동 신호들은, 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화된다.
상기 스위치부는, 제1 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 홀수 소스 라인에 공급하는 스위치들과, 제2 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급하는 스위치들을 포함한다. 상기 제1 및 제2 스위치 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성된다.
상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 인가된다.
상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 인가된다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 한다.
상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이다.
상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기 준으로 하여 음의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부; 및 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 한다.
상기 프리차지부는, 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지한다.
상기 프리차지부는, 제1 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 홀수 소스 라인에 공급하는 프리차지 회로들과, 제2 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 짝수 소스 라인에 공급하는 프리차지 회로들을 포함한다. 상기 제1 및 제2 프리차지 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성된다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치의 구동 방법은, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 관한 것으로, 상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계; 상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하는 단계; 상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 단계; 및 상기 소스 라인들에 공급된 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 한다.
상기 액정 표시 장치의 구동 방법은, 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플 로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 단계를 더 구비한다.
상기 액정 표시 장치의 구동 방법은, 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 단계를 더 구비한다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치의 구동 방법은, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 관한 것으로, 상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계; 상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하는 단계; 상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 단계; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 한다.
이러한 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압이 하나의 프레임 마다 한번 천이하므로, 소비 전력을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압의 주파수를 감소시켜 프레임의 주파수와 동일하게 할 수 있으므로, 가청 소음을 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 하나의 출력 버퍼로 이웃하는 두 개의 소스 라인들을 구동할 수 있으므로, 소스 라인 구동부의 칩 사이즈를 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 소스 라인의 플로팅 전압에 의한 화질 열화를 방지할 수 있거나 또는 소스 라인을 구동할 때 소비되는 전력을 감소시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명을 설명하기 전에, 본 발명에 대한 비교예가 도 3을 참조하여 설명된다. 도 3은 본 발명의 비교예에 따른 라인 인버젼 방법을 이용하여 구동되는 게이트 라인들을 설명하는 도면이다. 상기 라인 인버젼 방법은 도 1의 액정 표시 패널(10)에 적용될 수 있다.
도 3을 참조하면, N 번째 프레임의 각각의 게이트 라인들(G1 ~ G4)이 스캔(scan)될 때마다 공통 전압(VCOM)의 극성이 반전된다. 예를 들어, 공통 전 압(VCOM)에 대한 소스 라인들(S1 ~ S4)에 인가되는 정극성 데이터(positive polarity data)가 홀수 게이트 라인(G1 및 G3)에 전송되면, 공통 전압(VCOM)에 대한 소스 라인들(S1 ~ S4)에 인가되는 부극성 데이터(negative polarity data)가 짝수 게이트 라인(G2 및 G4)에 전송된다. N+1 번째 프레임이 스캔될 때, 홀수 게이트 라인(G1 및 G3)의 극성 및 짝수 게이트 라인(G2 및 G4)의 극성이 반전되는 것에 의해 액정의 열화가 방지된다.
그러나, 각각의 게이트 라인들(G1 ~ G4)이 스캔될 때마다 공통 전압(VCOM)의 극성이 반전되므로, 라인 인버젼 방법은 많은 전력을 소비할 수 있다. 휴대 전화기와 같은 중소형 액정 표시 장치는 QVGA(Quarter Video Graphics Array)의 액정 표시 패널을 포함할 수 있다. 상기 QVGA의 해상도(resolution)는 240×320 픽셀들(pixels)일 수 있다. 상기 QVGA급(QVGA-class) 액정 표시 장치에서 게이트 라인의 수는 320개이므로, 하나의 프레임 마다 320 번의 공통 전압(VOM)의 극성이 변경될 수 있다. 따라서, 라인 인버젼 방법을 이용하는 액정 표시 장치가 휴대 전화기와 같은 중소형 액정 표시 장치에 사용될 때, 라인 인버젼 방법을 이용하는 액정 표시 장치는 많은 전력을 소비하는 문제점이 있다. 따라서, 적은 전력을 소비하고 고화질 화면을 표시할 수 있고, 휴대 전화기에 사용될 수 있는 액정 표시 장치가 필요하다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명하는 도면이다.
도 4를 참조하면, 액정 표시 장치(100)는, 액정 표시 패널(110), 게이트 라인 구동부(gate line driving unit)(120), 스위치부(switch unit)(130), 및 소스 라인 구동부(또는 소스 드라이버(source driver))(140)를 구비한다. 액정 표시 장치(100)는 칼럼 반전 동작 또는 도트 반전 동작을 수행한다.
액정 표시 패널(110)은, 다수의 소스 라인들(S1 ~ S4), 다수의 게이트 라인들(G1 ~ G4), 다수의 스위치 트랜지스터(TFT)들, 및 다수의 액정 커패시터(CLC)들을 포함한다. 액정 표시 패널(110)은, 예를 들어, 4×4 픽셀들을 포함한다.
하나의 픽셀은 하나의 게이트 라인과 하나의 소스 라인의 교차 영역에 배치된다. 하나의 픽셀은 하나의 스위치 트랜지스터(TFT) 및 하나의 액정 커패시터(CLC)를 포함한다. 스위치 트랜지스터(TFT)는 각각의 게이트 라인들(G1 ~ G4)을 구동하는 신호에 응답하여 턴-온 또는 턴-오프된다. 스위치 트랜지스터(TFT)의 하나의 단자는 각각의 소스 라인들(S1 ~ S4)에 연결된다. 액정 커패시터(CLC)는 스위치 트랜지스터(TFT)의 다른 단자(픽셀 전극)와 공통 전극 사이에 연결된다. 공통 전극에는 공통 전압(VCOM)이 인가된다.
스위치부(130)는 액정 커패시터(CLC)의 공통 전극에 인가되는 공통 전압(VCOM)의 레벨(또는 극성)과 반대인 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4)에 공급한다.
스위치부(130)는 다수의 스위치들(131 ~ 134)을 포함한다. 제1 스위치(131) 및 제3 스위치(133)는 제1 스위치 제어 신호(SW1)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다. 제2 스위치(132) 및 제4 스위치(134)는 제2 스위치 제어 신호(SW2)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압 들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은, 예를 들어, 게이트 라인 구동부(120)로부터 출력되는 게이트 라인들(G1 ~ G4)을 구동하는 게이트 라인 구동 신호들을 이용하여 생성될 수 있다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은 액정 표시 장치(100)에 포함된 타이밍 컨트롤러(timing controller)로부터 발생될 수도 있다.
소스 라인 구동부(140)는 다수의 출력 버퍼들(output buffers)(또는 소스 앰프들(source amplifiers))(141, 142)을 포함한다. 소스 라인 구동부(140)는 소스 라인들(S1 ~ S4)의 개수의 1/2에 대응하는 개수의 출력 버퍼들을 포함한다. 출력 버퍼들(141, 142)은 소스 라인 구동 전압들(SD1, SD2)을 스위치부(130)로 출력한다.
게이트 라인 구동부(120)는 소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 게이트 라인들(G1 ~ G4)을 통해 순차적으로 출력한다.
도 5는 도 4에 도시된 액정 표시 장치(100)의 칼럼 인버젼 동작(또는 칼럼 인버젼 방법)을 설명하는 타이밍 다이어그램이다. 도 4 및 도 5를 참조하여 액정 표시 장치(100)의 칼럼 인버젼 방법이 다음과 같이 설명된다.
공통 전압(VCOM)은 각각의 프레임들(N 프레임, N+1 프레임, N+2 프레임, N+3 프레임)에 포함된 제1 하프 프레임(HF1)과 제2 하프 프레임(HF2)의 경계에서 제1 레벨(예를 들어, 하이 레벨(high level))로부터 제2 레벨(예를 들어, 로우 레벨(low level))로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이(transition)(또 는 토글링(toggling))한다. 예를 들어, 공통 전압(VCOM)의 하이 레벨(high level) 전압은 5(volt)일 수 있고, 공통 전압(VCOM)의 로우 레벨(low level) 전압은 0(volt)일 수 있다.
소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)의 레벨과 반대로 변경된다. 즉, 소스 라인 구동 전압들(SD1, SD2)의 위상과 공통 전압(VCOM)의 위상은 반대(즉, 180 도(degree)의 위상 차이(phase difference))이다. 소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)에 대한 정극성(positive polarity)의 전압 및 부극성(negative polarity)의 전압을 포함한다.
제1 하프 프레임(HF1)에서, 제1 및 제3 스위치들(도 4의 131 및 133)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화되므로, 상기 제1 및 제3 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에만 공급한다.
제2 하프 프레임(HF2)에서, 제2 및 제4 스위치들(도 4의 132 및 134)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화되므로, 상기 제2 및 제4 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에만 공급한다.
소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들(GD1 ~ GD4)은 제1 하프 프레임(HF1) 및 제2 하프 프레임(HF2)에서 순차적으로 활성화된다. 즉, 게이트 라인 구동 신호들(GD1 ~ GD4)은 하나의 프레임 마다 두 번 순차적으로 활성화된다. 상기 활성화된 게이트 라인 구동 신호들(GD1 ~ GD4)에 응답하여, 상기 픽셀들의 스위치 트랜지스터(TFT)들이 턴-온되어 액정 커패시터(CLC)들의 픽셀 전극들에 소스 라인 구동 전압들(SD1, SD2)이 전달된다.
도 6은 도 5의 칼럼 인버젼 방법에 따른 화면 구성을 설명하는 도면이다.
도 6을 참조하면, N 프레임의 제1 하프 프레임(HF1)에서, 홀수 소스 라인(S1 및 S3)에는 상기 공통 전압(VCOM)을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압(즉, 정극성의 전압)이 인가되고, 짝수 소스 라인(S2 및 S4)의 전압은 플로팅 상태(floating state)(도 6에서 "ㆍ"으로 표시됨)이다.
N 프레임의 제2 하프 프레임(HF2)에서, 홀수 소스 라인(S1 및 S3)의 전압은 플로팅 상태이고, 짝수 소스 라인(S2 및 S4)은 공통 전압(VCOM)을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압(즉, 부극성의 전압)이 인가된다.
따라서, N 프레임의 제1 하프 프레임(HF1)과 N 프레임의 제2 하프 프레임(HF2)이 결합될 때, N 프레임의 홀수 소스 라인(S1 및 S3)에 정극성의 전압이 인가되고, N 프레임의 짝수 소스 라인(S2 및 S4)에 부극성의 전압이 인가된다.
N+1 프레임, N+2 프레임, 및 N+3 프레임의 화면 구성에 대한 설명은 전술한 N 프레임의 화면 구성에 대한 설명과 유사하다. 결론적으로, 도 6에 도시된 바와 같이, 칼럼 인버젼 방법이 N 프레임으로부터 N+3 프레임까지 수행된다.
도 7은 도 4에 도시된 액정 표시 장치(100)의 도트 인버젼 동작(또는 도트 인버젼 방법)을 설명하는 타이밍 다이어그램이다. 도 4 및 도 7을 참조하여 액정 표시 장치(100)의 도트 인버젼 방법이 다음과 같이 설명된다.
공통 전압(VCOM)은 각각의 프레임들(N 프레임, N+1 프레임, N+2 프레임, N+3 프레임)에 포함된 제1 하프 프레임(HF1)과 제2 하프 프레임(HF2)의 경계에서 제1 레벨(예를 들어, 하이 레벨)로부터 제2 레벨(예를 들어, 로우 레벨)로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이한다. 예를 들어, 공통 전압(VCOM)의 하이 레벨 전압은 5(volt)일 수 있고, 공통 전압(VCOM)의 로우 레벨 전압은 0(volt)일 수 있다.
소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)의 레벨과 반대로 변경된다. 즉, 소스 라인 구동 전압들(SD1, SD2)의 위상과 공통 전압(VCOM)의 위상은 반대(즉, 180 도의 위상 차이)이다. 소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)에 대한 정극성의 전압 및 부극성의 전압을 포함한다.
제1 하프 프레임(HF1)에서, 제1 및 제3 스위치들(도 4의 131 및 133)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화된 후 제2 및 제4 스위치들(도 4의 132 및 134)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화되므로, 상기 제1 내지 제4 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한 후 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다.
제2 하프 프레임(HF2)에서, 제2 및 제4 스위치들(도 4의 132 및 134)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화된 후 제1 및 제3 스위치들(도 4의 131 및 133)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화되므로, 상기 제1 내지 제4 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라 인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한 후 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다.
소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들(GD1 ~ GD4)은 제1 하프 프레임(HF1) 및 제2 하프 프레임(HF2)에서 순차적으로 활성화된다. 즉, 게이트 라인 구동 신호들(GD1 ~ GD4)은 하나의 프레임 마다 두 번 순차적으로 활성화된다. 상기 활성화된 게이트 라인 구동 신호들(GD1 ~ GD4)에 응답하여, 상기 픽셀들의 스위치 트랜지스터(TFT)들이 턴-온되어 액정 커패시터(CLC)들의 픽셀 전극들에 소스 라인 구동 전압들(SD1, SD2)이 전달된다.
도 8은 도 7의 도트 인버젼 방법에 따른 화면 구성을 설명하는 도면이다.
도 8을 참조하면, N 프레임의 제1 하프 프레임(HF1)에서, 홀수 소스 라인(S1 및 S3)에는 상기 공통 전압(VCOM)을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압(정극성의 전압)과 플로팅 전압(도 8에서 "ㆍ"으로 표시됨)이 순차적으로 공급된다. 그리고, 짝수 소스 라인(S2 및 S4)에 공급되는 전압의 배치는 상기 홀수 소스 라인(S1 및 S3)에 공급되는 전압의 배치와 반대이다.
N 프레임의 제2 하프 프레임(HF2)에서, 홀수 소스 라인(S1 및 S3)은 플로팅 전압과 공통 전압(VCOM)을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압(부극성의 전압)이 순차적으로 공급된다. 그리고, 짝수 소스 라인(S2 및 S4)에 공급되는 전압의 배치는 상기 홀수 소스 라인(S1 및 S3)에 공급되는 전압의 배치와 반대이다.
따라서, N 프레임의 제1 하프 프레임(HF1)과 N 프레임의 제2 하프 프레임(HF2)이 결합될 때, N 프레임의 홀수 소스 라인(S1 및 S3)에 정극성의 전압과 부극성의 전압이 순차적으로 공급되고, N 프레임의 짝수 소스 라인(S2 및 S4)에 부극성의 전압 및 정극성의 전압이 순차적으로 공급된다.
N+1 프레임, N+2 프레임, 및 N+3 프레임의 화면 구성에 대한 설명은 전술한 N 프레임의 화면 구성에 대한 설명과 유사하다. 결론적으로, 도 8에 도시된 바와 같이, 도트 인버젼 방법이 N 프레임으로부터 N+3 프레임까지 수행된다.
따라서, 본 발명에 따른 액정 표시 장치(100)는, 도 3에 도시된 라인 인버젼 방법을 이용하는 액정 표시 장치와 비교할 때 공통 전압(VCOM)이 하나의 프레임 마다 한번 천이하므로, 소비 전력을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치(100)는 공통 전압(VCOM)의 주파수를 감소시켜 프레임의 주파수와 동일하게 할 수 있으므로, 도 3에 도시된 라인 인버젼 방법을 이용하는 액정 표시 장치에서 발생할 수 있는 가청 소음(audible noise)을 감소시킬 수 있다. 또한, 도 3에 도시된 라인 인버젼 방법을 이용하는 액정 표시 장치는 하나의 출력 버퍼로 하나의 소스 라인(source line)을 구동하지만, 본 발명에 따른 액정 표시 장치(100)는 하나의 출력 버퍼로 이웃하는 두 개의 소스 라인들을 구동할 수 있으므로, 소스 라인 구동부의 칩 사이즈(chip size)를 효과적으로 감소시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치(200)를 설명하는 도면이다.
도 9를 참조하면, 액정 표시 장치(200)는, 액정 표시 패널(210), 게이트 라 인 구동부(220), 스위치부(230), 프리차지부(precharge unit)(230), 및 소스 라인 구동부(250)를 구비한다.
액정 표시 패널(210)은, 다수의 소스 라인들(S1 ~ S4), 다수의 게이트 라인들(G1 ~ G4), 다수의 스위치 트랜지스터(TFT)들, 및 다수의 액정 커패시터(CLC)들을 포함한다. 액정 표시 패널(210)은, 예를 들어, 4×4 픽셀들을 포함한다.
하나의 픽셀은 하나의 게이트 라인과 하나의 소스 라인의 교차 영역에 배치된다. 하나의 픽셀은 하나의 스위치 트랜지스터(TFT) 및 하나의 액정 커패시터(CLC)를 포함한다. 스위치 트랜지스터(TFT)는 각각의 게이트 라인들(G1 ~ G4)을 구동하는 신호에 응답하여 턴-온 또는 턴-오프된다. 스위치 트랜지스터(TFT)의 하나의 단자는 각각의 소스 라인들(S1 ~ S4)에 연결된다. 액정 커패시터(CLC)는 스위치 트랜지스터(TFT)의 다른 단자(픽셀 전극)와 공통 전극 사이에 연결된다. 공통 전극에는 공통 전압(VCOM)이 인가된다.
프리차지부(230)는, 소스 라인들(S1 ~ S4)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 소스 라인들(S1 ~ S4)의 전압들을 소스 라인들(S1 ~ S4)의 플로팅 상태를 방지하는 프리차지 전압(VPC)들로서 프리차지한다. 따라서, 프리차지부(230)는 소스 라인들(S1 ~ S4)에서 발생되는 플로팅 전압에 의한 화질 열화를 방지할 수 있다. 프리차지 전압(VPC)은, 예를 들어, 소스 라인에 공급되는 최대 전압의 1/2 일 수 있으며, 액정 표시 장치(200)의 외부로부터 공급될 수 있다.
프리차지부(230)는, 소스 라인들(S1 ~ S4)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 소스 라인들(S1 ~ S4)의 전압들을 소스 라인들(S1 ~ S4)의 전압들의 구동 속도(driving speed)를 증가시키는 프리차지 전압(VPC)들로서 프리차지한다. 따라서, 프리차지부(230)는 소스 라인들(S1 ~ S4)을 구동할 때 소비되는 전력을 감소시킬 수 있다.
프리차지부(230)는 다수의 프리차지 회로들(231 ~ 234)을 포함한다. 각각의 프리차지 회로들(231 ~ 234)은 엔모스 트랜지스터(NMOS transistor)로 구현될 수 있다. 제1 프리차지 회로(231) 및 제3 프리차지 회로(233)는 제1 프리차지 제어 신호(PC1)의 활성화에 응답하여 턴-온되는 것에 의해 프리차지 전압(VPC)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다. 제2 프리차지 회로(232) 및 제4 프리차지 회로(234)는 제2 프리차지 제어 신호(PC2)의 활성화에 응답하여 턴-온되는 것에 의해 프리차지 전압(VPC)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다. 제1 및 제2 프리차지 제어 신호들(PC1, PC2)은, 예를 들어, 게이트 라인 구동부(220)로부터 출력되는 게이트 라인들(G1 ~ G4)을 구동하는 게이트 라인 구동 신호들을 이용하여 생성될 수 있다. 제1 및 제2 프리차지 제어 신호들(PC1, PC2)은 액정 표시 장치(200)에 포함된 타이밍 컨트롤러로부터 발생될 수도 있다.
스위치부(240)는 액정 커패시터(CLC)의 공통 전극에 인가되는 공통 전압(VCOM)의 레벨과 반대인 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4)에 공급한다.
스위치부(240)는 다수의 스위치들(241 ~ 244)을 포함한다. 제1 스위치(241) 및 제3 스위치(243)는 제1 스위치 제어 신호(SW1)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다. 제2 스위치(242) 및 제4 스위치(244)는 제2 스위치 제어 신호(SW2)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은, 예를 들어, 상기 게이트 라인 구동 신호들을 이용하여 생성될 수 있다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은 액정 표시 장치(200)에 포함된 타이밍 컨트롤러로부터 발생될 수도 있다.
소스 라인 구동부(250)는 다수의 출력 버퍼들(251, 252)을 포함한다. 소스 라인 구동부(250)는 소스 라인들(S1 ~ S4)의 개수의 1/2에 대응하는 개수의 출력 버퍼들을 포함한다. 출력 버퍼들(251, 252)은 소스 라인 구동 전압들(SD1, SD2)을 스위치부(240)로 출력한다.
게이트 라인 구동부(220)는 소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 게이트 라인들(G1 ~ G4)을 통해 순차적으로 출력한다.
액정 표시 장치(200)는 도 5에 도시된 액정 표시 장치(100)의 칼럼 반전 동작 또는 도 7에 도시된 액정 표시 장치(100)의 도트 반전 동작과 유사한 동작을 수행한다. 또한, 액정 표시 장치(200)의 동작은 프리차지부(230)의 동작을 포함하므로, 도 10을 참조하여 프리차지부(230)의 동작이 설명된다.
도 10은 도 9의 프리차지부(230)의 동작을 설명하는 타이밍 다이어그램이다.
도 9 및 도 10을 참조하면, 제1 게이트 라인(G1)을 구동하는 제1 게이트 라 인 구동 신호(GD1)가 하이 레벨로 활성화된 상태에서, 홀수 소스 라인(S1 및 S3)에 소스 라인 구동 전압들(SD1, SD2)을 공급하는 제1 및 제3 스위치들(241, 243)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화된다.
제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화하기 전에, 제1 및 제3 프리차지 회로들(231, 233)을 제어하는 제1 프리차지 제어 신호(PC1)가 하이 레벨인 제1 펄스(pulse)(PUL1)로 활성화된다. 그러면, 홀수 소스 라인(S1 및 S3)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 홀수 소스 라인(S1 및 S3)에 공급되는 전압들의 구동 속도를 증가시키는 프리차지 전압(VPC)들이 홀수 소스 라인(S1 및 S3)에 공급된다.
제1 스위치 제어 신호(SW1)가 하이 레벨에서 로우 레벨로 비활성화(deactivation)한 후(또는 제1 스위치 제어 신호(SW1) 및 제1 게이트 라인 구동 신호(GD1)가 모두 로우 레벨로 비활성화된 상태에서), 제1 프리차지 제어 신호(PC1)는 하이 레벨인 제2 펄스(PUL2)로 활성화된다. 그러면, 홀수 소스 라인(S1 및 S3)에 대한 소스 라인 구동 전압들(SD1, SD2)의 공급이 완료된 후, 홀수 소스 라인(S1 및 S3)의 플로팅 상태를 방지하는 프리차지 전압(VPC)들이 홀수 소스 라인(S1 및 S3)에 공급된다.
제2 게이트 라인(G2)을 구동하는 제2 게이트 라인 구동 신호(GD2)가 하이 레벨로 활성화된 상태에서, 짝수 소스 라인(S2 및 S4)에 소스 라인 구동 전압들(SD1, SD2)을 공급하는 제2 및 제4 스위치들(242, 244)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화된다.
제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화하기 전에, 제2 및 제4 프리차지 회로들(232, 234)을 제어하는 제2 프리차지 제어 신호(PC2)가 하이 레벨인 제4 펄스(PUL4)로 활성화된다. 그러면, 짝수 소스 라인(S2 및 S4)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 짝수 소스 라인(S2 및 S4)에 공급되는 전압들의 구동 속도를 증가시키는 프리차지 전압(VPC)들이 짝수 소스 라인(S2 및 S4)에 공급된다.
제2 스위치 제어 신호(SW2) 및 제2 게이트 라인 구동 신호(GD2)가 모두 로우 레벨로 비활성화된 상태에서, 제2 프리차지 제어 신호(PC2)는 하이 레벨인 제3 펄스(PUL3)로 활성화된다. 그러면, 짝수 소스 라인(S2 및 S4)에 대한 소스 라인 구동 전압들(SD1, SD2)의 공급이 완료된 후, 짝수 소스 라인(S2 및 S4)의 플로팅 상태를 방지하는 프리차지 전압(VPC)들이 짝수 소스 라인(S2 및 S4)에 공급된다.
제3 및 제4 게이트 라인들(G3, G4)을 구동하는 게이트 라인 구동 신호들과 프리차지 제어 신호들(PC1, PC2)의 관계에 대한 설명도 전술한 제1 및 제2 게이트 라인 구동 신호들(GD1, GD2)과 프리차지 제어 신호들(PC1, PC2)의 관계에 대한 설명과 유사하다.
도 10에는 제1 프리차지 제어 신호(PC1)에서 제1 펄스(PUL1) 및 제2 펄스(PUL2)가 모두 발생되는 것으로 도시되었지만, 제1 프리차지 제어 신호(PC1)에서 제1 펄스(PUL1)만이 발생되거나 또는 제2 펄스(PUL2)만이 발생될 수도 있다. 또한, 도 10에는 제2 프리차지 제어 신호(PC2)에서 제3 펄스(PUL3) 및 제4 펄스(PUL4)가 모두 발생되는 것으로 도시되었지만, 제2 프리차지 제어 신호(PC2)에서 제3 펄 스(PUL3)만이 발생되거나 또는 제4 펄스(PUL4)만이 발생될 수도 있다.
따라서, 본 발명에 따른 액정 표시 장치(200)는 전술한 본 발명에 따른 액정 표시 장치(도 4의 100)의 효과를 가지고, 플로팅 전압에 의한 화질 열화를 방지할 수 있거나 또는 소스 라인을 구동할 때 소비되는 전력을 감소시킬 수 있다.
이상에서와 같이 도면과 명세서에서 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압이 하나의 프레임 마다 한번 천이하므로, 소비 전력을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압의 주파수를 감소시켜 프레임의 주파수와 동일하게 할 수 있으므로, 가청 소음을 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 하나의 출력 버퍼로 이웃하는 두 개의 소스 라인들을 구동할 수 있으므로, 소스 라인 구동부의 칩 사이즈를 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 소스 라인의 플로팅 전압에 의한 화질 열화를 방지할 수 있거나 또는 소스 라인을 구동할 때 소비되는 전력을 감소시킬 수 있다.

Claims (32)

  1. 액정 표시 장치에 있어서,
    픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;
    상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및
    상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며,
    상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨에서 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고,
    상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에서, 상기 액정 표시 장치는,
    상기 소스 라인 구동 전압들을 상기 스위치부로 출력하는 출력 버퍼들을 더 구비하고, 상기 출력 버퍼들의 개수는 상기 소스 라인들의 개수의 1/2인 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서, 상기 게이트 라인 구동 신호들은,
    상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화되는 것을 특징으로 하는 액정 표시 장치.
  4. 제1항에 있어서, 상기 스위치부는,
    제1 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 홀수 소스 라인에 공급하는 스위치들과, 제2 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급하는 스위치들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 제1 및 제2 스위치 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준 으로 하여 양의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.
  7. 제1항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.
  8. 액정 표시 장치에 있어서,
    픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;
    상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및
    상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제 어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며,
    상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고,
    상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 하는 액정 표시 장치.
  9. 제8항에서, 상기 액정 표시 장치는,
    상기 소스 라인 구동 전압들을 상기 스위치부로 출력하는 출력 버퍼들을 더 구비하고, 상기 출력 버퍼들의 개수는 상기 소스 라인들의 개수의 1/2인 것을 특징으로 하는 액정 표시 장치.
  10. 제8항에 있어서, 상기 게이트 라인 구동 신호들은,
    상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화되는 것을 특징으로 하는 액정 표시 장치.
  11. 제8항에 있어서, 상기 스위치부는,
    제1 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 홀수 소스 라인에 공급하는 스위치들과, 제2 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급하는 스위치들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제11항에 있어서,
    상기 제1 및 제2 스위치 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.
  13. 제8항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.
  14. 제8항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.
  15. 액정 표시 장치에 있어서,
    픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;
    상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및
    상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부; 및
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소 스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부를 구비하며,
    상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고,
    상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 하는 액정 표시 장치.
  16. 제15항에 있어서, 상기 프리차지부는,
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 것을 특징으로 하는 액정 표시 장치.
  17. 제16항에 있어서, 상기 프리차지부는,
    제1 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 홀수 소스 라인에 공급하는 프리차지 회로들과, 제2 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 짝수 소스 라인에 공급하는 프리차지 회 로들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  18. 제17항에 있어서,
    상기 제1 및 제2 프리차지 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.
  19. 제15항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.
  20. 제15항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.
  21. 액정 표시 장치에 있어서,
    픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;
    상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부;
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부; 및
    상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며,
    상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고,
    상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 하는 액정 표시 장치.
  22. 제21항에 있어서, 상기 프리차지부는,
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 것을 특징으로 하는 액정 표시 장치.
  23. 제22항에 있어서, 상기 프리차지부는,
    제1 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 홀수 소스 라인에 공급하는 프리차지 회로들과, 제2 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 짝수 소스 라인에 공급하는 프리차지 회로들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  24. 제23항에 있어서,
    상기 제1 및 제2 프리차지 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.
  25. 제21항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기 준으로 하여 양의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.
  26. 제21항에 있어서,
    상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,
    상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.
  27. 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구 비하는 액정 표시 장치의 구동 방법에 있어서,
    상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계;
    상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하는 단계;
    상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 단계; 및
    상기 소스 라인들에 공급된 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  28. 제27항에 있어서, 상기 액정 표시 장치의 구동 방법은,
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  29. 제27항에 있어서, 상기 액정 표시 장치의 구동 방법은,
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  30. 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 있어서,
    상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계;
    상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하는 단계;
    상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 단계; 및
    상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  31. 제30항에 있어서, 상기 액정 표시 장치의 구동 방법은,
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  32. 제30항에 있어서, 상기 액정 표시 장치의 구동 방법은,
    상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020070008608A 2007-01-26 2007-01-26 액정 표시 장치 및 이의 구동 방법 KR100800490B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070008608A KR100800490B1 (ko) 2007-01-26 2007-01-26 액정 표시 장치 및 이의 구동 방법
US12/014,277 US8269707B2 (en) 2007-01-26 2008-01-15 Liquid crystal display device and method of driving the same
DE102008005855A DE102008005855A1 (de) 2007-01-26 2008-01-16 Flüssigkristallanzeigevorrichtung und Verfahren zum Treiben derselben
CN200810004583XA CN101231438B (zh) 2007-01-26 2008-01-25 液晶显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008608A KR100800490B1 (ko) 2007-01-26 2007-01-26 액정 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR100800490B1 true KR100800490B1 (ko) 2008-02-04

Family

ID=39342178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008608A KR100800490B1 (ko) 2007-01-26 2007-01-26 액정 표시 장치 및 이의 구동 방법

Country Status (4)

Country Link
US (1) US8269707B2 (ko)
KR (1) KR100800490B1 (ko)
CN (1) CN101231438B (ko)
DE (1) DE102008005855A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120007765A (ko) * 2010-07-15 2012-01-25 엘지디스플레이 주식회사 액정표시장치 구동방법
CN105793916A (zh) * 2013-11-08 2016-07-20 精工爱普生株式会社 电光装置、驱动电光装置的方法，以及电子设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866590B (zh) * 2010-04-26 2012-05-23 友达光电股份有限公司 显示器、显示器驱动方法以及源极驱动电路
JP5664034B2 (ja) 2010-09-03 2015-02-04 セイコーエプソン株式会社 電気光学装置および電子機器
TWI436328B (zh) * 2011-03-29 2014-05-01 Au Optronics Corp 顯示面板的驅動方法與採用此方法之顯示裝置
KR20120121715A (ko) * 2011-04-27 2012-11-06 삼성디스플레이 주식회사 표시장치
US8836677B2 (en) * 2011-11-22 2014-09-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and driving method thereof
TWI463472B (zh) * 2012-09-07 2014-12-01 Chunghwa Picture Tubes Ltd 用以降低液晶面板閃爍的裝置和用以降低液晶面板閃爍的方法
KR102049228B1 (ko) 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
CN103268748B (zh) * 2013-05-23 2015-08-12 京东方科技集团股份有限公司 一种电极的电压控制方法及装置
KR102348945B1 (ko) * 2015-06-02 2022-01-11 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치
CN105575333B (zh) * 2015-12-22 2018-03-30 深圳市华星光电技术有限公司 Oled显示装置及源极驱动器
JP2017167426A (ja) * 2016-03-17 2017-09-21 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP7012656B2 (ja) * 2016-10-31 2022-02-14 パナソニック株式会社 液晶表示装置及び故障検査方法
CN110085189B (zh) * 2019-05-15 2021-04-02 京东方科技集团股份有限公司 一种显示基板、显示装置、画面显示方法
JP7501060B2 (ja) 2020-04-03 2024-06-18 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
US20230419919A1 (en) * 2022-06-28 2023-12-28 Novatek Microelectronics Corp. Method for driving liquid crystal display reducing ic area cost of a source driver ic layout

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102174A (ja) 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
KR20060048412A (ko) * 2004-06-18 2006-05-18 가시오게산키 가부시키가이샤 표시장치 및 그 구동제어방법
KR20060067651A (ko) * 2004-12-15 2006-06-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2006220787A (ja) 2005-02-09 2006-08-24 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234720B1 (ko) 1997-04-07 1999-12-15 김영환 Tft-lcd의 구동회로
JP2000020033A (ja) 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010036308A (ko) 1999-10-07 2001-05-07 윤종용 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법
JP2002091400A (ja) 2000-09-19 2002-03-27 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3904524B2 (ja) * 2003-03-20 2007-04-11 シャープ株式会社 液晶表示装置およびその駆動方法
JP2005215591A (ja) 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 液晶表示装置
KR101048700B1 (ko) * 2004-04-30 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7800572B2 (en) * 2004-10-25 2010-09-21 Nec Electronics Corporation Liquid crystal display for implmenting improved inversion driving technique
JP2007133016A (ja) * 2005-11-08 2007-05-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102174A (ja) 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
KR20060048412A (ko) * 2004-06-18 2006-05-18 가시오게산키 가부시키가이샤 표시장치 및 그 구동제어방법
KR20060067651A (ko) * 2004-12-15 2006-06-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2006220787A (ja) 2005-02-09 2006-08-24 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120007765A (ko) * 2010-07-15 2012-01-25 엘지디스플레이 주식회사 액정표시장치 구동방법
KR101712013B1 (ko) * 2010-07-15 2017-03-13 엘지디스플레이 주식회사 액정표시장치 구동방법
CN105793916A (zh) * 2013-11-08 2016-07-20 精工爱普生株式会社 电光装置、驱动电光装置的方法，以及电子设备

Also Published As

Publication number Publication date
US20080180589A1 (en) 2008-07-31
DE102008005855A1 (de) 2008-08-07
US8269707B2 (en) 2012-09-18
CN101231438A (zh) 2008-07-30
CN101231438B (zh) 2011-10-26

Similar Documents

Publication Publication Date Title
KR100800490B1 (ko) 액정 표시 장치 및 이의 구동 방법
US7079103B2 (en) Scan-driving circuit, display device, electro-optical device, and scan-driving method
KR101165842B1 (ko) 모바일용 액정 표시 장치 및 그 구동 방법
JP4419897B2 (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
KR100659621B1 (ko) 액티브 매트릭스형 액정 표시 장치
JP5221878B2 (ja) アクティブマトリックスディスプレイ装置
US20070018939A1 (en) Source driver circuit and driving method for liquid crystal display device
US8144090B2 (en) Driver circuit, electro-optical device, and electronic instrument
US7834868B2 (en) Systems for displaying images and control methods thereof
US10783842B2 (en) Display device
KR20130057309A (ko) 전기영동 표시장치와 그 안정화 기간 제어 방법
JP4204204B2 (ja) アクティブマトリクス型表示装置
US8009155B2 (en) Output buffer of a source driver applied in a display
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
US6717468B1 (en) Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
JP4957169B2 (ja) 電気光学装置、走査線駆動回路および電子機器
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
JP2006308982A (ja) 表示装置
JP2005128101A (ja) 液晶表示装置
KR20070001475A (ko) 저전력 액정 표시 장치
JP3443059B2 (ja) 残像消去方法および該残像消去方法を用いた表示装置
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
KR20090099718A (ko) 게이트 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13