JP2007133016A - 液晶表示装置 - Google Patents

Abstract

【課題】ＯＣＢモード液晶のソース線を選択するための、複数の選択スイッチを同時にオフする際に、誤作動を防止することを目的とする。
【解決手段】複数のソース線ＳＬと、これら複数のソース線ＳＬのいずれかに接続された複数の表示画素ＰＸと、これら複数のソース線ＳＬに対して共通な非映像信号Ｖｂｋ、及び、複数のソース線ＳＬに対してそれぞれ独立な映像信号Ｖｐを順次出力するソースドライバＤＳＬと、複数のソース線ＳＬとソースドライバＤＳＬとの間に接続された選択スイッチ回路ＣＳＷと、ソースドライバＤＳＬ及び選択スイッチ回路ＣＳＷを制御するコントローラＣＴＲと、を備え、コントローラＣＴＲは、ソースドライバＤＳＬから出力される非映像信号Ｖｂｋを複数のソース線ＳＬに並列的に供給し、これらソース線間で非映像信号Ｖｂｋの供給終了タイミングを互いにずらすように選択スイッチ回路を制御するように構成される液晶表示装置。
【選択図】図１

Description

この発明は、液晶表示装置、特に、アクティブマトリクス方式で駆動を行う液晶表示装置に関する。

近年、小型ゲーム機、ポータブルＰＣ、あるいは携帯電話等、液晶パネルを組み込んだモバイル製品が急速に普及しつつある。

液晶表示パネルは、一般にアレイ基板および対向基板間に液晶層を挟持した構造である。液晶表示パネルがアクティブマトリクス型である場合、アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数の画素スイッチング素子を有する。

複数のゲート線はこれらゲート線を駆動するゲートドライバに接続され、複数のソース線はこれらソース線を駆動するソースドライバに接続され、ゲートドライバおよびソースドライバは制御回路によって制御される。各画素スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、対応ゲート線がゲートドライバによって駆動されたときに導通して対応ソース線にソースドライバによって設定された画素電圧を対応画素電極に印加する。

対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極は、これら電極間に位置する液晶層の一部である画素領域と共に液晶画素を構成する。画素の駆動電圧は画素電極に印加される画素電圧と共通電極に印加される共通電圧との差であり、画素スイッチング素子が非導通になった後も画素電極および共通電極間に保持される。

画素領域内の液晶分子配列はこの駆動電圧に対応した電界により設定され、画素の透過率を制御する。駆動電圧の極性反転は例えば画素電圧を共通電圧に対して周期的に逆極性にすることにより行われ、液晶層内で液晶分子の偏在化を阻止するように電界の方向を反転させる。

大型液晶テレビなどの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢ（Optically Compensated Bend）モードの液晶表示パネルが採用されつつある。この液晶表示パネルは液晶分子の配向状態をスプレイ配向からベンド配向に予め転移させて表示動作を行う。このとき、このベンド配向は長時間に渡って電圧無印加状態、あるいは、この状態に近い状態が続く場合にスプレイ配向へ逆転移してしまう。このような液晶表示パネルでは、黒挿入駆動がスプレイ配向への逆転移を防止することを意図して用いられている。

一方、従来、一水平期間内に複数回の書込み期間を設け、各期間にそれぞれ異なるソース線に映像信号を振分けて出力する構成の液晶表示装置が提案されている（特許文献１参照）。
特開２００４−２１９８２３号公報

選択駆動を行う場合、ソース線出力の選択スイッチは選択されたもののみオンにして、所望の信号電圧をソース線に書込んでいる。このときにさらに黒挿入駆動を行う場合、複数の選択スイッチを同時にオンして黒レベルの信号電圧の書込みを開始し、その後同時にオフして書込みを終了すると、選択スイッチをオフとする前後でソースドライバの負荷が変化し、複数の選択スイッチのチャンネルを同時にオンオフするタイミングで定格電圧を上回る電圧信号が発生する場合があった。

本発明は、上記の問題点に鑑みて成されたものであって、ソース線を選択するための複数の選択スイッチを同時にオフする際に定格電圧以上の電圧信号が発生することを抑制し、誤作動を防止する液晶表示装置を提供することを目的とする。

本発明の態様による液晶表示装置は、複数のソース線と、前記複数のソース線のいずれかに接続された複数の表示画素と、これら複数のソース線に対して共通な非映像信号、及び、これら複数のソース線に対してそれぞれ独立な映像信号を順次出力する出力ドライバと、前記複数のソース線と前記出力ドライバとの間に接続された選択スイッチ回路と、前記出力ドライバ及び前記選択スイッチ回路を制御するコントローラと、を備え、前記コントローラは、前記出力ドライバから出力される非映像信号を前記複数のソース線に並列的に供給し、これらソース線間で前記非映像信号の供給終了タイミングを互いにずらすように選択スイッチ回路を制御するように構成された液晶表示装置。

この発明によれば、ソース線間で前記非映像信号の供給終了タイミングを互いにずらすように選択スイッチ回路を制御することによって、ソース線を選択するための複数の選択スイッチを同時にオフする際に定格電圧以上の電圧信号が発生することを抑制し、誤作動を防止する液晶表示装置を提供することができる。

以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。

本実施形態に係る液晶表示装置は、図１に示すような液晶表示パネルＤＰ及びコントローラＣＴＲを有している。液晶表示パネルＤＰは、アレイ基板１２、対向基板１４、及び、アレイ基板１２と対向基板１４との間に挟持された液晶層ＬＱを有している。液晶層ＬＱは、例えばノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移される液晶を液晶材料として含む。

ベンド配向からスプレイ配向への逆転移は黒表示に対応した非映像信号Ｖｂｋを液晶層ＬＱに周期的に印加することにより阻止される。すなわち、非映像信号Ｖｂｋは、液晶分子の逆転移を防止するための電圧レベルである。

アレイ基板１２は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線ＧＬ（ＧＬ１〜ＧＬｍ）、複数の画素電極ＰＥの列に沿って配置された複数のソース線ＳＬ（ＳＬ１〜ＳＬｎ）、並びにこれらゲート線ＧＬおよびソース線ＳＬの交差位置近傍に配置され各々対応ゲート線ＧＬを介して駆動されたときに対応ソース線ＳＬおよび対応画素電極ＰＥ間で導通する複数の画素スイッチング素子Ｗ１を有している。

各画素スイッチング素子Ｗ１は例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線ＧＬに接続され、ソース−ドレインパスがソース線ＳＬおよび画素電極ＰＥ間に接続される。

対向基板１４は、複数の画素電極ＰＥに対向して配置される共通電極ＣＥ等を含む。各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜（図示せず）でそれぞれ覆われている。

各画素電極ＰＥおよび共通電極ＣＥは、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層ＬＱの一部である画素領域と共にＯＣＢ液晶画素ＰＸを構成する。

液晶表示パネルＤＰは、さらに、複数のゲート線ＧＬに接続されたゲートドライバＤＧＬと、複数のソース線ＳＬに接続された選択スイッチ回路ＣＳＷと、選択スイッチ回路ＣＳＷに接続されたソースドライバＤＳＬと、を備えている。ゲートドライバＤＧＬは、複数のスイッチング素子Ｗ１を行単位に導通させるように複数のゲート線ＧＬを順次駆動する。

図２に示すように、ソースドライバＤＳＬは出力バッファＢｆを有している。ソースドライバＤＳＬは、複数のソース線ＳＬに対して共通な非映像信号Ｖｂｋ、及び、複数のソース線ＳＬのそれぞれに対して独立な映像信号Ｖｐを出力バッファＢｆから順次出力する。

選択スイッチ回路ＣＳＷは、各々ソースドライバＤＳＬと複数のソース線ＳＬのうち対応する１つとの間に接続される複数のアナログスイッチＷ２（Ｗ２１〜Ｗ２ｎ）を含んでいる。本実施形態では、図２に示すように、ソースドライバＤＳＬの出力バッファＢｆの出力ラインは、アナログスイッチＷ２を介して２本のソース線ＳＬに接続されている。上記のゲートドライバＤＧＬ、ソースドライバＤＳＬ、及び、選択スイッチ回路ＣＳＷは、コントローラＣＴＲによって制御される。

コントローラＣＴＲは、ソースドライバＤＳＬから出力される非映像信号Ｖｂｋを複数のソース線ＳＬに並列的に供給し、これらソース線ＳＬ間で非映像信号Ｖｂｋの供給終了タイミングを互いにずらすように選択スイッチ回路を制御するように構成されている。

すなわち、コントローラＣＴＲは、図１に示すように、駆動信号生成回路Ｃ１、選択スイッチ制御回路Ｃ２、及びディレイ回路ＣＤＬを含んでいる。駆動信号生成回路Ｃ１は、外部信号源ＳＳから入力されるタイミング信号、映像信号等から、駆動信号として水平同期信号ＣＴＧ、垂直同期信号ＣＴＳを出力する。

選択スイッチ制御回路Ｃ２は、駆動信号生成回路Ｃ１から垂直同期信号ＣＴＳを受信し、選択スイッチ回路ＣＳＷのアナログスイッチＷ２を制御する第１選択スイッチ制御信号ＣＴＷ１を選択スイッチ回路ＣＳＷ及びディレイ回路ＣＤＬに出力する。ディレイ回路ＣＤＬは、複数のソース線ＳＬに対する非映像信号Ｖｂｋの供給タイミングを互いにずらすように複数のアナログスイッチＷ２に対する第１選択スイッチ制御信号ＣＴＷ１を遅延させて、第２選択スイッチ制御信号ＣＴＷ２として出力する。

上記の液晶表示装置は、コントローラＣＴＲが電源源投入時に共通電圧Ｖcomを変化させて、比較的大きな駆動電圧を液晶層ＬＱに印加することにより液晶分子をスプレイ配向からベンド配向に転移させる初期化処理を行うように構成されている。また、コントローラＣＴＲは、外部信号源ＳＳから入力される同期信号に基づいて発生される制御信号ＣＴＧをゲートドライバＤＧＬに出力し、外部信号源ＳＳから入力される同期信号に基づいて発生される制御信号ＣＴＳ、および外部信号源ＳＳから入力される映像信号または黒挿入用の非映像信号をソースドライバＤＳＬに出力する。

コントローラＣＴＲは、さらに共通電圧Ｖcomを対向基板ＣＴの共通電極ＣＥに対して出力する。コントローラＣＴＲの駆動信号生成回路Ｃ１では、外部信号源ＳＳから入力される同期信号に基づき、図３に示すように、非映像信号書込み期間Ｔｂｋ、および複数の映像信号書込み期間Ｔｐが設定される。映像信号書込み期間Ｔｐは、非映像信号書込み期間Ｔｂｋとは異なる長さとなっている。

非映像信号書込み期間Ｔｂｋは複数の液晶画素ＰＸに対して黒レベルの電圧信号を非映像信号Ｖｂｋとして書込むために用いられ、映像信号書込み期間Ｔｐは複数の液晶画素ＰＸに対して映像信号を書込むために用いられる。

ゲートドライバＤＧＬは制御信号ＣＴＧの制御により非映像信号書込み期間Ｔｂｋにおいて複数の液晶画素ＰＸの行を黒挿入走査として順次選択するように複数のゲート線ＧＬを順次駆動する。ゲートドライバＤＧＬは、この非映像信号書込み期間Ｔｂｋに続く複数の映像信号書込み期間Ｔｐにおいて、複数の液晶画素ＰＸの行を映像信号書込走査として順次選択するように複数のゲート線ＧＬを順次駆動する。

他方、ソースドライバＤＳＬは非映像信号書込み期間Ｔｂｋにおいて複数のゲート線ＧＬの各々が駆動される間に１行分の非映像信号Ｖｂｋとして黒レベルの画素電圧を出力し、さらに映像信号書込み期間Ｔｐにおいて複数のゲート線ＧＬの各々が駆動される間に対応した１行分の映像信号Ｖｐを出力する。

ソースドライバＤＳＬの出力信号は出力バッファＢｆから選択スイッチ回路ＣＳＷに入力される。選択スイッチ回路ＣＳＷのアナログスイッチＷ２は、コントローラＣＴＲの選択スイッチ制御回路Ｃ２から入力される第１選択スイッチ制御信号ＣＴＷ１と、選択スイッチ制御回路Ｃ２からディレイ回路ＣＤＬを介して入力される第２選択スイッチ制御信号ＣＴＷ２とによって制御される。

本実施形態では、奇数番目のソース線ＳＬ（ＳＬ１、ＳＬ３、…）に接続されたアナログスイッチＷ２（Ｗ２１、Ｗ２３…）は、第１選択スイッチ制御信号ＣＴＷ１によって制御され、偶数番目のソース線ＳＬ（ＳＬ２、ＳＬ４…）に接続されたアナログスイッチＷ２（Ｗ２２、Ｗ２４…）は、第２選択スイッチ制御信号ＣＴＷ２によって制御される。このとき、第２選択スイッチ制御信号ＣＴＷ２は、ディレイ回路ＣＤＬによって、第１選択スイッチ制御信号ＣＴＷ１よりも０．４μ秒遅れた信号となっている。

例えば、図２に示すように、ソース線ＳＬｋ（ｋは偶数）に接続されたアナログスイッチＷ２ｋとソース線ＳＬ（ｋ＋１）に接続されたアナログスイッチＷ２（ｋ＋１）とは、図３に示すように制御される。すなわち、アナログスイッチＷ２ｋとアナログスイッチＷ２（ｋ＋１）とは、非映像信号書込み期間Ｔｂｋにおいてオンとなり、ソース線ＳＬｋ、ＳＬ（ｋ＋１）に非映像信号Ｖｂｋとして黒レベルの電圧信号が印加される。

このとき、アナログスイッチＷ２ｋとアナログスイッチＷ２（ｋ＋１）とは、ソース線ＳＬｋに対して非映像信号Ｖｂｋの書込みを終了するタイミングと、ソース線ＳＬ（ｋ＋１）に対して非映像信号Ｖｂｋの書込みを終了するタイミングとが互いにずれるように制御される。本実施形態では、アナログスイッチＳＷ２（ｋ＋１）はアナログスイッチＳＷ２ｋよりも遅れてオン及びオフするように制御される。

続いて、非映像信号書込み期間Ｔｂｋの後の映像信号書込み期間Ｔｐにおいて、アナログスイッチＷ２ｋがオンとなりソース線ＳＬｋに映像信号Ｖｐ（信号１）が印加され、さらにその後の映像信号書込み期間Ｔｐにおいて、アナログスイッチＷ２（ｋ＋１）がオンとなりソース線ＳＬ（ｋ＋１）に映像信号Ｖｐ（信号２）が印加される。複数のソース線ＳＬに順次印加された１行分の画素電圧Ｖｐは対応画素スイッチング素子Ｗ１を介して選択行の液晶画素ＰＸに印加される。なお、全液晶画素ＰＸに対する映像信号Ｖｐはカラム反転駆動の場合には画素列毎に逆極性に設定され、フレーム反転駆動の場合にはフレーム毎に逆極性に設定される。

ここで、第１選択スイッチ制御信号ＣＴＷ１及び第２選択スイッチ制御信号ＣＴＷ２が同時にオフとなると、複数のソース線ＳＬの各々と接続されていたときに対してソースドライバＤＳＬの負荷が小さくなるため、ソースドライバＤＳＬの出力信号が一時的に大きくなる。これに対し、本実施形態では、図４Ａ及び図４Ｂに示すように第１選択スイッチ制御信号ＣＴＷ１及び第２選択スイッチ制御信号ＣＴＷ２がオフとなるタイミングが互いにずれているため、ソースドライバＤＳＬに対する負荷の変化が分散され、ソースドライバＤＳＬの出力信号が定格電圧を越えることが抑制される。

すなわち、このことによって、ソース線ＳＬを選択するための複数のチャンネルを同時にオフする際に定格電圧以上の電圧信号が発生することを抑制し、誤作動を防止する液晶表示装置を提供することができる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。

また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

この発明の一実施形態に係る液晶表示装置の液晶表示パネルを概略的に示す図。 図１に示す液晶表示パネルのソースドライバ、及び選択スイッチ回路の一構成例を詳細に説明する図。 図１に示す液晶表示装置の選択スイッチ制御回路及びソースドライバの動作例を示すタイミングチャート。 図１に示す液晶表示装置を駆動した際のソースドライバの出力信号、第１選択スイッチ制御信号、及び第２選択スイッチ制御信号の波形の一例を示す図。 図４Ａに示す波形の時間軸を拡大して示す図。

符号の説明

ＰＸ…表示画素、ＳＬ（ＳＬ１〜ＳＬｎ）…ソース線、Ｖｂｋ…非映像信号、Ｖｐ…映像信号、ＤＳＬ…ソースドライバ、ＣＳＷ…選択スイッチ回路、ＣＴＲ…コントローラ、ＣＤＬ…ディレイ回路

Claims (4)

1. 複数のソース線と、
   前記複数のソース線のいずれかに接続された複数の表示画素と、
   これら複数のソース線に対して共通な非映像信号、及び、これら複数のソース線に対してそれぞれ独立な映像信号を順次出力する出力ドライバと、
   前記複数のソース線と前記出力ドライバとの間に接続された選択スイッチ回路と、
   前記出力ドライバ及び前記選択スイッチ回路を制御するコントローラと、を備え、
   前記コントローラは、前記出力ドライバから出力される非映像信号を前記複数のソース線に並列的に供給し、これらソース線間で前記非映像信号の供給終了タイミングを互いにずらすように選択スイッチ回路を制御するように構成された液晶表示装置。
2. 前記選択スイッチ回路は、各々前記出力ドライバと複数のソース線のうちの対応する１つとの間に接続される複数のアナログスイッチを含み、
   前記コントローラは前記複数のソース線に対して共通な非映像信号の供給タイミングを互いにずらすように前記複数のアナログスイッチに対するスイッチ制御信号を選択的に遅延させるディレイ回路を含む請求項１記載の液晶表示装置。
3. 前記複数の表示画素は、ＯＣＢモードの液晶層を含む請求項１記載の液晶表示装置。
4. 前記非映像信号は、液晶分子の逆転移を防止するための電圧レベルである請求項３記載の液晶表示装置。

Images