JP2005250065A - ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム - Google Patents

Abstract

【課題】 １つのアンプによって複数の信号線を時分割で駆動するディスプレイパネルにおいて発生する，画素の書き込み電圧の変動に起因する画質の劣化を抑制する。
【解決手段】 本発明のディスプレイパネル駆動方法は第ｉ水平期間においてＲ画素Ｃ_ｉ１，Ｇ画素Ｃ_ｉ２，Ｂ画素_ｉ３，Ｒ画素Ｃ_ｉ４，Ｇ画素Ｃ_ｉ５，Ｂ画素Ｃ_ｉ６にそれぞれ書き込まれるべき書き込み電圧をシリアルに入力端子１４に供給するステップと，第１〜第６スイッチ１３_１〜１３_６を書き込み電圧の入力端子１４への供給に同期してターンオンし，書き込み電圧を信号線Ｄ_１〜Ｄ_６を介してこれらの画素Ｃ_ｉ１〜Ｃ_ｉ６にそれぞれ書き込むステップとを含む。該第ｉ水平期間においてＢ画素Ｃ_ｉ３への書き込みが行われる順番は，Ｒ画素Ｃ_ｉ１，Ｇ画素Ｃ_ｉ２，Ｂ画素Ｃ_ｉ３のうちで最も早くなるように定められ，Ｂ画素Ｃ_ｉ６への書き込みが行われる順番は，Ｒ画素Ｃ_ｉ４，Ｇ画素Ｃ_ｉ５，Ｂ画素Ｃ_ｉ６のうちで最も早くなるように定められる。
【選択図】 図２

Description

本発明は，ディスプレイパネル駆動方法，ディスプレイパネルを駆動するドライバ，及びディスプレイパネル駆動用プログラムに関し，特に，一のアンプで複数の信号線（データ線）を時分割で駆動するように構成されたディスプレイを駆動する駆動技術に関する。

近年のディスプレイパネルの高解像度化を背景としてディスプレイパネルの信号線の数はますます増加し，加えて，その間隔はますます狭くなっている。信号線の数の増加と，その間隔の減少がもたらす一つの問題は，信号線をドライバに接続する外部接続配線に充分なピッチを確保することが困難になることである。信号線の間隔の減少は，外部接続配線に許容されるピッチを減少させ，ディスプレイパネルと，それを駆動するドライバの接続を困難にする。他の一つの問題は，データ線を駆動するためにドライバに搭載されるアンプの数が増加することである。アンプの数の増加は，ドライバを不所望に大型化し，ドライバのコストを不所望に増加させる。

このような問題を克服するために，ディスプレイパネルの複数の信号線を一のアンプによって時分割で駆動する駆動技術が広く使用されるようになっている。例えば，特許文献１は，３本の信号線を，液晶表示パネルに搭載された３つのスイッチング素子で切り替えることよって信号線を時分割で駆動する技術を開示している。
特開平４−５２６８４号公報

図１は，特許文献１に開示された技術に対応する表示装置のブロック図である。公知のその表示装置は，１つのアンプにより３本の信号線を時分割で駆動するように構成されている。

当該表示装置は，液晶パネル１０とドライバ２０とを備えている。液晶パネル１０は，赤（Ｒ），緑（Ｇ），青（Ｂ）にそれぞれに対応した信号線Ｄ_１〜Ｄ_３と，走査線（ゲート線）Ｇ_１〜Ｇ_Ｍ（Ｍは２以上の自然数）と，信号線Ｄ_１〜Ｄ_３と走査線Ｇ_１〜Ｇ_Ｍとが交差する位置にそれぞれに対応して設けられた画素Ｃ_１１〜Ｃ_Ｍ３を備えている。ただし，図を簡略化するために，これらの構成要素の全ては図示されていない。画素Ｃ_１１〜Ｃ_Ｍ３のそれぞれは，ＴＦＴ（thin film transistor）１１と，液晶容量１２とを備えている。液晶容量１２は，その間に液晶が満たされた画素電極１２ａ及び共通電極１２ｂで構成される。画素Ｃ_ｉｊのＴＦＴ１１のソースは信号線Ｄ_ｉに接続され，ゲートは走査線Ｇ_ｊに接続され，ドレインは，液晶容量１２の画素電極１２ａに接続されている。

信号線Ｄ_１〜Ｄ_３は，それぞれ，スイッチ１３_１〜１３_３を介して入力端子１４に接続されている。スイッチ１３_１〜１３_３は，液晶パネル１０の基板上に形成されたＴＦＴで構成される。スイッチ１３_１〜１３_３は，ドライバ２０から送られる制御信号Ｓ_１〜Ｓ_３に応答して，オンオフされる。入力端子１４は，画素Ｃ_１１〜Ｃ_Ｍ３に供給される書き込み電圧をドライバ２０から受け取る。以下において，画素Ｃ_ｉｊに供給されるべき書き込み電圧は，書き込み電圧Ｖ_ｉｊと記載される。後述のように，書き込み電圧Ｖ_１１，Ｖ_１２，Ｖ_１３，Ｖ_２１，Ｖ_２２，・・・は，入力端子１４にシリアルに供給され，スイッチ１３_１〜１３_３は，その書き込み電圧Ｖ_１１，Ｖ_１２，Ｖ_１３，Ｖ_２１，Ｖ_２２，・・・が，所望の信号線Ｄ_１〜Ｄ_３に供給されるように，順次に排他的にオンオフされる。

ドライバ２０は，シフトレジスタ２１とデータレジスタ２２とラッチ２３とＤ／Ａコンバータ２４と，アンプ２５とを備えている。シフトレジスタ２１は，それに入力されるクロック信号ＣＬＫをシフトしてシフトパルスを生成する。データレジスタ２２は，そのシフトパルスをトリガとしてデータ信号をラッチすることにより，各画素の階調を指定するＲＧＢデータを順次に取得する。ラッチ２３は，データレジスタ２２からＲＧＢデータを順次にラッチし，ラッチしたＲＧＢデータを順次にＤ／Ａコンバータ２４に供給する。Ｄ／Ａコンバータ２４は，順次に供給されるＲＧＢデータに応答して，それに供給される複数の階調電圧のうちから所望の階調電圧を選択し，選択した階調電圧を逐次にアンプ２５に供給する。アンプ２５は，Ｄ／Ａコンバータ２４から供給される階調電圧に対応する書き込み電圧を，逐次に液晶パネル１０の入力端子１４に供給する。

ドライバ２０は，更に，制御信号Ｓ_１〜Ｓ_３を生成する制御回路２６を備えている。制御回路２６は，制御信号Ｓ_１〜Ｓ_３をスイッチ１３_１〜１３_３に供給して，所望のスイッチ１３を選択的にターンオンする。制御回路２６は，アンプ２５が書き込み電圧を入力端子１４に供給するタイミングと制御信号Ｓ_１〜Ｓ_３のタイミングとが同期するように，タイミング制御を行う。このタイミング制御により，書き込み電圧の入力端子１４への供給に同期して所望の信号線に所望の書き込み電圧が供給されるようにスイッチ１３_１〜１３_３がオンオフされる。制御回路２６は，ドライバ２０の記憶装置（図示されない）に記憶されたプログラムに従って上記のタイミング制御を行う。

当該表示装置の第ｎラインの画素Ｃ_ｎ１〜Ｃ_ｎ３への書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ３の書き込み（即ち，第ｎ水平期間における画素Ｃ_ｎ１〜Ｃ_ｎ３への書き込み）は，典型的には，以下のシーケンスによって実行される。
まず，第ｎラインの画素Ｃ_ｎ１〜Ｃ_ｎ３に接続された走査線Ｇ_ｎが活性化され，画素Ｃ_ｎ１〜Ｃ_ｎ３のＴＦＴ１１がターンオンされる。これにより，画素Ｃ_ｎ１〜Ｃ_ｎ３が書き込み可能な状態になる。

更に，画素Ｃ_ｎ１の階調に対応した書き込み電圧Ｖ_ｎ１がアンプ２５から入力端子１４に供給される。書き込み電圧Ｖ_ｎ１の入力に同期して，スイッチ１３_１がターンオンされ，他のスイッチ１３_２，１３_３がターンオフされる。これにより，信号線Ｄ_１が入力端子１４に接続され，他の信号線Ｄ_２，Ｄ_３がハイインピーダンス状態になる。書き込み電圧Ｖ_ｎ１は，信号線Ｄ_１を介して画素Ｃ_ｎ１に供給され，画素Ｃ_ｎ１に書き込み電圧Ｖ_ｎ１が書き込まれる（即ち，画素Ｃ_ｎ１の液晶容量１２に，書き込み電圧Ｖ_ｎ１が生成される）。

続いて，画素Ｃ_ｎ２の階調に対応した書き込み電圧Ｖ_ｎ２がアンプ２５から入力端子１４に供給される。書き込み電圧Ｖ_ｎ２の入力に同期して，スイッチ１３_２がターンオンされ，他のスイッチ１３がターンオフされる。これにより，入力端子１４が信号線Ｄ_２に接続され，信号線Ｄ_２を介して画素Ｃ_ｎ２に書き込み電圧Ｖ_ｎ２が書き込まれる。

同様に，画素Ｃ_ｎ３の階調に対応した書き込み電圧Ｖ_ｎ３がアンプ２５から入力端子１４に供給される。書き込み電圧Ｖ_ｎ３の入力に同期して，スイッチ１３_３がターンオンされ，他のスイッチ１３がターンオフされる。これにより，入力端子１４が信号線Ｄ_３に接続され，信号線Ｄ_３を介して画素Ｃ_ｎ３に書き込み電圧Ｖ_ｎ３が書き込まれる。

以上のシーケンスにより，信号線Ｄ_１〜Ｄ_３がアンプ２５によって時分割で駆動され，
書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ３が対応する画素Ｃ_ｎ１〜Ｃ_ｎ３に書き込まれる。画素Ｃ_ｎ１〜Ｃ_ｎ３への書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ３の書き込みは，画素Ｃ_ｎ１，Ｃ_ｎ２，Ｃ_ｎ３の順に行われる。

特許文献１は，信号線は，必ずしもＲＧＢに対応させる必要はなく，一のアンプによって駆動される信号線の数は，２本，あるいは，４本以上であり得ることを開示している（第３頁右上欄第７行〜第９行）。例えば，特許文献２は，ディスプレイパネル基板上に形成された選択回路により，２つの信号線を切り替える技術を開示している。特許文献３は，６本の信号線を，６つのアナログスイッチによって切り替える技術を開示している。
特開２００１−１０９４３５号公報 特開２００１−３３７６５７号公報

かかる駆動技術の一つの問題は，信号線がハイインピーダンス状態になった後に，各画素の液晶容量１２に保持される書き込み電圧が，所望の書き込み電圧から変動することである。

書き込み電圧の変動の原因は，大きく分けて３つある。第１の原因は，信号線Ｄ_１〜Ｄ_３を切り替えるために使用されるスイッチ１３_１〜１３_３を構成するＴＦＴのリークである。図１を参照して，信号線Ｄ_１〜Ｄ_３は，その長さが長く，容量が大きいから，信号線Ｄ_１〜Ｄ_３を駆動するためにはスイッチ１３_１〜１３_３を構成するＴＦＴには，大きなドライブ能力が要求される。このため，これらのＴＦＴは，そのゲート幅が大きく，ゲート長が短く，オン抵抗が小さくなるように形成される。しかし，このように設計されたＴＦＴは，本質的にリークが大きい。このため，各画素の画素電極１２ａに蓄積された電荷がスイッチ１３_１〜１３_３を構成するＴＦＴを介して流出し，画素の書き込み電圧が不所望に変動する。隣接する信号線に供給される書き込み電圧が大きく異なる場合には，このリークの問題は一層に重要である。

第２の原因は，信号線の間の容量カップリングである（特許文献２の段落〔００２８〕〜〔００３０〕参照）。例えば，信号線Ｄ_１がハイインピーダンス状態になった後に，それに隣接する信号線Ｄ_２に書き込み電圧Ｖ_ｎ２が印加されると，信号線Ｄ_１の電圧は，信号線Ｄ_１，Ｄ_２の間の容量カップリングによって変動する。信号線Ｄ_１の電圧の変動は，それに接続されている画素の書き込み電圧の変動を引き起こす。

第３の原因は，共通電極１２ｂに印加される共通電圧Ｖ_ＣＯＭの変動である。所望の書き込み電圧を画素に書き込むためには，この共通電圧Ｖ_ＣＯＭは，書き込み電圧が全ての画素に書き込まれる間，安定でなければならない。しかし，共通電極１２ｂと他の導体との容量的な結合及び共通電極１２ｂからのリークの存在に起因して，共通電圧Ｖ_ＣＯＭは変動しやすい。この変動は，画素に保持される書き込み電圧が所望の書き込み電圧からずれる原因となる。

このような書き込み電圧の変動は，液晶パネル１０を観察する人間には，縦方向（信号線Ｄ_１〜Ｄ_３の方向）に延伸する模様，即ち，縦筋ムラとして認識される。書き込み電圧の変動は，液晶ディスプレイパネルの画質に不所望な影響を与える。

書き込み電圧の変動は，１つのアンプあたりの信号線の数が増大するほど顕著になる。このため，書き込み電圧の変動は，近年検討されている，６本の信号線を時分割で駆動する液晶パネルの実現を阻害する重要な要因の一つになっている。

特許文献２は，１つのアンプによって２本の信号線を駆動する表示装置において，信号線への書き込み順序を所定の垂直走査期間及び水平走査期間の少なくとも一方毎に変える技術を開示している（同段落〔００３１〕〜〔００４３〕参照）。この技術は，書き込み電圧の変動が生じた画素を時間的あるいは空間的に分散させることを可能にし，これにより縦筋ムラの発生を抑制する。

本発明の目的は，１つのアンプによって複数の信号線を時分割で駆動するディスプレイパネルにおいて発生する，画素の書き込み電圧の変動に起因する画質の劣化を抑制するための新たな技術を提供することにある。

上記の目的を達成するために，本発明は，以下に述べられる手段を採用する。その手段に含まれる技術的事項には，［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために，［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のディスプレイパネル駆動方法は，３つ以上の連続する互いに色の異なる画素（Ｃ_ｉ１〜Ｃ_ｉ３）に所定の順序で書き込み電圧を書き込むディスプレイパネル（１０）の駆動方法であって，前記３つ以上の連続する画素（Ｃ_ｉ１〜Ｃ_ｉ３）のうち，最も視感度の低い色の画素（Ｃ_ｉ１）を最初に書き込む，より好適には，前記第１〜第ｐ画素は相対的に視感度の低い色の画素を先に書き込むことを特徴とするものである。

具体的には，本発明によるディスプレイパネルの駆動方法は，入力（１４）と，第１〜第ｐ色（ｐは３以上の整数）にそれぞれに対応する第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）を含んで構成される画素セット（Ｐ_ｎ１）と，第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）にそれぞれに接続された第１〜第ｐ信号線（Ｄ_１〜Ｄ_３）と，第１〜第ｐ信号線（Ｄ_１〜Ｄ_３）と，入力（１４）との間にそれぞれに介設された第１〜第ｐスイッチ（１３_１〜１３_３）を含むディスプレイパネル（１０）を駆動する駆動方法である。当該駆動方法は，
ある水平期間において，第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）にそれぞれ書き込まれるべき第１〜第ｐ書き込み電圧をシリアルに入力（１４）に供給するステップと，
第１〜第ｐスイッチ（１３_１〜１３_３）を，第１〜第ｐ書き込み電圧の入力（１４）への供給に同期してターンオンし，第１〜第ｐ書き込み電圧を第１〜第ｐ信号線（Ｄ_１〜Ｄ_３）を介して第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）にそれぞれ書き込むステップ
とを含む。第１〜第ｐ色のうちヒトの視感度が最も低い色を第γ色（γは，１以上ｐ以下のある整数）としたとき，前記水平期間において第γ色に対応する第γ画素への書き込みが行われる順番は，画素セット（Ｐ_ｎ１）に含まれる第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）のなかで最も早い。

ヒトの視感度が最も低い第γ画素は，書き込み電圧の変動が発生しても，ディスプレイパネル（１０）のヒトの視感度の原理により画質に及ぼす影響が少ない。当該ディスプレイパネル駆動方法は，かかる第γ画素を画素セット（Ｐ_ｎ１）に含まれる第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）のうちで最も早く駆動することにより，書き込み電圧の変動によるディスプレイパネル（１０）の画質の劣化をヒトの視感度の原理によって抑制することができる。

前記水平期間において第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）への書き込みが行われる順序は，それぞれが対応する色の，ヒトの視感度が相対的に低いほど相対的に早くなるように定められることが好適である。

例えば，ＲＧＢ表色系に対応するように設計されたディスプレイパネル（１０）を考え，第１画素（Ｃ_ｉ１）が，赤を表示するＲ画素に対応し，第２画素（Ｃ_ｉ２）が緑を表示するＧ画素に対応し，第３画素（Ｃ_ｉ３）が，青を表示するＢ画素に対応するとする。この場合，ディスプレイパネル（１０）は，前記水平期間において前記Ｂ画素への書き込みが行われる順番が，前記Ｒ画素，前記Ｇ画素，前記Ｂ画素のうちで最も早くなるように駆動される。より好適には，前記Ｂ画素，前記Ｒ画素，及び前記Ｇ画素の順に書き込み電圧の書き込みが行われる。

他の観点において，本発明によるディスプレイパネル駆動方法では，ディスプレイパネル（１０）は，第１〜第ｐ色のうちヒトの視感度が最も高い色を第α色（αは，１以上ｐ以下のある整数）としたとき，前記水平期間において第α色に対応する第α画素への第α書き込み電圧の書き込みが行われる順番が，画素セット（Ｐ_ｎ１）に含まれる前記第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）のうちで最も遅くなるように駆動される。

当該ディスプレイパネル駆動方法は，ヒトの視感度が最も高い第α画素への書き込みを最後に行うことにより，書き込み電圧の変動による影響が最も大きい第α画素の書き込み電圧の変動を抑制する。これにより，当該ディスプレイパネル駆動方法は，ディスプレイパネルの画質の劣化，特に，縦筋ムラの発生を抑制する。

更に他の観点において，本発明によるディスプレイパネル駆動方法は，互いに色の異なる画素が３つ連続して配列された画素セット（Ｐ_ｉ１，Ｐ_ｉ２）を２セット隣接させて第１セット（Ｐ_ｉ１）の３つの画素及び第２セット（Ｐ_ｉ１）の３つの画素として前記配列方向に６つの連続する画素（Ｃ_ｉ１〜Ｃ_ｉ６）として並べ、前記６つの連続する画素（Ｃ_ｉ１〜Ｃ_ｉ６）に或る順序で画像データを書き込むディスプレイパネル駆動方法である。当該ディスプレイパネル駆動方法は，一の水平期間において前記６つの連続する画素（Ｃ_ｉ１〜Ｃ_ｉ６）に所定の順序で書き込み電圧を書き込む動作を表示画像の或るラインに対して行なった後に前記動作を前記或るラインの次の隣接ラインに対して行ない，前記６つの連続する画素（Ｃ_ｉ１〜Ｃ_ｉ６）への書き込み電圧の書き込み順序に番号を付す場合、前記或るラインの前記第１セット（Ｐ_ｎ１）の３つの画素の書き込み順序と前記或るラインの次の隣接ラインの前記第２セット（Ｐ_{（ｎ＋１）２}）の３つの画素の書き込み順序が同じであり、前記或るラインの前記第２セット（Ｐ_ｎ２）の３つの画素の書き込み順序が前記或るラインの次の隣接ラインの前記第１セット（Ｐ_{（ｎ＋１）１}）の３つの画素の書き込み順序が同じとなることを特徴とする。

具体的には，当該ディスプレイパネル駆動方法は，入力（１４）と，Ｍライン２列に並べられた画素セットＰ_１１〜Ｐ_Ｍ２と（ただし，画素セットＰ_ｉ１（ｉは，１以上Ｍ以下の任意の整数）は，それぞれが赤，緑，青に対応する画素Ｃ_ｉ１，画素Ｃ_ｉ２，画素Ｃ_ｉ３を含み，且つ，画素セットＰ_ｉ２は，それぞれが赤，緑，青に対応する画素Ｃ_ｉ４，画素Ｃ_ｉ５，画素Ｃ_ｉ６を含む），画素Ｃ_１１〜Ｃ_Ｍ１に接続された第１信号線（Ｄ_１）と，画素Ｃ_１２〜Ｃ_Ｍ２に接続された第２信号線（Ｄ_２）と，画素Ｃ_１３〜Ｃ_Ｍ３に接続された第３信号線（Ｄ_３）と，画素Ｃ_１４〜Ｃ_Ｍ４に接続された第４信号線（Ｄ_４）と，画素Ｃ_１５〜Ｃ_Ｍ５に接続された第５信号線（Ｄ_５）と，画素Ｃ_１６〜Ｃ_Ｍ６に接続された第６信号線（Ｄ_６）と，第１〜第６信号線（Ｄ_１〜Ｄ_６）と前記入力（１４）との間にそれぞれに介設された第１〜第６スイッチ（１３_１〜１３_６）とを備えたディスプレイパネルの駆動方法である。当該ディスプレイパネルの駆動方法は，
第ｎ水平期間において第ｎラインの前記画素セットＰ_ｎ１，Ｐ_ｎ２の画素Ｃ_ｎ１〜Ｃ_ｎ６にそれぞれに書き込まれるべき書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６をシリアルに入力（１４）に供給するステップと，
第１〜第６スイッチ（１３_１〜１３_６）を，書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６の前記入力（１４）への供給に同期してターンオンし，書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６を第１〜第６信号線（Ｄ_１〜Ｄ_６）を介して画素Ｃ_ｎ１〜Ｃ_ｎ６にそれぞれ書き込むステップと，
第ｎ水平期間に続く第（ｎ＋１）水平期間において第（ｎ＋１）ラインの画素セットＰ_{（ｎ＋１）１}，Ｐ_{（ｎ＋１）２}の画素Ｃ_{（ｎ＋１）１}〜Ｃ_{（ｎ＋１）６}にそれぞれに書き込まれるべき書き込み電圧Ｖ_{（ｎ＋１）１}〜Ｖ_{（ｎ＋１）６}をシリアルに入力（１４）に供給するステップと，
第１〜第６スイッチ（１３_１〜１３_６）を，書き込み電圧Ｖ_{（ｎ＋１）１}〜Ｖ_{（ｎ＋１）６}の前記入力（１４）への供給に同期してターンオンし，書き込み電圧Ｖ_{（ｎ＋１）１}〜Ｖ_{（ｎ＋１）６}を前記第１〜第６信号線（Ｄ_１〜Ｄ_６）を介して画素Ｃ_{（ｎ＋１）１}〜Ｃ_{（ｎ＋１）６}にそれぞれ書き込むステップ
とを含む。画素セットＰ_ｉ１（ｉは，ｎ，ｎ＋１のうちの任意の数）を構成する前記画素Ｃ_ｉ１〜画素Ｃ_ｉ３のうち，青に対応する前記画素Ｃ_ｉ３への書き込みが行われる順番は最も早く，且つ，前記画素セットＰ_ｉ２を構成する前記画素Ｃ_ｉ４〜Ｃ_ｉ６のうち，青に対応する前記画素Ｃ_ｉ６への書き込みが行われる順番は最も早い。更に，前記第ｉ水平期間において，前記画素Ｃ_ｉ１，Ｃ_ｉ２，・・・，Ｃ_ｉ６には，それぞれ，第α_ｉ１番目，第α_ｉ２番目，・・・，第α_ｉ６番目に書き込みが行われるとしたとき（α_ｉ１，α_ｉ２，・・・，α_ｉ６は，互いに異なる１以上６以下の整数），ディスプレイパネル（１０）は，下記式：
α_{（ｎ＋１）１}＝α_ｎ４，
α_{（ｎ＋１）２}＝α_ｎ５，
α_{（ｎ＋１）３}＝α_ｎ６，
α_{（ｎ＋１）４}＝α_ｎ１，
α_{（ｎ＋１）５}＝α_ｎ２，
α_{（ｎ＋１）６}＝α_ｎ３，
が成立するように駆動される。当該ディスプレイパネル駆動方法は，ディスプレイパネル（１０）を，順番α_ｉ１，α_ｉ２，・・・，α_ｉ６が上記式を満足するように駆動することにより，書き込み電圧が変動する画素の位置を空間的に分散させ，より一層に縦筋ムラを抑制することが可能である。

更に他の観点において，本発明によるディスプレイパネル駆動方法は，フレームレートコントロールを採用することによって縦筋ムラを抑制する。当該ディスプレイパネル駆動方法は，一のフレームにおいて前記６つの連続する画素（Ｃ_ｉ１〜Ｃ_ｉ６）に所定の順序で書き込み電圧を書き込む動作を表示画像の或るラインに対して行なった後に前記動作を前記或るラインの次の隣接ラインに対して行ない，前記６つの連続する画素（Ｃ_ｉ１〜Ｃ_ｉ６）への画像データの書き込み順序に番号を付す場合、前記或るラインの前記第１セット（Ｐ_ｎ１）の３つの画素の書き込み順序と前記或るラインの次の隣接ラインの前記第２セット（Ｐ_{（ｎ＋１）２}）の３つの画素の書き込み順序が同じであり，前記或るラインの前記第２セット（Ｐ_ｎ２）の３つの画素の書き込み順序が前記或るラインの次の隣接ラインの前記第１セット（Ｐ_{（ｎ＋１）１}）の３つの画素の書き込み順序が同じとなり、前記一のフレームの次のフレームにおいて、前記一のフレームにおける前記或るラインの前記第１セット（Ｐ_ｎ１）の３つの画素の書き込み順序と前記或るラインの前記第２セット（Ｐ_ｎ２）の３つの画素の書き込み順序とを入れ替え、前記或るラインの次の隣接ラインの前記第１セット（Ｐ_{（ｎ＋１）１}）の３つの画素の書き込み順序と前記或るラインの次の隣接ラインの前記第２セット（Ｐ_{（ｎ＋１）２}）の３つの画素の書き込み順序とを入れ替え，前記一のフレームの及び前記次のフレームのそれぞれにおける前記或るラインの前記６つの連続する画素の書き込み動作と前記或るラインの次の隣接ラインの前記６つの連続する画素の書き込み動作とを後続のフレームにおいて繰り返すことを特徴とする。

具体的には，本発明によるディスプレイパネル駆動方法は，
第ｍフレームと第ｍ＋１フレームとの第ｎ水平期間において，第ｎラインの画素セットＰ_ｎ１，Ｐ_ｎ２の画素Ｃ_ｎ１〜Ｃ_ｎ６にそれぞれに書き込まれるべき書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６をシリアルに入力（１４）に供給するステップと，
第１〜第６スイッチ（１３_１〜１３_６）を，書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６の入力（１４）への供給に同期してターンオンし，書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６を第１〜第６信号線（Ｄ_１〜Ｄ_６）を介して画素Ｃ_ｎ１〜Ｃ_ｎ６にそれぞれ書き込むステップと，
第ｍフレームと第ｍ＋１フレームとの第（ｎ＋１）水平期間において第（ｎ＋１）ラインの画素セットＰ_{（ｎ＋１）１}，Ｐ_{（ｎ＋１）２}の画素Ｃ_{（ｎ＋１）１}〜Ｃ_{（ｎ＋１）６}にそれぞれに書き込まれるべき書き込み電圧Ｖ_{（ｎ＋１）１}〜Ｖ_{（ｎ＋１）６}をシリアルに入力（１４）に供給するステップと，
第１〜第６スイッチ（１３_１〜１３_６）を，書き込み電圧Ｖ_{（ｎ＋１）１}〜Ｖ_{（ｎ＋１）６}の前記入力（１４）への供給に同期してターンオンし，書き込み電圧Ｖ_{（ｎ＋１）１}〜Ｖ_{（ｎ＋１）６}を第１〜第６信号線（Ｄ_１〜Ｄ_６）を介して画素Ｃ_{（ｎ＋１）１}〜Ｃ_{（ｎ＋１）６}にそれぞれ書き込むステップ
とを含む。
当該ディスプレイパネル駆動方法は，ディスプレイパネル（１０）を，画素セットＰ_ｉ１（ｉは，ｎ，ｎ＋１のうちの任意の数）を構成する画素Ｃ_ｉ１〜画素Ｃ_ｉ３のうち，青に対応する前記画素Ｃ_ｉ３への書き込みが行われる順番が最も早く，且つ，画素セットＰ_ｎ２，Ｐ_{（ｎ＋１）２}のそれぞれについて，画素セットＰ_ｉ２を構成する画素Ｃ_ｉ４〜Ｃ_ｉ６のうち，緑に対応する前記画素Ｃ_ｉ６への書き込みが行われる順番が最も早くなるように駆動する。更に，第ｋフレーム（ｋは，ｍとｍ＋１のうちの任意の数）の前記第ｉ水平期間において，画素Ｃ_ｉ１，Ｃ_ｉ２，・・・，Ｃ_ｉ６には，それぞれ，第α^ｋ _ｉ１番目，第α^ｋ _ｉ２番目，・・・，第α^ｋ _ｉ６番目に書き込みが行われるとしたとき（α^ｋ _ｉ１，α^ｋ _ｉ２，・・・，α^ｋ _ｉ６は，互いに異なる１以上６以下の整数），当該ディスプレイパネル（１０）は，下記式：
α^ｍ _{（ｎ＋１）１}＝α^ｍ _ｎ４，
α^ｍ _{（ｎ＋１）２}＝α^ｍ _ｎ５，
α^ｍ _{（ｎ＋１）３}＝α^ｍ _ｎ６，
α^ｍ _{（ｎ＋１）４}＝α^ｍ _ｎ１，
α^ｍ _{（ｎ＋１）５}＝α^ｍ _ｎ２，
α^ｍ _{（ｎ＋１）６}＝α^ｍ _ｎ３，
α^ｍ＋１ _ｎ１＝α^ｍ _ｎ４，
α^ｍ＋１ _ｎ２＝α^ｍ _ｎ５，
α^ｍ＋１ _ｎ３＝α^ｍ _ｎ６，
α^ｍ＋１ _ｎ４＝α^ｍ _ｎ１，
α^ｍ＋１ _ｎ５＝α^ｍ _ｎ２，
α^ｍ＋１ _ｎ６＝α^ｍ _ｎ３，
α^ｍ＋１ _{（ｎ＋１）１}＝α^ｍ _ｎ１，
α^ｍ＋１ _{（ｎ＋１）２}＝α^ｍ _ｎ２，
α^ｍ＋１ _{（ｎ＋１）３}＝α^ｍ _ｎ３，
α^ｍ＋１ _{（ｎ＋１）４}＝α^ｍ _ｎ４，
α^ｍ＋１ _{（ｎ＋１）５}＝α^ｍ _ｎ５，
α^ｍ＋１ _{（ｎ＋１）６}＝α^ｍ _ｎ６，
が成立するように駆動される。当該ディスプレイパネル駆動方法は，ディスプレイパネル（１０）を，順番α^ｋ _ｉ１，α^ｋ _ｉ２，・・・，α^ｋ _ｉ６が上記式を満足するように駆動することにより，書き込み電圧が変動する画素の位置を空間的に時間的に分散させ，より一層に縦筋ムラを抑制することが可能である。

更に他の観点において，本発明によるドライバ（２０）は，入力（１４）と，第１〜第ｐ色（ｐは３以上の整数）にそれぞれに対応する第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）を含んで構成される画素セット（Ｐ_ｉ１）と，第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）にそれぞれに接続された第１〜第ｐ信号線（Ｄ_１〜Ｄ_３）と，第１〜第ｐ信号線（Ｄ_１〜Ｄ_３）と入力（１４）との間にそれぞれに介設され，且つ，前記第１〜第ｐ色にそれぞれに対応する第１〜第ｐスイッチ（１３_１〜１３_６）とを備えたディスプレイパネル（１０）を駆動するためのドライバである。当該ドライバ（２０）は，第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）にそれぞれ書き込まれるべき第１〜第ｐ書き込み電圧を生成する書き込み電圧生成回路（２１〜２５）と，第１〜第ｐスイッチ（１３_１〜１３_６）をそれぞれに制御する第１〜第ｐ制御信号（Ｓ_１〜Ｓ_６）を生成する制御回路（２６）とを備えている。制御回路（２６）は，ある水平期間において，第１〜第ｐ書き込み電圧をシリアルに入力（１４）に供給するように書き込み電圧生成回路（２１〜２５）を制御し，且つ，第１〜第ｐスイッチ（１３_１〜１３_６）が，第１〜第ｐ書き込み電圧の入力（１４）への供給に同期して逐次にターンオンするように第１〜第ｐ制御信号（Ｓ_１〜Ｓ_６）を生成する。当該ドライバ（２０）は，ディスプレイパネル（１０）を，第１〜第ｐ色のうちヒトの視感度が最も高い色を第α色（αは，１以上ｐ以下のある整数）としたとき，前記水平期間において前記第α色に対応する前記第α画素に接続された前記第αスイッチがターンオンされる順番が，第１〜第ｐスイッチ（１３_１〜１３_６）のなかで最も遅くなるように駆動する。

更に他の観点において，本発明によるディスプレイパネル駆動用プログラムは，上記のディスプレイパネル（１０）を駆動するためのプログラムである。当該ディスプレイパネル駆動用プログラムは，
ある水平期間において，第１〜第ｐ画素（Ｃ_ｉ１〜Ｃ_ｉ３）にそれぞれ書き込まれるべき第１〜第ｐ書き込み電圧をシリアルに入力（１４）に供給するステップと，
前記第１〜第ｐスイッチ（１３_１〜１３_６）を，第１〜第ｐ書き込み電圧の前記入力（１４）への供給に同期してターンオンするステップ
とを制御回路（２６）に実行させる。このとき，当該ディスプレイパネル駆動用プログラムは，第１〜第ｐ色のうちヒトの視感度が最も高い色を第α色（αは，１以上ｐ以下のある整数）としたとき，前記水平期間において前記第α色に対応する前記第α画素に接続された前記第αスイッチがターンオンされる順番が，第１〜第ｐスイッチ（１３_１〜１３_６）のなかで最も遅くなるように制御回路（２６）を動作させる。

本発明により，１つのアンプによって複数の信号線を時分割で駆動するディスプレイパネルにおける，画素における書き込み電圧の変動に起因する画質の劣化を抑制する技術が提供させる。

第１ 表示装置の構成
実施の一形態において，本発明のディスプレイパネル駆動方法は，図２に示されているように，６本の信号線を時分割で駆動する表示装置に適用される。本実施の形態の表示装置は，１つのアンプによって駆動される信号線の数が異なる点以外，その構成は図１の表示装置とほぼ同じである。図２において，図１の構成要素と同様の機能を有する構成要素には，同じ符号が付されている。以下には，本実施の形態の表示装置が概略的に説明される。

本実施の形態の表示装置は，液晶パネル１０とドライバ２０とを備えている。液晶パネル１０は，信号線Ｄ_１〜Ｄ_６と，走査線Ｇ_１〜Ｇ_Ｍと，信号線Ｄ_１〜Ｄ_６と走査線Ｇ_１〜Ｇ_Ｍとが交差する位置にそれぞれに対応して設けられた画素Ｃ_１１〜Ｃ_Ｍ６とを備えている。画素Ｃ_１１〜Ｃ_Ｍ６は，それぞれ，ＴＦＴ１１と，液晶容量１２とを備えている。信号線Ｄ_１〜Ｄ_６は，それぞれ，スイッチ１３_１〜１３_６を介して入力端子１４に接続されている。スイッチ１３_１〜１３_６は，ドライバ２０から送られる制御信号Ｓ_１〜Ｓ_６に応答して，オンオフされる。

液晶パネル１０は，赤（Ｒ），緑（Ｇ），及び青（Ｂ）によって色を表現するＲＧＢ表色系に対応するように構成されている。信号線Ｄ_１，Ｄ_４は，赤（Ｒ）に対応付けられており，信号線Ｄ_１，Ｄ_４に接続されている画素Ｃ_１１〜Ｃ_Ｍ１，Ｃ_１４〜Ｃ_Ｍ４は，赤を表示するために使用されるＲ画素である。信号線Ｄ_２，Ｄ_５は，緑（Ｇ）に対応付けられており，信号線Ｄ_２，Ｄ_５に接続されている画素Ｃ_１２〜Ｃ_Ｍ２，Ｃ_１５〜Ｃ_Ｍ５は，緑を表示するために使用されるＧ画素である。信号線Ｄ_３，Ｄ_６は，青（Ｂ）に対応付けられており，信号線Ｄ_３，Ｄ_６に接続される画素Ｃ_１３〜Ｃ_Ｍ３，Ｃ_１３〜Ｃ_Ｍ６は，青を表示するために使用されるＢ画素である。以下において，表示する色を強調する場合，赤を表示する画素は，例えば，Ｒ画素Ｃ_１１〜Ｃ_Ｍ１と記述されることがある。他の色についても同様である。

同一のライン上にあり，且つ，１つの入力端子１４に接続される６つの画素は，それぞれがＲ画素，Ｇ画素，Ｂ画素を一つずつ含む２つの画素セットを構成する；例えば，第ｎラインの画素Ｃ_ｎ１〜Ｃ_ｎ６について，Ｒ画素Ｃ_ｎ１，Ｇ画素Ｃ_ｎ２，Ｂ画素Ｃ_ｎ３は画素セットＰ_ｎ１を構成し，Ｒ画素Ｃ_ｎ４，Ｇ画素Ｃ_ｎ５，Ｂ画素Ｃ_ｎ６は画素セットＰ_ｎ２を構成する。一の画素セットに含まれる３つの画素により，液晶パネル１０の１ドットの色が表現される。

同様に，一の入力端子１４に接続される６本の信号線は，Ｒ，Ｇ，Ｂにそれぞれ対応した３本の信号線ごとに，２つの信号線組を構成している；信号線Ｄ_１〜Ｄ_３は信号線組１５_１を構成し，信号線Ｄ_４〜Ｄ_６は，信号線組１５_２を構成している。言い換えれば，信号線組１５_１は，画素セットＰ_ｎ１に属する画素に書き込み電圧を供給する信号線で構成され，信号線組１５_２は，画素セットＰ_ｎ２に属する画素に書き込み電圧を供給する信号線で構成される。

ドライバ２０の構成は，図１の表示装置と図２の表示装置とでほぼ同一である。ドライバ２０は，シフトレジスタ２１とデータレジスタ２２とラッチ２３とＤ／Ａコンバータ２４と，アンプ２５，制御回路２６を備えている。ドライバ２０は，アンプ２５から，画素に書き込まれる書き込み電圧を液晶パネル１０の入力端子１４にシリアルに供給し，更に，制御信号Ｓ_１〜Ｓ_６を，液晶パネル１０のスイッチ１３_１〜１３_６に供給する。制御回路２６は，書き込み電圧が入力端子１４に供給されるタイミングと，制御信号Ｓ_１〜Ｓ_６のタイミングとを同期させるタイミング制御を行う。これにより，所望の信号線が選択され，選択された信号線を介して所望の書き込み電圧が所望の画素に書き込まれる。制御回路２６は，ドライバ２０の記憶装置（図示されない）に記憶されたプログラムに従って上記のタイミング制御を行う。

第２ 本発明のディスプレイ駆動方法の原理
本実施の形態のディスプレイ駆動方法は，ヒトの視感度が，光の波長，即ち，色によって異なることを積極的に利用する。ヒトの視感度とは，簡単には，ヒトの目の感度である。ヒトの視感度は，５５５ｎｍにおいて最大値をとり，最大値を取る波長から離れるほど，視感度は低くなる。

本実施の形態のディスプレイ駆動方法では，一の画素セットに含まれる３つの画素に書き込み電圧を書き込む順序を，その画素の色の，ヒトについての視感度に応じて適切に定めることにより，書き込み電圧の変動（即ち，信号線の電圧の変動）に起因する画質の劣化を抑制する。；具体的には，本発明のディスプレイ駆動方法は，ある画素セットについて，最も視感度が低い青（Ｂ）を表示する画素には，書き込み電圧を最初に書き込み，次に視感度が低い赤（Ｒ）を表示する画素には，書き込み電圧を次に書き込み，最も視感度が高い緑（Ｇ）に対応するＧ画素には，書き込み電圧を最後に書き込む。

このようなディスプレイ駆動方法が，画質の劣化の抑制に有効である理由が以下に説明される；書き込み電圧の変動は，ある水平期間において書き込み電圧がより早期に書き込まれる画素において顕著である。例えば，第ｎ水平期間において駆動される画素Ｃ_ｎ１〜Ｃ_ｎ６（第ｎラインの画素）について，画素Ｃ_ｎ１，Ｃ_ｎ２，・・・，Ｃ_ｎ６に，書き込み電圧Ｖ_ｎ１，Ｖ_ｎ２，・・・Ｖ_ｎ６が，この順番で書き込まれる場合には，多くの場合，画素Ｃ_ｎ１，Ｃ_ｎ２，・・・，Ｃ_ｎ６の順に，書き込み電圧の変動が大きくなる。

一方，画素の書き込み電圧の変動が同じ程度であっても，その変動がヒトの視覚に与える影響は，その画素が表示する色によって異なる。最も視感度が低い青（Ｂ）を表示するＢ画素は，ヒトの視覚に与える影響が最も小さく，従って，Ｂ画素における書き込み電圧の変動は，比較的に画質に影響しにくい。反対に，最も視感度が高い緑（Ｇ）を表示するＧ画素は，ヒトの視覚に与える影響が最も大きく，従って，Ｇ画素における書き込み電圧の変動は，大きな画質の劣化を招く。

これは，一の画素セットに含まれる３つの画素を，表示する色の視感度が低い順序で（即ち，Ｂ画素，Ｒ画素，Ｇ画素の順序で）駆動することにより，液晶パネル１０の画質の劣化を抑制することができることを意味している。例えば，Ｂ画素に早期に書き込み電圧を書き込み，従ってＢ画素に大きな書き込み電圧の変動が発生しても，この書き込み電圧の変動は，液晶パネル１０の画質に与える影響が比較的小さい。更に，最も視感度が高い緑（Ｇ）を表示するＧ画素に書き込み電圧を最後に書き込み，Ｇ画素の書き込み電圧の変動を抑制することは，液晶パネル１０の画質に与える影響を抑制するために有効である。

この技術は，ＲＧＢ表色系以外の表色系においても適用可能である。例えば，４つ以上の色を用いて色を表現する表色系（例えば，ＲＧＢＢ表色系，ＲＧＢＷ表色系）に対応したディスプレイパネルにも適用可能である。一の画素セットに含まれる複数の画素を，表示する色の視感度が低い順序で駆動することにより，画素の書き込み電圧の変動による液晶パネル１０の画質の劣化を抑制することができる。

第３ 本実施の形態におけるディスプレイ駆動方法の具体的手順
図３Ａ〜図３Ｃは，画素に書き込み電圧を書き込む順序（即ち，信号線Ｄ_１〜Ｄ_６を選択するスイッチ１３_１〜１３_６をターンオンする順序）を具体的に示す表である。図３Ａ〜図３Ｃに示されているように，画素に書き込み電圧が書き込まれる順序は，一の画素セットに含まれる３つの画素に，表示する色の視感度が低い順序で書き込みが行われるという条件に従うように決定される。

例えば，図３Ａを参照して，第ｎラインの画素Ｃ_ｎ１，Ｃ_ｎ２，・・・，Ｃ_ｎ６は，第ｎ水平期間においてそれぞれ，３番目，５番目，１番目，４番目，６番目，２番目に書き込み電圧が書き込まれる。更に，第ｎ＋１ラインについては，画素Ｃ_{（ｎ＋１）１}，Ｃ_{（ｎ＋１）２}，・・・，Ｃ_{（ｎ＋１）６}は，それぞれ，４番目，６番目，２番目，３番目，５番目，１番目に書き込み電圧が書き込まれる。第ｎラインの画素セットＰ_ｎ１に属するＲ画素Ｃ_ｎ１，Ｇ画素Ｃ_ｎ２，Ｂ画素Ｃ_ｎ３のみに注目すれば，Ｂ画素Ｃ_ｎ３，Ｒ画素Ｃ_ｎ１，Ｇ画素Ｃ_ｎ２の順に書き込み電圧が書き込まれる。第ｎラインの画素セットＰ_ｎ２，第ｎ＋１ラインの画素セットＰ_{（ｎ＋１）１}，画素セットＰ_{（ｎ＋１）２}についても同様である。第ｎ＋２ラインでは，第ｎラインと同一の順序で画素への書き込みが行われ，第ｎ＋３ラインでは，第ｎ＋１ラインと同一の順序で画素への書き込みが行われる。残りのラインも同様である。

詳細には，図３Ａの例では，以下のシーケンスにより，第ｎ水平期間において第ｎラインの画素Ｃ_ｎ１，Ｃ_ｎ２，・・・，Ｃ_ｎ６への書き込み電圧Ｖ_ｎ１，Ｖ_ｎ２・・・，Ｖ_ｎ６の書き込みが行われる。
図２を参照して，まず，第ｎラインの画素Ｃ_ｎ１〜Ｃ_ｎ６に接続された走査線Ｇ_ｎが活性化され，画素Ｃ_ｎ１〜Ｃ_ｎ６のＴＦＴ１１がターンオンされる。これにより，画素Ｃ_ｎ１〜Ｃ_ｎ６が書き込み可能な状態になる。

続いて，画素セットＰ_ｎ１のＢ画素Ｃ_ｎ３の階調に対応した書き込み電圧Ｖ_ｎ３がアンプ２５から入力端子１４に供給される。書き込み電圧Ｖ_ｎ３の入力に同期して，スイッチ１３_３がターンオンされ，他のスイッチ１３がターンオフされる。これにより，信号線Ｄ_３が入力端子１４に接続され，他の信号線がハイインピーダンス状態になる。書き込み電圧Ｖ_ｎ３は，信号線Ｄ_３を介してＢ画素Ｃ_ｎ３に供給され，Ｂ画素Ｃ_ｎ３に書き込み電圧Ｖ_ｎ３が書き込まれる。

続いて，画素セットＰ_ｎ２のＢ画素Ｃ_ｎ６の階調に対応した書き込み電圧Ｖ_ｎ６がアンプ２５から入力端子１４に供給される。書き込み電圧Ｖ_ｎ６の入力に同期して，スイッチ１３_６がターンオンされ，他のスイッチ１３がターンオフされる。これにより，入力端子１４が信号線Ｄ_６に接続され，信号線Ｄ_６を介してＢ画素Ｃ_ｎ６に書き込み電圧Ｖ_ｎ６が書き込まれる。

以下同様に，Ｒ画素Ｃ_ｎ１，Ｒ画素Ｃ_ｎ４，Ｇ画素Ｃ_ｎ２，Ｇ画素Ｃ_ｎ５に書き込まれる書き込み電圧Ｖ_ｎ１，Ｖ_ｎ４，Ｖ_ｎ２，Ｖ_ｎ５がアンプ２５から入力端子１４に順次に供給される。これらの書き込み電圧の供給に同期して，スイッチ１３_１，１３_４，１３_２，１３_５が順次にターンオンされる。これにより，書き込み電圧Ｖ_ｎ１，Ｖ_ｎ４，Ｖ_ｎ２，Ｖ_ｎ５が，信号線Ｄ_１，Ｄ_４，Ｄ_２，Ｄ_５を介してＲ画素Ｃ_ｎ１，Ｒ画素Ｃ_ｎ４，Ｇ画素Ｃ_ｎ２，Ｇ画素Ｃ_ｎ５に順次に書き込まれる。

以上のシーケンスにより，信号線Ｄ_１〜Ｄ_６がアンプ２５によって時分割で駆動され， 書き込み電圧Ｖ_ｎ１〜Ｖ_ｎ６が，第ｎ水平期間においてそれぞれ画素Ｃ_ｎ１〜Ｃ_ｎ６に書き込まれる。

第ｎ水平期間に続く第（ｎ＋１）水平期間において書き込み電圧の書き込みが行われる第ｎ＋１ラインの画素についても同様である。

本実施の形態のように，一のアンプ２５によって２つの画素セットに含まれる６つの画素に書き込み電圧を供給する場合には，信号線組を単位として，書き込み電圧が書き込まれる順序をライン毎に交換することにより，より一層，液晶パネル１０の画質を向上することができる。各ラインの６つの画素の書き込み順番は，６つの画素への書き込み電圧の書き込み順序に番号を付す場合、第ｎラインの画素セットＰ_ｎ１の３つの画素の書き込み順序と，第ｎラインに隣接する第ｎ＋１ラインの画素セットＰ_{（ｎ＋１）２}の３つの画素の書き込み順序とが同じであり、且つ，第ｎラインの画素セットＰ_ｎ２の３つの画素の書き込み順序が第ｎ＋１ラインの画素セットＰ_ｎ１の３つの画素の書き込み順序とが同じとなるように決定される。より具体的には，第ｉラインに位置し，且つ信号線組１５_１に対応する画素Ｃ_ｉ１，Ｃ_ｉ２，Ｃ_ｉ３に書き込み電圧が書き込まれる順序を，それぞれα_ｉ１，α_ｉ２，α_ｉ３とし，第ｉラインに位置し，信号線組１５_２に対応する画素Ｃ_ｉ４，Ｃ_ｉ５，Ｃ_ｉ６に書き込み電圧が書き込まれる順序をそれぞれα_ｉ４，α_ｉ５，α_ｉ６とすると，第ｎラインと第ｎ＋１ラインに位置する画素に，書き込み電圧が書き込まれる順序は，下記式：
α_{（ｎ＋１）１}＝α_ｎ４， ・・・（１−１）
α_{（ｎ＋１）２}＝α_ｎ５， ・・・（１−２）
α_{（ｎ＋１）３}＝α_ｎ６， ・・・（１−３）
α_{（ｎ＋１）４}＝α_ｎ１， ・・・（１−４）
α_{（ｎ＋１）５}＝α_ｎ２， ・・・（１−５）
α_{（ｎ＋１）６}＝α_ｎ３， ・・・（１−６）
を満足するように決定される。ここで，α_ｉ１〜α_ｉ６は，互いに異なる１以上６以下の整数である。例えば，図３Ａの例では，下記式が成立する。
α_ｎ１＝３
α_ｎ２＝５
α_ｎ３＝１
α_ｎ４＝４
α_ｎ５＝６
α_ｎ６＝２
α_{（ｎ＋１）１}＝α_ｎ４＝４，
α_{（ｎ＋１）２}＝α_ｎ５＝６，
α_{（ｎ＋１）３}＝α_ｎ６＝２，
α_{（ｎ＋１）４}＝α_ｎ１＝３，
α_{（ｎ＋１）５}＝α_ｎ２＝５，
α_{（ｎ＋１）６}＝α_ｎ３＝１，
このような駆動方法は，書き込み電圧の変動が発生した画素の位置を空間的に分散させ，縦筋ムラの発生の抑制に有効である。

図３Ａ，３Ｂに示されているように，一の入力端子１４から供給される６つの画素のうち，２つのＧ画素Ｃ_ｎ２，Ｃ_ｎ５の順番を最後（即ち６番目），及び最後から２番目（即ち５番目）のうちから選択することは，所望の輝度の表示を実現するために有効である。例えば，図３Ａ，３Ｂの例では，第ｎラインのＧ画素Ｃ_ｎ２には５番目に書き込み電圧が供給され，Ｇ画素Ｃ_ｎ５には６番目に書き込み電圧が供給される。更に，第ｎ＋１ラインのＧ画素Ｃ_{（ｎ＋１）２}には６番目に書き込み電圧が供給され，Ｇ画素Ｃ_{（ｎ＋１）５}には５番目に書き込み電圧が供給される。液晶パネル１０の輝度は，視感度が高い色である緑を表示するＧ画素の階調に最も影響を受ける。かかるＧ画素Ｃ_ｎ２，Ｃ_ｎ５の順番を，最後，及び最後から２番目のうちから選択することは，これらの書き込み電圧の変動を抑制し，所望の輝度の表示を実現するために好適である。

更に，図４Ａ，４Ｂ，図５Ａ，５Ｂ，図６Ａ，６Ｂに示されているように，信号線組を単位として，書き込み電圧が書き込まれる順序をライン毎に，且つ，フレーム毎に交換することにより，より一層，液晶パネル１０の画質を向上することができる。第ｋフレームでは，第ｎラインの画素セットＰ_ｎ１の３つの画素の書き込み順序と第ｎ＋１ラインの画素セットＰ_{（ｎ＋１）２}の３つの画素の書き込み順序が同じであり，第ｎラインの画素セットＰ_ｎ２の３つの画素の書き込み順序が第ｎ＋１ラインの画素セットＰ_{（ｎ＋１）１}の３つの画素の書き込み順序が同じとなるように，画素の書き込み順序が決定される。第ｋフレームに続く第ｋ＋１フレームでは，第ｋフレームにおける第ｎラインの画素セットＰ_ｎ１の３つの画素の書き込み順序と第ｎラインの画素セットＰ_ｎ２の３つの画素の書き込み順序とを入れ替え、第ｎ＋１ラインの画素セットＰ_{（ｎ＋１）１}の３つの画素の書き込み順序と第ｎ＋１ラインの画素セットＰ_{（ｎ＋１）２}の３つの画素の書き込み順序とを入れ替える。後続のフレームでは，第ｋフレーム及び第ｋ＋１フレームのそれぞれにおける書き込み動作が繰り返される。

具体的には，第ｋフレームにおいて，第ｉラインに位置する画素Ｃ_ｉ１，Ｃ_ｉ２，・・・，Ｃ_ｉ６に書き込み電圧が書き込まれる順序をそれぞれα^ｋ _ｉ１，α^ｋ _ｉ２，α^ｋ _ｉ３，α^ｋ _ｉ４，α^ｋ _ｉ５，α^ｋ _ｉ６とすると，第ｍフレームと第（ｍ＋１）フレームにおいて，第ｎラインと第ｎ＋１ラインに位置する画素に，書き込み電圧が書き込まれる順序は，
α^ｍ _{（ｎ＋１）１}＝α^ｍ _ｎ４， ・・・（２−１）
α^ｍ _{（ｎ＋１）２}＝α^ｍ _ｎ５， ・・・（２−２）
α^ｍ _{（ｎ＋１）３}＝α^ｍ _ｎ６， ・・・（２−３）
α^ｍ _{（ｎ＋１）４}＝α^ｍ _ｎ１， ・・・（２−４）
α^ｍ _{（ｎ＋１）５}＝α^ｍ _ｎ２， ・・・（２−５）
α^ｍ _{（ｎ＋１）６}＝α^ｍ _ｎ３， ・・・（２−６）
α^ｍ＋１ _ｎ１＝α^ｍ _ｎ４， ・・・（３−１）
α^ｍ＋１ _ｎ２＝α^ｍ _ｎ５， ・・・（３−２）
α^ｍ＋１ _ｎ３＝α^ｍ _ｎ６， ・・・（３−３）
α^ｍ＋１ _ｎ４＝α^ｍ _ｎ１， ・・・（３−４）
α^ｍ＋１ _ｎ５＝α^ｍ _ｎ２， ・・・（３−５）
α^ｍ＋１ _ｎ６＝α^ｍ _ｎ３， ・・・（３−６）
α^ｍ＋１ _{（ｎ＋１）１}＝α^ｍ _ｎ１， ・・・（４−１）
α^ｍ＋１ _{（ｎ＋１）２}＝α^ｍ _ｎ２， ・・・（４−２）
α^ｍ＋１ _{（ｎ＋１）３}＝α^ｍ _ｎ３， ・・・（４−３）
α^ｍ＋１ _{（ｎ＋１）４}＝α^ｍ _ｎ４， ・・・（４−４）
α^ｍ＋１ _{（ｎ＋１）５}＝α^ｍ _ｎ５， ・・・（４−５）
α^ｍ＋１ _{（ｎ＋１）６}＝α^ｍ _ｎ６， ・・・（４−６）
を満足するように決定される。ここで，α^ｋ _ｉ１〜α^ｋ _ｉ６は，互いに異なる１以上６以下の整数である。このような駆動方法は，書き込み電圧の変動が発生した画素の位置を空間的に及び時間的に分散させ，縦筋ムラの発生の抑制に有効である。

この場合でも，図４Ａ，４Ｂ，図５Ａ，５Ｂに示されているように，一の入力端子１４から書き込み電圧を供給される６つの画素のうち，２つのＧ画素Ｃ_ｉ２，Ｃ_ｉ５の順番が，最後（即ち６番目），及び最後から２番目（即ち５番目）のうちから選択されることは，所望の輝度の表示を実現するために有効である。

第４ まとめと補足
以上に説明されているように，本実施の形態のディスプレイパネル駆動方法は，一の画素セットに含まれる複数の画素を，表示する色の視感度が相対的に低いほど相対的に早く駆動する。これにより，画素の書き込み電圧の変動による液晶パネル１０の画質の劣化を抑制することができる。

更に，画素に書き込み電圧が書き込まれる順序を，信号線組を単位として，ライン毎に，及び／又はフレーム毎に交換することにより，より一層，液晶パネル１０の画質を向上することができる。

なお，本実施の形態において，一の入力端子１４に接続される信号線組１５の数は，２に限定されない。図１と同様に，一の入力端子１４に接続される信号線の数が３本である，即ち，信号線組が１つであることが可能である。また，３以上の信号線組１５が，一の入力端子１４に接続されることが可能である。

また，本実施の形態において，表示装置を構成する回路のいずれが，液晶パネル１０とドライバ２０とのいずれに搭載されるかは，適宜選択可能である。例えば，スイッチ１３_１〜１３_６が，液晶パネル１０ではなく，ドライバ２０に搭載されることが可能である。ただし，スイッチ１３_１〜１３_６が，液晶パネル１０に搭載される図２の構成は，液晶パネル１０とドライバ２０とを電気的に接続する配線の数を減少させるため好適である。

図１は，公知の表示装置を示すブロック図である。 図２は，本発明の実施の一形態のディスプレイパネル駆動方法が適用された表示装置のブロック図である。 図３Ａは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の例を示す表である。 図３Ｂは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の他の例を示す表である。 図３Ｃは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の更に他の例を示す表である。 図４Ａは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の更に他の例を示す表である。 図４Ｂは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の更に他の例を示す表である。 図５Ａは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の更に他の例を示す表である。 図５Ｂは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の更に他の例を示す表である。 図６Ａは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の更に他の例を示す表である。 図６Ｂは，本実施の形態におけるディスプレイパネル駆動方法において，画素への書き込みが行われる順序の他の例を示す表である。

符号の説明

１０：液晶パネル
１１：ＴＦＴ
１２：液晶容量
１２ａ：画素電極
１２ｂ：共通電極
１３_１〜１３_６：スイッチ
１４：入力端子
１５_１，１５_２：信号線組
Ｄ_１〜Ｄ_６：信号線（データ線）
Ｇ_１，Ｇ_２，・・・：走査線（ゲート線）
Ｃ_ｉｊ：画素
Ｐ_ｉｊ：画素セット

Claims (18)

1. ３つ以上の連続する互いに色の異なる画素に所定の順序で画像データを書き込むディスプレイパネルの駆動方法であって，
   前記３つ以上の連続する画素のうち，最も視感度の低い色の画素を最初に書き込むことを特徴とする
   ディスプレイパネル駆動方法。
2. 請求項１に記載のディスプレイパネル駆動方法であって，
   前記３つ以上の連続する互いに色の異なる画素を第１〜第ｐ画素（ｐは３以上の整数）とするとき，一水平期間において前記第１〜第ｐ画素のうち最も視感度の低い色の画素を最初に書き込むように前記第１〜第ｐ画素に対応する第１〜第ｐスイッチを制御することを特徴とする
   ディスプレイパネル駆動方法。
3. 請求項１又は請求項２に記載のディスプレイパネル駆動方法であって，
   前記第１〜第ｐ画素は視感度の低い順に先に書き込むことを特徴とする
   ディスプレイパネル駆動方法。
4. 請求項２に記載のディスプレイパネル駆動方法であって，
   前記水平期間において，前記第１〜第ｐ画素に対応する第１〜第ｐ書き込み電圧を前記第１〜第ｐスイッチを通して前記第１〜第ｐ画素に対応する第１〜第ｐ信号線を介して前記第１〜第ｐ画素にそれぞれ書き込み，
   前記第１〜第ｐ画素がそれぞれに対応する色を第１〜第ｐ色とし，且つ，前記第１〜第ｐ色のうち視感度が最も低い色を第γ色（γは，１以上ｐ以下のある整数）としたとき，前記第γ色に対応する前記第γスイッチがオンする順番は，前記第１〜第ｐスイッチのなかで最も早い
   ディスプレイパネル駆動方法。
5. 請求項４に記載のディスプレイパネル駆動方法であって，
   前記前記第１〜第ｐスイッチがオンする順番は，対応する画素の色の視感度が低いほど早くなるように定められた
   ディスプレイパネル駆動方法。
6. ３つ以上の連続する互いに色の異なる画素に所定の順序で画像データを書き込むディスプレイパネルの駆動方法であって，
   前記３つ以上の連続する画素のうち，最も視感度の高い色の画素を最後に書き込むことを特徴とする
   ディスプレイパネル駆動方法。
7. 請求項６に記載のディスプレイパネル駆動方法であって，
   前記３つ以上の連続する互いに色の異なる画素を第１〜第ｐ画素（ｐは３以上の整数）とするとき，一水平期間において前記第１〜第ｐ画素のうち最も視感度の高い画素を最後に書き込むように前記第１〜第ｐ画素に対応する第１〜第ｐスイッチを制御することを特徴とする
   ディスプレイパネル駆動方法。
8. 請求項７に記載のディスプレイパネル駆動方法であって，
   前記水平期間において，前記第１〜第ｐ画素に対応する第１〜第ｐ書き込み電圧を前記第１〜第ｐスイッチを通して第１〜第ｐ信号線を介して前記第１〜第ｐ画素にそれぞれ書き込み，
   前記第１〜第ｐ画素がそれぞれに対応する色を第１〜第ｐ色とし，且つ，前記第１〜第ｐ色のうち視感度が最も高い色を第α色（αは，１以上ｐ以下のある整数）としたとき，前記水平期間において前記第α色に対応する前記第α画素に接続された前記第αスイッチがオンする順番は，前記第１〜第ｐスイッチのなかで最も遅い
   ディスプレイパネル駆動方法。
9. 請求項１に記載のディスプレイパネル駆動方法であって，
   前記３つ以上の連続する互いに色の異なる画素が，Ｒ（赤）画素，Ｇ（緑）画素，及びＢ（青）画素の３色であるとき，一水平期間において前記Ｂ（青）画素を最初に書き込むことを特徴とする
   ディスプレイパネル駆動方法。
10. 請求項９に記載のディスプレイパネル駆動方法であって，
    前記Ｂ画素，前記Ｒ画素，及び前記Ｇ画素の順に書き込む
    ディスプレイパネル駆動方法。
11. 赤，緑，及び青にそれぞれに対応するＲ画素，Ｇ画素，及びＢ画素と，
    前記Ｒ画素，前記Ｇ画素，前記Ｂ画素にそれぞれに接続された第１〜第３信号線と，
    前記第１〜第３信号線と，前記Ｒ画素，前記Ｇ画素，前記Ｂ画素との間の接続を可能にする第１〜第３スイッチ
    とを備えたディスプレイパネルの駆動方法であって，
    ある水平期間において，前記Ｒ画素，前記Ｇ画素，及び前記Ｂ画素に対応する前記第１〜第３スイッチを制御して，前記Ｒ画素，前記Ｇ画素，及び前記Ｂ画素に対応する前記第１〜第３書き込み電圧をそれぞれ書き込むステップ
    とを含み，
    前記水平期間において前記Ｇ画素への書き込みが行われる順番は，前記Ｒ画素，前記Ｇ画素，前記Ｂ画素のうちで最も遅い
    ディスプレイパネル駆動方法。
12. ３つ以上の連続する互いに色の異なる画素に所定の順序で画像データを書き込むディスプレイパネルの駆動方法であって，
    前記３つ以上の連続する画素のうち，最も視感度の高い色で同じ色の複数の画素を他の色の画素よりも後に書き込むことを特徴とする
    ディスプレイパネル駆動方法。
13. 互いに色の異なる画素が３つ連続して配列された画素セットを２セット隣接させて第１セットの３つの画素及び第２セットの３つの画素として前記配列方向に６つの連続する画素として並べ、前記６つの連続する画素に或る順序で画像データを書き込む表示パネルの駆動方法であって、
    一の水平期間において前記６つの連続する画素に所定の順序で書き込み電圧を書き込む動作を表示画像の或るラインに対して行なった後に前記動作を前記或るラインの次の隣接ラインに対して行ない，
    前記６つの連続する画素への書き込み電圧の書き込み順序に番号を付す場合、前記或るラインの前記第１セットの３つの画素の書き込み順序と前記或るラインの次の隣接ラインの前記第２セットの３つの画素の書き込み順序が同じであり、前記或るラインの前記第２セットの３つの画素の書き込み順序が前記或るラインの次の隣接ラインの前記第１セットの３つの画素の書き込み順序が同じとなり，
    前記第１セットの３つの画素及び前記第２セットの３つの画素のうちもっとも視感度の低い画素を最初に書き込むことを特徴とする
    ことを特徴とする
    ディスプレイパネル駆動方法。
14. 互いに色の異なる画素が３つ連続して配列された画素セットを２セット隣接させて第１セットの３つの画素及び第２セットの３つの画素として前記配列方向に６つの連続する画素として並べ、前記６つの連続する画素に或る順序で画像データを書き込む表示パネルの駆動方法であって、
    一のフレームにおいて前記６つの連続する画素に所定の順序で画像データを書き込む動作を表示画像の或るラインに対して行なった後に前記動作を前記或るラインの次の隣接ラインに対して行ない，前記６つの連続する画素への画像データの書き込み順序に番号を付す場合、前記或るラインの前記第１セットの３つの画素の書き込み順序と前記或るラインの次の隣接ラインの前記第２セットの３つの画素の書き込み順序が同じであり、前記或るラインの前記第２セットの３つの画素の書き込み順序が前記或るラインの次の隣接ラインの前記第１セットの３つの画素の書き込み順序が同じとなり、
    前記一のフレームの次のフレームにおいて、前記一のフレームにおける前記或るラインの前記第１セットの３つの画素の書き込み順序と前記或るラインの前記第２セットの３つの画素の書き込み順序とを入れ替え、前記或るラインの次の隣接ラインの前記第１セットの３つの画素の書き込み順序と前記或るラインの次の隣接ラインの前記第２セットの３つの画素の書き込み順序とを入れ替え，
    前記一のフレームの及び前記次のフレームのそれぞれにおける前記或るラインの前記６つの連続する画素の書き込み動作と前記或るラインの次の隣接ラインの前記６つの連続する画素の書き込み動作とを後続のフレームにおいて繰り返し，
    前記第１セットの３つの画素及び前記第２セットの３つの画素のうちもっとも視感度の低い色の画素を最初に書き込むことを特徴とする
    ディスプレイパネル駆動方法。
15. 入力と，
    第１〜第ｐ色（ｐは３以上の整数）にそれぞれに対応する第１〜第ｐ画素と，
    前記第１〜第ｐ画素にそれぞれに接続された第１〜第ｐ信号線と，
    前記第１〜第ｐ信号線と，前記入力との間にそれぞれに介設され，且つ，前記第１〜第ｐ色にそれぞれに対応する第１〜第ｐスイッチ
    とを備えたディスプレイパネルを駆動するためのドライバであって，
    前記第１〜第ｐ画素にそれぞれ書き込まれるべき第１〜第ｐ書き込み電圧を生成する書き込み電圧生成回路と，
    前記第１〜第ｐスイッチを，それぞれに制御する第１〜第ｐ制御信号を生成する制御回路
    とを備え，
    前記制御回路は，ある水平期間において，前記第１〜第ｐ書き込み電圧をシリアルに前記入力に供給するように前記書き込み電圧生成回路を制御し，且つ，前記第１〜第ｐスイッチが，前記第１〜第ｐ書き込み電圧の前記入力への供給に同期して逐次にオンするように前記第１〜第ｐ制御信号を生成し，
    前記第１〜第ｐ色のうち視感度が最も低い色を第γ色（γは，１以上ｐ以下のある整数）としたとき，前記水平期間において前記第γ色に対応する前記第γ画素に接続された前記第γスイッチがオンする順番は，前記第１〜第ｐスイッチのなかで最も早い
    ドライバ。
16. 請求項１５に記載のドライバであって，
    前記水平期間において前記第１〜第ｐスイッチがオンする順序は，それぞれが対応する色の視感度が低いほど早くなるように定められた
    ドライバ。
17. 入力と，
    第１〜第ｐ色（ｐは３以上の整数）にそれぞれに対応する第１〜第ｐ画素と，
    前記第１〜第ｐ画素にそれぞれに接続された第１〜第ｐ信号線と，
    前記第１〜第ｐ信号線と，前記入力との間にそれぞれに介設され，且つ，前記第１〜第ｐ色にそれぞれに対応する第１〜第ｐスイッチ
    とを備えたディスプレイパネルを駆動するためのプログラムであって，
    ある水平期間において，前記第１〜第ｐ画素にそれぞれ書き込まれるべき第１〜第ｐ書き込み電圧をシリアルに前記入力に供給するステップと，
    前記第１〜第ｐスイッチを，前記第１〜第ｐ書き込み電圧の前記入力への供給に同期してオンするステップ
    とを制御回路に実行させ，
    前記第１〜第ｐ色のうちヒトの視感度が最も低い色を第γ色（γは，１以上ｐ以下のある整数）としたとき，前記水平期間において前記第γ色に対応する前記第γ画素に接続された前記第γスイッチがオンする順番は，前記第１〜第ｐスイッチのなかで最も早い
    ディスプレイパネル駆動用プログラム。
18. 請求項１７に記載のディスプレイパネル駆動用プログラムであって，
    前記水平期間において前記第１〜第ｐスイッチがオンする順序は，それぞれが対応する色の視感度が低いほど早くなるように定められた
    ディスプレイパネル駆動用プログラム。

Images