JP2000122627A - マトリックスディスプレイに表示するデ―タの処理方法 - Google Patents
マトリックスディスプレイに表示するデ―タの処理方法Info
- Publication number
- JP2000122627A JP2000122627A JP11288653A JP28865399A JP2000122627A JP 2000122627 A JP2000122627 A JP 2000122627A JP 11288653 A JP11288653 A JP 11288653A JP 28865399 A JP28865399 A JP 28865399A JP 2000122627 A JP2000122627 A JP 2000122627A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data lines
- lines
- block
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 本発明は、暗い固定のコラム構造が現れるこ
とを防止した、マトリックスディスプレイにデータを表
示するための処理方法を提供することを目的とする。 【解決手段】 交点に像点又は画素が配置されるＮ本の
データ線とＭ本の選択線を有するマトリックスディスプ
レイにデータを表示する処理であって、データ線は、
Ｎ’本のデータ線よりなるＰ個のブロックにグループ化
され、ここで、Ｎ＝Ｐ×Ｎ’であり、各ブロックは、並
列に、前記ブロックのＮ’本のデータ線に分離されるＰ
個のデータ信号の１つを受け、ブロック内で、データ線
は、２つの隣接するブロックのデータ線の間の結合誤差
を最小にするように選択された空間的順序に従って選択
される。
とを防止した、マトリックスディスプレイにデータを表
示するための処理方法を提供することを目的とする。 【解決手段】 交点に像点又は画素が配置されるＮ本の
データ線とＭ本の選択線を有するマトリックスディスプ
レイにデータを表示する処理であって、データ線は、
Ｎ’本のデータ線よりなるＰ個のブロックにグループ化
され、ここで、Ｎ＝Ｐ×Ｎ’であり、各ブロックは、並
列に、前記ブロックのＮ’本のデータ線に分離されるＰ
個のデータ信号の１つを受け、ブロック内で、データ線
は、２つの隣接するブロックのデータ線の間の結合誤差
を最小にするように選択された空間的順序に従って選択
される。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリックスディ
スプレイに表示するデータの処理方法に関し、特に、交
点に像点又は画素が配置されるＮ本のデータ線とＭ本の
選択線を有するマトリックスディスプレイに関するもの
である。更に、本発明は、Ｎ本のデータ線が、 1ブロッ
ク当りＮ’本のＰブロック（Ｎ＝Ｐ×Ｎ’）にグループ
化されて制御される上記形式のマトリックスディスプレ
イに関するものである。
スプレイに表示するデータの処理方法に関し、特に、交
点に像点又は画素が配置されるＮ本のデータ線とＭ本の
選択線を有するマトリックスディスプレイに関するもの
である。更に、本発明は、Ｎ本のデータ線が、 1ブロッ
ク当りＮ’本のＰブロック（Ｎ＝Ｐ×Ｎ’）にグループ
化されて制御される上記形式のマトリックスディスプレ
イに関するものである。
【０００２】
【従来の技術】マトリックスディスプレイでは、特に、
直視又は、投射モードで使用される液晶スクリーンが知
られている。これらのスクリーンは、一般に、その交点
が像点を示す、選択線（以後、線と呼ぶ。）とデータ線
（以後、コラムと呼ぶ。）が配置された第１の基板と、
対抗電極が配置された第２の基板を有し、２つの基板間
に液晶が挿入されている。像点又は画素は、特に、トラ
ンジスタ等のスイッチング回路により、選択線とデータ
線に結合されている画素電極より成る。選択線とデータ
線は、一般に「ドライバ」と呼ばれる周辺制御回路にそ
れぞれ接続される。線ドライバは、選択線を走査しスイ
ッチング回路を閉じる、即ち、各線のトランジスタを連
続して通す。一方、コラムドライバは、情報項目に対応
する信号を各コラムに加える。即ち、選択された画素の
電極を充電し、２つの基板間に挿入されている液晶の光
学特性を変更する。これにより、画像をスクリーン状に
映す。マトリックスディスプレイの線の数とコラムの数
が制限されているときには、各コラムは、自分自身の接
続線でスクリーンのコラムドライバに接続される。しか
し、高精細スクリーンの場合には、コラム数が非常に多
く、トラック数を減少させるために、コラムドライバの
出力とスクリーンのコラムとの間で多重されることが好
ましい。この様に、１９９６年１月１１日にＴＨＯＭＳ
ＯＮ−ＬＣＤ名で出願されたフランス国特許出願番号９
６００２５９では、多重の原理を使ったマトリックスデ
ィスプレイのコラムドライバが開示されている。図１
は、このコラムドライバを示す。この場合には、コラム
は、Ｎ’コラム、即ち、実施例に示されている６個のコ
ラムＣ１，Ｃ２，Ｃ３，．．．Ｃ６より成るＰ個のブロ
ックＢ１にグループ化されている。各ブロックＢ１は、
トランジスタ３のようなスイッチング回路を有し、トラ
ンジスタの電極の１つはコラムＣｉに接続され、他の電
極は他のトランジスタの同じ電極に接続される。この電
極の組は、第１のブロックではデータ入力ＤＢ１に、第
２のブロックではデータ入力ＤＢ２に、最後のブロック
ではデータ入力ＤＢＰに接続される。各トランジスタ３
のゲートは分離信号ＤＷ１，ＤＷ２，ＤＷ３，．．．Ｄ
Ｗ６を受ける。各ブロックは同じ構造を有する。
直視又は、投射モードで使用される液晶スクリーンが知
られている。これらのスクリーンは、一般に、その交点
が像点を示す、選択線（以後、線と呼ぶ。）とデータ線
（以後、コラムと呼ぶ。）が配置された第１の基板と、
対抗電極が配置された第２の基板を有し、２つの基板間
に液晶が挿入されている。像点又は画素は、特に、トラ
ンジスタ等のスイッチング回路により、選択線とデータ
線に結合されている画素電極より成る。選択線とデータ
線は、一般に「ドライバ」と呼ばれる周辺制御回路にそ
れぞれ接続される。線ドライバは、選択線を走査しスイ
ッチング回路を閉じる、即ち、各線のトランジスタを連
続して通す。一方、コラムドライバは、情報項目に対応
する信号を各コラムに加える。即ち、選択された画素の
電極を充電し、２つの基板間に挿入されている液晶の光
学特性を変更する。これにより、画像をスクリーン状に
映す。マトリックスディスプレイの線の数とコラムの数
が制限されているときには、各コラムは、自分自身の接
続線でスクリーンのコラムドライバに接続される。しか
し、高精細スクリーンの場合には、コラム数が非常に多
く、トラック数を減少させるために、コラムドライバの
出力とスクリーンのコラムとの間で多重されることが好
ましい。この様に、１９９６年１月１１日にＴＨＯＭＳ
ＯＮ−ＬＣＤ名で出願されたフランス国特許出願番号９
６００２５９では、多重の原理を使ったマトリックスデ
ィスプレイのコラムドライバが開示されている。図１
は、このコラムドライバを示す。この場合には、コラム
は、Ｎ’コラム、即ち、実施例に示されている６個のコ
ラムＣ１，Ｃ２，Ｃ３，．．．Ｃ６より成るＰ個のブロ
ックＢ１にグループ化されている。各ブロックＢ１は、
トランジスタ３のようなスイッチング回路を有し、トラ
ンジスタの電極の１つはコラムＣｉに接続され、他の電
極は他のトランジスタの同じ電極に接続される。この電
極の組は、第１のブロックではデータ入力ＤＢ１に、第
２のブロックではデータ入力ＤＢ２に、最後のブロック
ではデータ入力ＤＢＰに接続される。各トランジスタ３
のゲートは分離信号ＤＷ１，ＤＷ２，ＤＷ３，．．．Ｄ
Ｗ６を受ける。各ブロックは同じ構造を有する。
【０００３】もし、液晶ディスプレイが、ＳＶＧＡの１
６／９の２：２型で、線当り１０８０画素、６００本の
走査線の値を有するなら、図１の構造は、各６コラムを
持つ１８０ブロックを有する。特に、各サンプリング信
号ＤＷ１からＤＷ６は１８０個のコラムに接続され、１
８０Ｄビットより成るビデオ信号は、１８０のブロック
の対応する画素に、ＤＷ１からＤＷ６の順番に、６つの
制御信号で、順次転送される。このように、例えば、信
号ＤＷ１が活性化されているなら、アナログ信号ＤＢ１
は、第１ブロックのコラムＣ１の、画素０に転送され
る。アナログ信号ＤＢ２は、第２ブロックのコラムＣ１
の、画素６に転送される。アナログ信号ＤＢ３は、第３
ブロックのコラムＣ１の、画素１２に転送される。アナ
ログ信号ＤＢ１８０は、第１８０ブロックのコラムＣ１
の、画素１０７４に転送される。同様に、サンプリング
信号ＤＷ２が活性化されているなら、アナログ信号ＤＢ
１は、第１ブロックのコラムＣ２の、画素１に転送され
る。アナログ信号ＤＢ２は、第２ブロックのコラムＣ２
の、画素７に転送される。記載されている実施例では、
６つのサンプリング信号が使用されている。
６／９の２：２型で、線当り１０８０画素、６００本の
走査線の値を有するなら、図１の構造は、各６コラムを
持つ１８０ブロックを有する。特に、各サンプリング信
号ＤＷ１からＤＷ６は１８０個のコラムに接続され、１
８０Ｄビットより成るビデオ信号は、１８０のブロック
の対応する画素に、ＤＷ１からＤＷ６の順番に、６つの
制御信号で、順次転送される。このように、例えば、信
号ＤＷ１が活性化されているなら、アナログ信号ＤＢ１
は、第１ブロックのコラムＣ１の、画素０に転送され
る。アナログ信号ＤＢ２は、第２ブロックのコラムＣ１
の、画素６に転送される。アナログ信号ＤＢ３は、第３
ブロックのコラムＣ１の、画素１２に転送される。アナ
ログ信号ＤＢ１８０は、第１８０ブロックのコラムＣ１
の、画素１０７４に転送される。同様に、サンプリング
信号ＤＷ２が活性化されているなら、アナログ信号ＤＢ
１は、第１ブロックのコラムＣ２の、画素１に転送され
る。アナログ信号ＤＢ２は、第２ブロックのコラムＣ２
の、画素７に転送される。記載されている実施例では、
６つのサンプリング信号が使用されている。
【０００４】このアドレスモードが使用されているとき
には、灰色画像に対しては、サンプリングに関連しま
た、線／コラム結合による、暗い固定のコラム構造が現
れる。これは、第１サンプリング信号ＤＷ１がトランジ
スタ３の１８０個のゲートを活性化するとき、ビデオの
内容は画素０，６，１２，１０７４に与えられ、活性化
される。同様に、第２サンプリング信号ＤＷ２はビデオ
の内容を画素１，７，１３，１０７５に与え、他のサン
プリング信号の場合も同様である。しかし、サンプリン
グ信号ＤＷ２により与えられる画素電圧は、容量性分割
器として働く線／コラム結合のために、サンプリング信
号ＤＷ１により与えられる画素電圧とは等しくない。も
し、サンプリング信号ＤＷ２が１つの結合の影響を受け
るなら、サンプリング信号ＤＷ３は２つの結合の影響を
受ける。図２は、ブロックＢ１のサンプリングコマンド
ＤＷｉ関数としての画素電圧の変化を示す。画素電圧は
各データ転送と共に減少する。
には、灰色画像に対しては、サンプリングに関連しま
た、線／コラム結合による、暗い固定のコラム構造が現
れる。これは、第１サンプリング信号ＤＷ１がトランジ
スタ３の１８０個のゲートを活性化するとき、ビデオの
内容は画素０，６，１２，１０７４に与えられ、活性化
される。同様に、第２サンプリング信号ＤＷ２はビデオ
の内容を画素１，７，１３，１０７５に与え、他のサン
プリング信号の場合も同様である。しかし、サンプリン
グ信号ＤＷ２により与えられる画素電圧は、容量性分割
器として働く線／コラム結合のために、サンプリング信
号ＤＷ１により与えられる画素電圧とは等しくない。も
し、サンプリング信号ＤＷ２が１つの結合の影響を受け
るなら、サンプリング信号ＤＷ３は２つの結合の影響を
受ける。図２は、ブロックＢ１のサンプリングコマンド
ＤＷｉ関数としての画素電圧の変化を示す。画素電圧は
各データ転送と共に減少する。
【０００５】図３に示すように、減少は、ブロック内の
コラムに対する輝度信号に関して観測される。画素６と
７、１３と１４、等の隣接ブロックに対応する画素では
輝度が非常に大きく異なる。輝度のこの差は、上述の固
定のコラム構造を引き起こす。
コラムに対する輝度信号に関して観測される。画素６と
７、１３と１４、等の隣接ブロックに対応する画素では
輝度が非常に大きく異なる。輝度のこの差は、上述の固
定のコラム構造を引き起こす。
【０００６】
【発明が解決しようとする課題】本発明の目的は、上述
の欠点を除いた、マトリックスディスプレイにデータを
表示するための処理方法を提供することにある。
の欠点を除いた、マトリックスディスプレイにデータを
表示するための処理方法を提供することにある。
【０００７】
【課題を解決するための手段】従って、本発明は、交点
に像点又は画素が配置されるＮ本のデータ線とＭ本の選
択線を有するマトリックスディスプレイにデータを表示
する処理方法であって、データ線は、Ｎ’本のデータ線
よりなるＰ個のブロックにグループ化され、ここで、Ｎ
＝Ｐ×Ｎ’であり、各ブロックは、並列に、前記ブロッ
クのＮ’本のデータ線に分離されるＰ個のデータ信号の
１つを受け、ブロック内で、データ線は、２つの隣接す
るブロックのデータ線の間の結合誤差を最小にするよう
に選択された空間的順序に従って選択されることを特徴
とする。
に像点又は画素が配置されるＮ本のデータ線とＭ本の選
択線を有するマトリックスディスプレイにデータを表示
する処理方法であって、データ線は、Ｎ’本のデータ線
よりなるＰ個のブロックにグループ化され、ここで、Ｎ
＝Ｐ×Ｎ’であり、各ブロックは、並列に、前記ブロッ
クのＮ’本のデータ線に分離されるＰ個のデータ信号の
１つを受け、ブロック内で、データ線は、２つの隣接す
るブロックのデータ線の間の結合誤差を最小にするよう
に選択された空間的順序に従って選択されることを特徴
とする。
【０００８】好ましくは、空間順序は、連続に選択され
た２つのデータ線の間の結合誤差２εを得るために選択
され、ここでεはブロックの２つの隣接データ線の間の
結合誤差を示す。好適な実施例に従って、Ｅｎｔは数の
整数部、Ｎ’はブロック毎のデータ項目の数を示し、ｉ
は１からＮ’まで変化し、空間順序は、関数
た２つのデータ線の間の結合誤差２εを得るために選択
され、ここでεはブロックの２つの隣接データ線の間の
結合誤差を示す。好適な実施例に従って、Ｅｎｔは数の
整数部、Ｎ’はブロック毎のデータ項目の数を示し、ｉ
は１からＮ’まで変化し、空間順序は、関数
【０００９】
【数２】
【００１０】により決定される。本発明の他の特徴によ
れば、ブロック内の選択された空間順序は、選択線に従
って、交互に逆にされる。好ましくは、２つの連続した
選択線の期間では、選択された空間順序に従って、選択
が行われ、２つの他の続いて起こる連続した選択線の期
間では、逆の空間順序に従って、選択が行われる。
れば、ブロック内の選択された空間順序は、選択線に従
って、交互に逆にされる。好ましくは、２つの連続した
選択線の期間では、選択された空間順序に従って、選択
が行われ、２つの他の続いて起こる連続した選択線の期
間では、逆の空間順序に従って、選択が行われる。
【００１１】本発明は更に、装置はプログラム可能な論
理回路を有することを特徴とする上述の処理を行う装置
である。
理回路を有することを特徴とする上述の処理を行う装置
である。
【００１２】
【発明の実施の形態】以下、同一の番号の構成要素は、
同一の構成要素を示す。本発明に従った処理方法は、特
に図１に示すマトリックスディスプレイに適用される。
このディスプレイは、交点にキャパシタで表された像点
又は画素２が配置されるＮ本のデータ線又はコラムと、
Ｍ本の選択線を有する。Ｎ本のコラムは、各々Ｎ’本の
コラムのＰ個のブロックにグループ化される。例では、
６個のコラムのブロックＢ１が図１に示されている。Ｓ
ＶＧＡ型の値を持つビデオディスプレイに使用されるス
クリーンの場合には、コラム制御回路は、６個の隣接コ
ラムを有する１８０ブロックを有し、約５００ｋＨｚの
サンプリング周波数で動作する。図１に示されるよう
に、各ブロックＢ１は、ＤＷ１からＤＷ６によりブロッ
クの６個のコラムに分離されるＰ又は、１８０個のデー
タ信号の１つを、並列に受ける。
同一の構成要素を示す。本発明に従った処理方法は、特
に図１に示すマトリックスディスプレイに適用される。
このディスプレイは、交点にキャパシタで表された像点
又は画素２が配置されるＮ本のデータ線又はコラムと、
Ｍ本の選択線を有する。Ｎ本のコラムは、各々Ｎ’本の
コラムのＰ個のブロックにグループ化される。例では、
６個のコラムのブロックＢ１が図１に示されている。Ｓ
ＶＧＡ型の値を持つビデオディスプレイに使用されるス
クリーンの場合には、コラム制御回路は、６個の隣接コ
ラムを有する１８０ブロックを有し、約５００ｋＨｚの
サンプリング周波数で動作する。図１に示されるよう
に、各ブロックＢ１は、ＤＷ１からＤＷ６によりブロッ
クの６個のコラムに分離されるＰ又は、１８０個のデー
タ信号の１つを、並列に受ける。
【００１３】本発明によれば、連続して信号ＤＷ１から
ＤＷ６をサンプリングする代わりに、隣接ブロックのデ
ータ線間の結合誤差を最小にするように選択された空間
順序に従ってデータ線の選択が行われる。このように、
６個のコラムのサンプリングを行う場合に、以下の順序
で、即ち、ＤＷ３，ＤＷ４，ＤＷ２，ＤＷ５，ＤＷ１，
ＤＷ６の順番に、分離信号が選択される。選択の特定の
モードでは、２つの隣接画素間は２つの結合のみとな
り、これにより、図４に示すように、輝度は非常に少し
の差のみ上昇する。実際、本発明の処理方法により、輝
度信号の誤差は、ビデオ線に亘って空間的に分散され
る。更に一般的に、信号数ＤＷｉがＮ’の時には、空間
順序は次の関数で決定される。
ＤＷ６をサンプリングする代わりに、隣接ブロックのデ
ータ線間の結合誤差を最小にするように選択された空間
順序に従ってデータ線の選択が行われる。このように、
６個のコラムのサンプリングを行う場合に、以下の順序
で、即ち、ＤＷ３，ＤＷ４，ＤＷ２，ＤＷ５，ＤＷ１，
ＤＷ６の順番に、分離信号が選択される。選択の特定の
モードでは、２つの隣接画素間は２つの結合のみとな
り、これにより、図４に示すように、輝度は非常に少し
の差のみ上昇する。実際、本発明の処理方法により、輝
度信号の誤差は、ビデオ線に亘って空間的に分散され
る。更に一般的に、信号数ＤＷｉがＮ’の時には、空間
順序は次の関数で決定される。
【００１４】
【数３】
【００１５】ここで、Ｅｎｔは整数部、Ｎ’はブロック
毎のデータ項目の数、ｉは１からＮ’まで変化する。本
発明の他の特徴によれば、ブロックのコラムの走査方向
は、各線毎に、又は、好ましくは２本の線毎に、逆にさ
れる。更に、信号Ｄｗｉは、第１の線又は、最初の２本
の線では、３，４，２，５，１，６の順序でそれぞれ読
まれ、それに続く線又は、それに続く第３又は、第４の
線では、６，１，５，２，４，３の順序で読まれる。
毎のデータ項目の数、ｉは１からＮ’まで変化する。本
発明の他の特徴によれば、ブロックのコラムの走査方向
は、各線毎に、又は、好ましくは２本の線毎に、逆にさ
れる。更に、信号Ｄｗｉは、第１の線又は、最初の２本
の線では、３，４，２，５，１，６の順序でそれぞれ読
まれ、それに続く線又は、それに続く第３又は、第４の
線では、６，１，５，２，４，３の順序で読まれる。
【００１６】本発明は、この処理方法を実行できる回路
にも関する。この回路は、主に、プログラム可能な論理
回路より成り、走査の方向を逆転させる、線カウンタを
伴っている。図５は、この型の回路を示す。この型の回
路は、プログラム可能な論理回路ＥＰＬＤ１０を有し、
分離信号ＤＷｉ（ｉ＝１からＮ’）の操作の方向ととも
に、ＲＡＭメモリ１３に蓄積されたビデオデータＤＢを
ＬＣＤスクリーン１８に送る順序を管理する。このプロ
グラム可能な回路１０は、入力にクロック信号ＣＬを受
ける線カウンタ１１を有し、線カウンタ１１の出力は、
ワードの順序２のビットに対応する信号Ｐｒｅｓｅｔよ
り成り、Ｎ’進のカウンタ１５と、多重信号ＤＷｉの数
を数えるカウンタＤＷ１６に送られる。Ｎ’進カウンタ
１５はデータクロックＣＤで制御され、他方の入力にカ
ウンタ１６からの出力を受ける。以下に動作を詳しく説
明する。カウンタＤＷ１６は、クロックＤＷ、即ち、信
号ＤＷＣにより制御され、動作は以下に詳しく説明す
る。Ｎ’進カウンタ１５の出力は、ＲＡＭメモリ１３に
入力され、ＤＷｉ値の順序で、Ｐビデオデータを、ＬＣ
Ｄスクリーン１８とＲＡＭメモリ１３の間に設けられた
ディジタル／アナログ変換回路１４へ送る。他方、カウ
ンタＤＷ１６からの出力は、レベルシフト回路１７へ送
られ、ＬＣＤスクリーン１８の選択線を選択し、Ｎ’進
カウンタ１５へも接続される。
にも関する。この回路は、主に、プログラム可能な論理
回路より成り、走査の方向を逆転させる、線カウンタを
伴っている。図５は、この型の回路を示す。この型の回
路は、プログラム可能な論理回路ＥＰＬＤ１０を有し、
分離信号ＤＷｉ（ｉ＝１からＮ’）の操作の方向ととも
に、ＲＡＭメモリ１３に蓄積されたビデオデータＤＢを
ＬＣＤスクリーン１８に送る順序を管理する。このプロ
グラム可能な回路１０は、入力にクロック信号ＣＬを受
ける線カウンタ１１を有し、線カウンタ１１の出力は、
ワードの順序２のビットに対応する信号Ｐｒｅｓｅｔよ
り成り、Ｎ’進のカウンタ１５と、多重信号ＤＷｉの数
を数えるカウンタＤＷ１６に送られる。Ｎ’進カウンタ
１５はデータクロックＣＤで制御され、他方の入力にカ
ウンタ１６からの出力を受ける。以下に動作を詳しく説
明する。カウンタＤＷ１６は、クロックＤＷ、即ち、信
号ＤＷＣにより制御され、動作は以下に詳しく説明す
る。Ｎ’進カウンタ１５の出力は、ＲＡＭメモリ１３に
入力され、ＤＷｉ値の順序で、Ｐビデオデータを、ＬＣ
Ｄスクリーン１８とＲＡＭメモリ１３の間に設けられた
ディジタル／アナログ変換回路１４へ送る。他方、カウ
ンタＤＷ１６からの出力は、レベルシフト回路１７へ送
られ、ＬＣＤスクリーン１８の選択線を選択し、Ｎ’進
カウンタ１５へも接続される。
【００１７】プログラム回路１０の動作を更に詳しく説
明する。本発明に従い、ブロックの信号ＤＷｉの走査順
序は連続して発生しないが、２つの隣接コラムの間の結
合の誤差が最小となるように、３，４，２，５，１，６
の順又は、６，１，５，２，４，３の順で行われる。こ
の様に、本実施例の場合には、各線毎の走査方向の逆転
ができる。もし、線カウンタ１１の出力の順序２のビッ
トが０（ＸＸＸＸＸＸ００又は、ＸＸＸＸＸＸ０１）な
ら、信号ＤＷｉは順序３，４，２，５，１，６で読ま
れ、ラインメモリ１３に蓄積されたビデオデータのＰ又
は、１８０項目は、以下の表に従った順序ＤＷｉで、Ｌ
ＣＤスクリーン１８の前に設けられたＤ／Ａ回路１４に
送られる。
明する。本発明に従い、ブロックの信号ＤＷｉの走査順
序は連続して発生しないが、２つの隣接コラムの間の結
合の誤差が最小となるように、３，４，２，５，１，６
の順又は、６，１，５，２，４，３の順で行われる。こ
の様に、本実施例の場合には、各線毎の走査方向の逆転
ができる。もし、線カウンタ１１の出力の順序２のビッ
トが０（ＸＸＸＸＸＸ００又は、ＸＸＸＸＸＸ０１）な
ら、信号ＤＷｉは順序３，４，２，５，１，６で読ま
れ、ラインメモリ１３に蓄積されたビデオデータのＰ又
は、１８０項目は、以下の表に従った順序ＤＷｉで、Ｌ
ＣＤスクリーン１８の前に設けられたＤ／Ａ回路１４に
送られる。
【００１８】
【表１】
【００１９】もし、線カウンタ１１の出力の順序２のビ
ットが１（ＸＸＸＸＸＸ１０又は、ＸＸＸＸＸＸ１１）
なら、信号ＤＷｉは順序６，１，５，２，４，３で読ま
れ、ビデオデータの１８０項目は、以下の表に従った順
序で、Ｄ／Ａ回路１４に送られる。
ットが１（ＸＸＸＸＸＸ１０又は、ＸＸＸＸＸＸ１１）
なら、信号ＤＷｉは順序６，１，５，２，４，３で読ま
れ、ビデオデータの１８０項目は、以下の表に従った順
序で、Ｄ／Ａ回路１４に送られる。
【００２０】
【表２】
【００２１】更に詳しくは、線カウンタ１１によるＰｒ
ｅｓｅｔで参照される出力は、Ｎ’進カウンタ１５と回
路ＤＷ１６にそれぞれ送られる。Ｎ’進カウンタ１５
は、データクロックＣＤで制御され以下のように動作す
る。Ｐｒｅｓｅｔ＝０の場合には、ビデオデータがその
まま伝送され、Ｐｒｅｓｅｔ≠０の場合には、（Ｎ’＋
１）引くビデオデータが伝送される。
ｅｓｅｔで参照される出力は、Ｎ’進カウンタ１５と回
路ＤＷ１６にそれぞれ送られる。Ｎ’進カウンタ１５
は、データクロックＣＤで制御され以下のように動作す
る。Ｐｒｅｓｅｔ＝０の場合には、ビデオデータがその
まま伝送され、Ｐｒｅｓｅｔ≠０の場合には、（Ｎ’＋
１）引くビデオデータが伝送される。
【００２２】同様に、クロックＤＷＣで制御されるカウ
ンタＤＷ１６は以下のように動作する。Ｐｒｅｓｅｔ＝
０の場合には、ワードは通常の順序で、即ち、３，４，
２，５，１，６で伝送される。Ｐｒｅｓｅｔ≠０の場合
には、信号ＤＷｉは、逆の順序で伝送される。
ンタＤＷ１６は以下のように動作する。Ｐｒｅｓｅｔ＝
０の場合には、ワードは通常の順序で、即ち、３，４，
２，５，１，６で伝送される。Ｐｒｅｓｅｔ≠０の場合
には、信号ＤＷｉは、逆の順序で伝送される。
【００２３】本実施例は、単に１つの実施例であり、本
発明の範囲を超えることなく変更できることは、当業者
には明らかである。
発明の範囲を超えることなく変更できることは、当業者
には明らかである。
【００２４】
【発明の効果】本発明により、暗い固定のコラム構造が
現れることを防止した、マトリックスディスプレイにデ
ータを表示するための処理を提供できる。
現れることを防止した、マトリックスディスプレイにデ
ータを表示するための処理を提供できる。
【図１】本発明の内で使用される実施例に従って、コラ
ムがブロックにグループ化されるマトリックスディスプ
レイの概略図である。
ムがブロックにグループ化されるマトリックスディスプ
レイの概略図である。
【図２】ブロック間のサンプリングコマンドの関数とし
て、画素電圧の変化を示す図である。
て、画素電圧の変化を示す図である。
【図３】ブロック間のサンプリングコマンドの関数とし
て、連続するブロック内の輝度信号の変化を示す図であ
る。
て、連続するブロック内の輝度信号の変化を示す図であ
る。
【図４】本発明に従った処理に従ってコラムが選択され
るときの、選択線に沿った輝度信号の変化を示す図であ
る。
るときの、選択線に沿った輝度信号の変化を示す図であ
る。
【図５】本発明の処理を行うプログラム可能な論理回路
の概略図である。
の概略図である。
０、１，２，６，７ 画素 ３ トランジスタ Ｂ１ ブロック Ｃ１、Ｃ２，Ｃ３，Ｃ６ コラム ＤＢ１ データ入力 ＤＷ１，ＤＷ２，ＤＷ３，ＤＷ６ 分離信号 １０ プログラム可能な論理回路ＥＰＬＤ１０ １１ 線カウンタ １２ Ｐｒｅｓｅｔ信号 １３ ＲＡＭメモリ １４ ディジタル／アナログ変換回路 １５ Ｎ’進のカウンタ １６ カウンタＤＷ １７ レベルシフト回路 １８ ＬＣＤスクリーン ＤＷＣ クロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンマニュエル ジョリ フランス国，35700 レンヌ，リュ・クタ ンソ １
Claims (6)
- 【請求項１】 交点に像点又は画素が配置されるＮ本の
データ線とＭ本の選択線を有するマトリックスディスプ
レイにデータを表示する処理方法であって、 データ線は、Ｎ’本のデータ線よりなるＰ個のブロック
にグループ化され、 ここで、Ｎ＝Ｐ×Ｎ’であり、 各ブロックは、並列に、前記ブロックのＮ’本のデータ
線に分離されるＰ個のデータ信号の１つを受け、 ブロック内で、データ線は、２つの隣接するブロックの
データ線の間の結合誤差を最小にするように選択された
空間順序に従って選択されることを特徴とする処理方
法。 - 【請求項２】 空間順序は、連続に選択された２つのデ
ータ線の間の結合誤差２εを得るために選択され、ここ
でεはブロックの２つの隣接データ線の間の結合誤差を
示すことを特徴とする請求項１記載のデータを表示する
処理方法。 - 【請求項３】 Ｅｎｔは数の整数部、Ｎ’はブロック毎
のデータ項目の数を示し、ｉは１からＮ’まで変化し、 空間順序は、関数 【数１】 により決定されることを特徴とする請求項１或は２記載
の処理方法。 - 【請求項４】 ブロック内の選択された空間順序は、選
択線に従って、交互に逆にされることを特徴とする請求
項１乃至３のうちいずれか一項記載の処理方法。 - 【請求項５】 ２つの連続した選択線の期間では、選択
された空間順序に従って、選択が行われ、 ２つの他の続いて起こる連続した選択線の期間では、逆
の空間順序に従って、選択が行われることを特徴とする
請求項４記載の処理方法。 - 【請求項６】 回路はプログラム可能な論理回路である
ことを特徴とする請求項１乃至５のうちいずれか一項記
載の処理方法を行う回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9812777A FR2784489B1 (fr) | 1998-10-13 | 1998-10-13 | Procede d'affichage de donnees sur un afficheur matriciel |
| FR9812777 | 1998-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000122627A true JP2000122627A (ja) | 2000-04-28 |
| JP4521079B2 JP4521079B2 (ja) | 2010-08-11 |
Family
ID=9531467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28865399A Expired - Lifetime JP4521079B2 (ja) | 1998-10-13 | 1999-10-08 | マトリックスディスプレイにデータを表示する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6392631B1 (ja) |
| EP (1) | EP0994459B1 (ja) |
| JP (1) | JP4521079B2 (ja) |
| KR (1) | KR100614232B1 (ja) |
| DE (1) | DE69942603D1 (ja) |
| FR (1) | FR2784489B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001109435A (ja) * | 1999-10-05 | 2001-04-20 | Toshiba Corp | 表示装置 |
| JP2001312255A (ja) * | 2000-05-01 | 2001-11-09 | Toshiba Corp | 表示装置 |
| JP2001337657A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Corp | 液晶表示装置 |
| JP2004309949A (ja) * | 2003-04-10 | 2004-11-04 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2005250065A (ja) * | 2004-03-03 | 2005-09-15 | Nec Electronics Corp | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム |
| KR100892960B1 (ko) * | 2001-06-06 | 2009-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 화상 표시장치 및 그의 구동방법 |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW526464B (en) * | 2000-03-10 | 2003-04-01 | Sharp Kk | Data transfer method, image display device and signal line driving circuit, active-matrix substrate |
| US8681081B2 (en) * | 2004-07-21 | 2014-03-25 | Sharp Kabushiki Kaisha | Active matrix type display device and drive control circuit used in the same |
| US20060082532A1 (en) * | 2004-10-20 | 2006-04-20 | Toppoly Optoelectronics Corporation | Method for driving an LCD panel |
| KR100811527B1 (ko) * | 2005-10-04 | 2008-03-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법 |
| JP4448834B2 (ja) * | 2006-04-25 | 2010-04-14 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| JP2012256012A (ja) * | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02894A (ja) * | 1987-12-04 | 1990-01-05 | Thorn Emi Plc | 表示装置をアドレス指定する装置及び方法 |
| JPH04322216A (ja) * | 1991-04-23 | 1992-11-12 | Hitachi Ltd | 液晶表示装置 |
| JPH05204331A (ja) * | 1991-03-19 | 1993-08-13 | Hitachi Ltd | 液晶表示装置の駆動方法 |
| JPH06138851A (ja) * | 1992-10-30 | 1994-05-20 | Nec Corp | アクティブマトリクス液晶ディスプレイ |
| JPH11249629A (ja) * | 1998-03-05 | 1999-09-17 | Sony Corp | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63225295A (ja) * | 1987-03-14 | 1988-09-20 | シャープ株式会社 | 液晶表示装置 |
| JP2702941B2 (ja) * | 1987-10-28 | 1998-01-26 | 株式会社日立製作所 | 液晶表示装置 |
| US5172105A (en) * | 1989-12-20 | 1992-12-15 | Canon Kabushiki Kaisha | Display apparatus |
| DE69326740T2 (de) * | 1992-05-08 | 2000-04-06 | Seiko Epson Corp | Steuerungsverfahren und -schaltung für flüssigkristallelemente und bildanzeigevorrichtung |
| US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
| JP2962985B2 (ja) * | 1993-12-22 | 1999-10-12 | シャープ株式会社 | 液晶表示装置 |
-
1998
- 1998-10-13 FR FR9812777A patent/FR2784489B1/fr not_active Expired - Fee Related
-
1999
- 1999-08-10 EP EP99402024A patent/EP0994459B1/en not_active Expired - Lifetime
- 1999-08-10 DE DE69942603T patent/DE69942603D1/de not_active Expired - Lifetime
- 1999-09-20 KR KR1019990040384A patent/KR100614232B1/ko active IP Right Grant
- 1999-10-07 US US09/414,358 patent/US6392631B1/en not_active Expired - Lifetime
- 1999-10-08 JP JP28865399A patent/JP4521079B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02894A (ja) * | 1987-12-04 | 1990-01-05 | Thorn Emi Plc | 表示装置をアドレス指定する装置及び方法 |
| JPH05204331A (ja) * | 1991-03-19 | 1993-08-13 | Hitachi Ltd | 液晶表示装置の駆動方法 |
| JPH04322216A (ja) * | 1991-04-23 | 1992-11-12 | Hitachi Ltd | 液晶表示装置 |
| JPH06138851A (ja) * | 1992-10-30 | 1994-05-20 | Nec Corp | アクティブマトリクス液晶ディスプレイ |
| JPH11249629A (ja) * | 1998-03-05 | 1999-09-17 | Sony Corp | 液晶表示装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001109435A (ja) * | 1999-10-05 | 2001-04-20 | Toshiba Corp | 表示装置 |
| JP2001312255A (ja) * | 2000-05-01 | 2001-11-09 | Toshiba Corp | 表示装置 |
| JP2001337657A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Corp | 液晶表示装置 |
| KR100892960B1 (ko) * | 2001-06-06 | 2009-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 화상 표시장치 및 그의 구동방법 |
| US7663613B2 (en) | 2001-06-06 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US8325170B2 (en) | 2001-06-06 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| JP2004309949A (ja) * | 2003-04-10 | 2004-11-04 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2005250065A (ja) * | 2004-03-03 | 2005-09-15 | Nec Electronics Corp | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム |
| US7760176B2 (en) | 2004-03-03 | 2010-07-20 | Nec Electronics Corporation | Method and apparatus for time-divisional display panel drive |
| JP4511218B2 (ja) * | 2004-03-03 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69942603D1 (de) | 2010-09-02 |
| EP0994459B1 (en) | 2010-07-21 |
| EP0994459A1 (en) | 2000-04-19 |
| KR100614232B1 (ko) | 2006-08-21 |
| JP4521079B2 (ja) | 2010-08-11 |
| FR2784489B1 (fr) | 2000-11-24 |
| FR2784489A1 (fr) | 2000-04-14 |
| US6392631B1 (en) | 2002-05-21 |
| KR20000028697A (ko) | 2000-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883609A (en) | Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same | |
| EP0391655B1 (en) | A drive device for driving a matrix-type LCD apparatus | |
| US20020084970A1 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| US6107983A (en) | Display device and driving method | |
| JP2000122627A (ja) | マトリックスディスプレイに表示するデ―タの処理方法 | |
| WO1997037338A1 (fr) | Procede de gestion d'un dispositif d'affichage, dispositif d'affichage et equipement electronique utilisant cet ensemble | |
| JPH09307839A (ja) | 表示装置および該表示装置の駆動方法並びに駆動回路 | |
| JPH09130708A (ja) | 液晶画像表示装置 | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| JPH11259053A (ja) | 液晶表示装置 | |
| US6046725A (en) | Multicolor display control method for liquid crystal display | |
| JP2002507007A (ja) | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 | |
| US5920305A (en) | Multicolor display control circuit and method for liquid crystal display | |
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| JP4686004B2 (ja) | 画像表示装置 | |
| JP2004533018A5 (ja) | ||
| JPH1091125A (ja) | 表示装置の駆動方法 | |
| JPH04318595A (ja) | 液晶パネル駆動装置 | |
| JPH0230028B2 (ja) | ||
| EP0794524B1 (en) | Matrix display device with aspect ratio conversion | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JPH03172085A (ja) | 液晶表示装置 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JPH04275592A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4521079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |