JP2005345770A - 液晶パネル駆動方法，及び液晶表示装置 - Google Patents

Abstract

【課題】 時分割的に駆動されるデータ線の数が偶数であっても，コモン一定駆動法による反転駆動と時分割駆動との両方を採用可能な液晶表示装置を実現する。
【解決手段】 本発明による液晶パネル駆動方法は，それぞれが偶数本のデータ線からなる第１及び第２データ線組１８_１，１８_２と，電位が一定に保たれるコモン電極１６をそれぞれに有する複数の画素１３とを備えた液晶パネル１を駆動する液晶パネル駆動方法である。当該液晶パネル駆動方法は，第１データ線組１８_１と第２データ線組１８_２とのそれぞれについて，データ線１２を順次に選択するステップと，選択されたデータ線１２にデータ信号を供給して，対応する画素１３にデータ信号を時分割的に書き込むステップとを備えている。複数のデータ線１２が選択される順序と複数の画素１３のそれぞれに書き込まれるデータ信号の極性とは，第１データ線組１８_１のうちから選択されるデータ線１２に供給されるデータ信号の極性と，第２データ線組１８_２のうちから選択されたデータ線１２に供給されるデータ信号の極性とが異なるように決定されている。
【選択図】 図７

Description

本発明は，液晶パネル駆動方法，及び液晶表示装置に関し，特に，時分割駆動と反転駆動との両方を採用する液晶パネル駆動技術に関する。

複数のデータ線（信号線）を逐次に選択することによって画素にデータ信号の書き込みを時分割的に行う時分割駆動は，液晶表示装置の駆動において広く使用される技術の一つである。かかる時分割駆動の利点の一つは，液晶ドライバに設けられる出力アンプの数を減少できることである。時分割駆動を採用する液晶表示装置では，液晶パネルのデータ線の数よりも少ない数の出力アンプで，画素を駆動することができる。これは，液晶ドライバの消費電力及びチップ面積の低減に有効である。もう一つの利点は，データ線を選択するスイッチを液晶パネルに設ける構成を採用することにより，液晶ドライバと液晶パネルとを接続する配線の数を減少できることである。データ線を選択するスイッチを液晶パネルに設けることにより，液晶ドライバと液晶パネルとを接続するために必要な配線の数は，液晶パネルのデータ線よりも少なくすることができる。液晶ドライバと液晶パネルとを接続する配線の数の減少は，液晶ドライバと液晶パネルとの接続を容易にし，且つ，ＥＭＩ（electromagnetic interference）の減少に有効である。液晶パネルに設けられる画素数の増加を背景として，時分割的に駆動される複数のデータ線の数は，一層に増加されることが望まれている。

液晶表示装置の駆動において広く使用されるもう一つの技術は，フレーム反転駆動である。フレーム反転駆動とは，いわゆる焼き付き現象を防止するために，データ信号の極性をフレーム毎に反転する駆動方法である。フレーム反転駆動は，画素の液晶容量に印加される電圧の直流成分を減少させ，焼き付き現象の発生を有効に防止する。

フレーム反転駆動には，概略的には，コモン一定駆動法とコモン反転駆動法の２種類がある。コモン一定駆動法とは，画素のコモン電極（対向電極）の電位（以下，「共通電位」という。）を一定に保ち，データ信号のみの極性を反転する駆動法である。一方，コモン反転駆動法とは，データ信号と共通電位の両方を反転する駆動法である。コモン一定駆動法は，コモン反転駆動法と比較してコモン電極の安定性に優れている，という利点を有している。当業者に広く知られているように，コモン電極の安定性はフリッカの発生の抑制の点で重要である。以下に述べられるように，本発明はコモン一定駆動法に関連している。

ドット反転駆動は，コモン電極の安定性を一層に改善し，これによってフリッカの発生を一層に抑制する好適な方法である。ドット反転駆動とは，隣接する２つの画素に反対の極性のデータ信号を書き込む技術である。隣接する画素に異なる極性のデータ信号を同時に書き込むことによって共通電位の変動が一層に抑えられ，フリッカが有効に抑制される。ドット反転駆動を実現する技術は，例えば，特許文献１及び特許文献２に開示されている。

上述の時分割駆動とドット反転駆動とは，いずれも液晶表示装置の好適な駆動技術であるが，特許文献３に開示されているように，時分割的に駆動されるデータ線の数が偶数である場合には，時分割駆動とドット反転駆動とは両立しないと考えられている。特許文献３は，かかる問題を回避するために，時分割的に駆動されるデータ線の数を奇数に，好適には３^ｎにする技術を開示している。以下では，時分割的に駆動されるデータ線の数が偶数である場合に，典型的な時分割駆動とドット反転駆動とが両立しないことが説明される。

図１は，時分割駆動を行う典型的な液晶表示装置１００の構成を示す図である。図１の液晶表示装置１００は，液晶パネル１０１と，液晶パネル１０１を駆動するコントローラ・ドライバ１０２とを備えている。液晶パネル１０１には，ゲート線（走査線）１１１と，データ線（信号線）１１２と，行列に並べられた画素１１３とが設けられている。画素１１３のそれぞれは，ＴＦＴ１４と画素電極１１５とを備えている。画素電極１１５はコモン電極（対向電極）１１６に対向しており，画素電極１１５とコモン電極１１６との間に液晶容量が形成されている。液晶パネル１０１には，更に，６本のデータ線１１２あたりに一つの入力端子１１７が設けられている。同一の入力端子１１７に接続される６本のデータ線１１２によってデータ線組１１８が構成されており，同一のデータ線組１１８に属する６本のデータ線１１２が時分割的に駆動される。データ線１１２と入力端子１１７の間には，データ線１１２を選択する為のスイッチ１１９が設けられている。

典型的な時分割駆動を採用する液晶表示装置では，同一の入力端子１１７に接続されているスイッチ１１９は，端から順にターンオンされ，従って，同一のデータ線組１１８に属する６本のデータ線１１２は，端から順に選択される。

一方，ドット反転駆動に従うと，一のゲート線１１１に続されている画素１１３に関しては，奇数番目のデータ線１１２に接続されている画素１１３と，偶数番目のデータ線１１２に接続されている画素１１３とでは，極性が逆のデータ信号が供給されなければならない。

上記のような時分割駆動とドット反転駆動とを同時に行うと，選択されたデータ線１１２には，同一の極性のデータ信号が供給されることになる。例えば，奇数番目のデータ線１１２に接続されている画素１１３に極性が正のデータ信号が，偶数番目のデータ線１１２に接続されている画素１１３に極性が負のデータ信号が供給されるとして，各データ線組１１８の左端のデータ線１１２について考える。一般的な時分割駆動では，図２に示されているように，あるラインの画素１１３への書き込みでは，各データ線組１１８の端のデータ線１１２に最初にデータ信号が供給される。各データ線組１１８の左端のデータ線１１２はいずれも奇数番目のデータ線であるから，左端のデータ線１１２に供給されるデータ信号の極性は，いずれも正である。従って，選択されたデータ線１１２には同一の極性のデータ信号が供給されることになる。他のデータ線１１２についても同様に，同時に選択されたデータ線１１２には同一の極性のデータ信号が供給される。

選択されたデータ線１１２に同一の極性のデータ信号が供給されると，図３に示されているように，データ線１１２とコモン電極１１６との間の容量的な結合により，コモン電極１１６に電流が流れ込み（又はコモン電極１１６から電流が流れ出し），コモン電極１１６の電位が不所望に変動する。これは，ドット反転駆動の技術的意義を失わせる。言い換えれば，ドット反転駆動は，時分割的に駆動されるデータ線の数が６本である時分割駆動と両立しない。

時分割的に駆動されるデータ線の本数が６以外の偶数である場合にも，典型的な時分割駆動とドット反転駆動とが両立しないことは，容易に理解されよう。

しかしながら，時分割的に駆動されるデータ線の数が奇数に制約されることは，液晶表示装置の設計の自由度を低下させるため好ましくない。とりわけ，次世代の液晶ドライバでは時分割的に駆動されるデータ線の数を６本に増加することが望まれているから，時分割的に駆動されるデータ線の数が，偶数であってはならないことは好ましくない。

このような問題は，時分割駆動を採用する液晶表示装置について，共通電位の変動を抑制する新たな技術を提供することによって解決可能である。このような背景から，時分割駆動を採用する液晶表示装置について，共通電位（即ち，画素のコモン電極の電位）の変動を抑制する技術が提供されることが望まれている。

特許３４３３３３７号公報 特許３０５６０８５号公報 特開平１１−３２７５１８号公報

本発明の目的は，時分割的に駆動されるデータ線の数が偶数であっても，コモン一定駆動法による反転駆動と時分割駆動との両方を採用可能な液晶表示装置を実現することにある。

本発明は，各画素に書き込まれるデータ信号の極性，及び／又は，データ線が選択される順番を適切に決定することにより，時分割的に駆動されるデータ線の数が偶数である場合にもコモン一定駆動法による反転駆動と時分割駆動との両方を採用することが可能になる，という発見に基づくものである。

より具体的には，上記の目的を達成するために，本発明は，以下に述べられる手段を採用している。その手段に含まれる技術的事項の記述には，［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために，［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による液晶パネル駆動方法は，それぞれが偶数本のデータ線からなる第１及び第２データ線組（１８_１，１８_２）と，電位が一定に保たれるコモン電極（１６）をそれぞれに有する複数の画素（１３）とを備えた液晶パネル（１）を駆動する液晶パネル駆動方法である。当該液晶パネル駆動方法は，
（ａ） 第１データ線組（１８_１）と第２データ線組（１８_２）とのそれぞれについて，データ線（１２）を順次に選択するステップと，
（ｂ） 選択されたデータ線（１２）にデータ信号を供給して，対応する画素（１３）にデータ信号を時分割的に書き込むステップ
とを備えている。複数のデータ線（１２）が選択される順序と複数の画素（１３）のそれぞれに書き込まれるデータ信号の極性とは，第１データ線組（１８_１）のうちから選択されるデータ線（１２）に供給されるデータ信号の極性と，第２データ線組（１８_２）のうちから選択されるデータ線（１２）に供給されるデータ信号と極性が異なるように決定されている。

かかる条件を満足させる一つの方法は，ある水平期間において第１データ線組（１８_１）に属するデータ線（１２）が選択される順序と，第２データ線組（１８_２）に属する前記データ線（１２）が選択される順序とを異ならせることである。データ線（１２）が選択される順序を第１データ線組（１８_１）と第２データ線組（１８_２）とで異なるように決定することにより，選択されたデータ線（１２）に供給されるデータ信号の極性を反対にすることができる。

液晶表示装置（１０）の消費電力を低減させるためには，該水平期間において第１データ線組（１８_１）に属する前記データ線（１２）が選択される順序は，第１データ線組（１８_１）に対応する画素（１３）のうちの同一の極性のデータ信号が書き込まれる複数の画素（１３）に対応する複数のデータ線（１２）が連続して選択されるように決定されていることが好適である。これにより，データ信号が反転される回数を減らし，液晶表示装置（１０）の消費電力を低減させることができる。

一層に液晶表示装置（１０）の消費電力を低減させるためには，前記水平期間において第１データ線組（１８_１）に属する前記データ線（１２）が選択される順序は，前記第１データ線組（１８_１）に対応する画素（１３）のうちの第１極性のデータ信号が書き込まれる複数の画素（１３）に対応する複数のデータ線（１２）が連続して選択され，その後に，前記第１極性と異なる第２極性のデータ信号が書き込まれる複数の画素（１３）に対応する複数のデータ線（１２）が連続して選択されるように決定されることが好ましい。これにより，一の水平期間の中間でデータ信号が反転される回数を一回に減らすことができる。

加えて，該水平期間において第２データ線組（１８_２）に属するデータ線（１２）が選択される順序は，第２データ線組（１８_２）に対応する画素（１３）のうち，前記第２極性のデータ信号が書き込まれる複数の画素（１３）に対応する複数のデータ線（１２）が連続して選択され，その後に，第１極性のデータ信号が書き込まれる複数の画素（１３）に対応する複数のデータ線（１２）が連続して選択されるように決定されていることが好ましい。

第１データ線組（１８_１）のうちから選択されるデータ線（１２）に供給されるデータ信号の極性が第２データ線組（１８_２）のうちから選択されるデータ線（１２）に供給されるデータ信号の極性と異なるようにする他の方法は，ある水平期間において第１データ線組（１８_１）に対応する全ての画素（１３）に書き込まれるデータ信号の極性を，第１極性で同一に設定し，且つ，該水平期間において前記第２データ線組（１８_２）に対応する全ての画素（１３）に書き込まれるデータ信号の極性を，前記第１極性と異なる第２極性で同一に設定することである。このように画素（１３）に書き込まれるデータ信号の極性を設定することは，一の水平期間の中間でデータ信号が反転される回数を減少させる上でも好適である。

液晶表示装置（１０）の輝度ムラ，特に縦筋ムラを抑制するためには，当該液晶パネル駆動方法において，一のフレームにおいて第１データ線組（１８_１）のデータ線（１２）が選択される順序は，他のフレームにおいて前記第１データ線組（１８_１）のデータ線（１２）が選択される順序と異なることが好適である。この場合，該一のフレームにおいて第２データ線組（１８_２）から前記データ線（１２）が選択される順序は，該他のフレームにおいて第２データ線組（１８_２）から前記データ線（１２）が選択される順序と異なることが一層に好適である。

画素（１３）に書き込まれる前記データ信号の極性は，フレーム毎に反転されることが好適であり，また，第１データ線組（１８_１）においてデータ線（１２）が選択される順序と第２データ線組（１８_２）においてデータ線（１２）が選択される順序とは，複数のフレーム毎に周期的に変更されることが好適である。

他の観点において，本発明による液晶表示装置（１０）は，それぞれが偶数本のデータ線（１２）からなる第１及び第２データ線組（１８_１，１８_２）と，電位が一定に保たれるコモン電極（１６）をそれぞれに有する複数の画素（１３）と，第１データ線組（１８_１）及び第２データ線組（１８_２）のそれぞれからデータ線（１２）を時分割的に順次に選択し，第１データ線組（１８_１）から選択されたデータ線（１２）を第１入力（１７_１）に，前記第１データ線組（１８_１）から選択された前記データ線（１２）を第２入力（１７_２）に電気的に接続する選択回路（２０）と，データ線（１２）の選択に同期して，第１入力（１７_１）に第１データ信号を供給し，第２入力（１７_２）に第２データ信号を供給し，これによって前記第１データ信号と前記第２データ信号とを前記複数の画素（１３）の対応する画素に書き込む駆動回路（２）とを備えている。複数のデータ線（１２）が選択される順序と複数の画素（１３）のそれぞれに書き込まれるべきデータ信号の極性とは，前記第１データ信号の極性と前記第２データ信号の極性とが異なるように決定されている。

一の好適な実施形態では，選択回路（２０）は，該水平期間において第１データ線組（１８_１）に属するデータ線（１２）が選択される順序と，第２データ線組（１８_２）に属するデータ線（１２）が選択される順序とが異なるように，第１データ線組（１８_１）及び第２データ線組（１８_２）のそれぞれからデータ線（１２）を選択する。

他の好適な実施形態では，駆動回路（２）は，ある水平期間において，前記第１データ線組（１８_１）に対応する全ての画素（１３）に書き込まれる第１データ信号の極性は第１極性で同一であり，第２データ線組（１８_２）に対応する全ての画素（１３）に書き込まれる第１データ信号の極性は，第１極性と異なる第２極性で同一であるように，第１データ信号と第２データ信号とを生成する。

更に他の観点において，本発明による液晶パネル（１）は，ゲート線（１１）と，ゲート線（１１）が延伸する水平方向に並べられている第１〜第ｎデータ線（１２_１〜１２_６）と，該水平方向に並べられている第（ｎ＋１）〜第２ｎデータ線（１２_７〜１２_１２）と，ゲート線（１１）と第１〜第２ｎデータ線（１２_１〜１２_１２）とが交差する位置に設けられている複数の画素（１３）と，第１入力ノード（１７_１）と，第２入力ノード（１７_２）と，第１入力ノード（１７_１）と第１〜第ｎデータ線（１２_１〜１２_６）との間にそれぞれに介設されている第１〜第ｎスイッチ（１９_１〜１９_６）と，第２入力ノード（１７_２）と第（ｎ＋１）〜第２ｎデータ線（１２_７〜１２_１２）との間にそれぞれに介設されている第（ｎ＋１）〜第２ｎスイッチ（１９_７〜１９_１２）と，第１〜第２ｎスイッチ（１９_１〜１９_１２）をオンオフさせるために使用される第１〜第ｎ制御信号（Ｓ_１〜Ｓ_６）をそれぞれに受け取る第１〜第ｎ制御線（２１_１〜２１_６）とを備えている。第１〜第ｎスイッチ（１９_１〜１９_６）は，それぞれ，前記第１〜第ｎ制御線（２１_１〜２１_６）に接続され，
前記（ｎ＋１）スイッチ〜第２ｎスイッチ（１９_７〜１９_１２）をのうちの第ｉスイッチは，前記第１〜第ｎ制御線（２１_１〜２１_６）のうち，前記第ｉ制御線以外の制御線に接続されている。このような液晶パネル（１）は，ある水平期間において第１データ線組（１８_１）に属するデータ線（１２）が選択される順序と，第２データ線組（１８_２）に属する前記データ線（１２）が選択される順序とを異ならせるために好適な構成を有している。

本発明により，時分割的に駆動されるデータ線の数が偶数であっても，コモン一定駆動法による反転駆動と時分割駆動との両方を採用可能な液晶表示装置を実現することができる。

以下，図面を参照しながら，本発明の好適な実施の形態が説明される。各図面において，複数の同一の部材は，共通の符号によって参照されており，且つ，それらを互いに区別する必要がある場合には，符号に添字が付されていることに留意されたい。

第１ 実施の第１形態
１．液晶表示装置の構成
図４は，本発明の実施の第１形態に係る液晶表示装置１０の構成を示すブロック図である。本実施の形態の液晶表示装置１０は，液晶パネル１と，コントローラ・ドライバ２とを備えている。コントローラ・ドライバ２は，液晶パネル１を駆動するために使用される。以下，液晶パネル１と，コントローラ・ドライバ２の構成が詳細に説明される。

（１） 液晶パネルの構成
液晶パネル１は，ゲート線１１と，データ線１２と，行列に並べられた画素１３とを備えている。ただし，２本のゲート線１１と，１２本のデータ線１２と，２４個の画素１３しか図示されていない。

液晶パネル１は，ＲＧＢ表色系によって画像を表示するように構成されている。具体的には，画素１３のそれぞれは，Ｒ（赤），Ｇ（緑），及びＢ（青）の何れかの色に対応している。各画素１３が対応する色は，同一の列に位置する画素１３，即ち，同一のデータ線１２に接続されている画素が同一の色に対応するように定められている。具体的には，データ線１２_１，１２_４，１２_７，１２_１０・・・に接続されている画素１３は，赤に対応するＲ画素であり，データ線１２_２，１２_５，１２_８，１２_１１・・・に接続されている画素１３は，緑に対応するＧ画素であり，データ線１２_３，１２_６，１２_９，１２_１２・・・に接続されている画素１３は，青に対応するＢ画素である。

画素１３と色との対応関係を明確化するために，必要がある場合には，データ線１２_１，１２_７に接続されているＲ画素１３が画素１３_Ｒ１と記載され，データ線１２_４，１２_１０に接続されているＲ画素１３が画素１３_Ｒ２と記載されることがある。添字のうち，”Ｒ”は対応する色を示しており，”Ｒ”に続く数字は，画素１３の列を区別するために使用されていることに留意されたい。同様に，データ線１２_２，１２_８に接続されている画素１３が画素１３_Ｇ１と記載され，データ線１２_５，１２_１１に接続されている画素１３が画素１３_Ｇ２と記載されることがある。加えて，データ線１２_３，１２_９に接続されている画素１３が画素１３_Ｂ１と記載され，データ線１２_６，１２_１２に接続されている画素１３が画素１３_Ｂ２と記載されることがある。

画素１３のそれぞれは，ＴＦＴ１４と画素電極１５とを備えている。ＴＦＴ１４は，そのドレインがデータ線１２に接続され，ソースが画素電極１５に接続されている。ＴＦＴ１４のゲートはゲート線１１に接続されており，ＴＦＴ１４は，ゲート線１１の電位に応答して，データ線１２と画素電極１５とを電気的に接続し，切り離す。画素電極１５は，コモン電極（対向電極）１６に対向している。画素電極１５とコモン電極１６との間には液晶が満たされ，これにより液晶容量が形成されている。コモン電極１６は，図示されない共通電位発生回路に接続され，この共通電位発生回路によって所定の電位（共通電位Ｖ_ＣＯＭ）に維持される。

液晶パネル１には，更に，各画素１３を駆動するデータ信号をコントローラ・ドライバ２から受け取る入力端子１７が設けられている。時分割駆動によって画素１３を駆動する本実施の形態の液晶表示装置１０では，入力端子１７とデータ線１２とは，一対一に対応していない。データ線１２は，６本毎にデータ線組１８を構成しており，同一のデータ線組１８に属するデータ線１２が，同一の入力端子１７に接続されている。

各データ線１２は，スイッチ１９を介して入力端子１７に接続されており，入力端子１７に電気的に接続されるデータ線は，スイッチ１９によって選択可能である。具体的には，データ線１２_１〜１２_６は，それぞれ，スイッチ１９_１〜１９_６を介して入力端子１７_１に接続され，入力端子１７_１に接続されるデータ線は，スイッチ１９_１〜１９_６によって選択可能である。同様に，データ線１２_７〜１２_１２は，それぞれスイッチ１９_７〜１９_１２を介して入力端子１７_２に接続され，入力端子１７_２に接続されるデータ線は，スイッチ１９_７〜１９_１２によって選択可能である。

同一の入力端子１７に接続される６つのスイッチ１９は，総称してスイッチ組２０と記載される。具体的には，スイッチ組２０_１は，スイッチ１９_１〜１９_６で構成され，スイッチ組２０_２は，スイッチ１９_７〜１９_１２で構成される。

液晶パネル１には，スイッチ１９をオンオフするための６本の制御線２１が設けられている。各スイッチ１９は，６本の制御線２１の何れかに接続されている。制御線２１_１〜２１_６は，制御入力端子２２_１〜２２_６に接続されており，それぞれ制御入力端子２２_１〜２２_６を介してコントローラ・ドライバ２から制御信号Ｓ_１〜Ｓ_６を受け取る。制御線２１_１に接続されているスイッチ１９は，制御信号Ｓ_１に応答してオンオフされ，制御線２１_２に接続されているスイッチ１９は，制御信号Ｓ_２に応答してオンオフされる。他の制御線２１に接続されているスイッチ１９についても同様である。

スイッチ１９が制御線２１に接続される態様は，隣接するスイッチ組２０で異なっている。具体的には，スイッチ組２０_１については，左端のスイッチ１９_１が制御線２１_１に接続され，左から２番目のスイッチ１９_２が制御線２１_２に接続され，以下同様に，左から３番目〜６番目のスイッチ１９_３〜１９_６が，それぞれ，制御線２１_３〜２１_６に接続されている。一方，スイッチ組２０_２については，左から４番目，５番目，６番目のスイッチ１９_１０，１９_１１，１９_１２がそれぞれ制御線２１_１，２１_２，２１_３に接続されている一方，左から１番目，２番目，３番目のスイッチ１９_７，１９_８，１９_９が，それぞれ制御線２１_４，２１_５，２１_６に接続されている。後述されているように，スイッチ１９が制御線２１に接続される態様が隣接するスイッチ組２０で異なっていることは，偶数本のデータ線が一つの入力端子１７に接続されるような時分割駆動において，共通電位Ｖ_ＣＯＭの変動を防止するために重要である。

（２） コントローラ・ドライバの構成
図５は，液晶パネル１を駆動するコントローラ・ドライバ２の構成を示すブロック図である。コントローラ・ドライバ２は，液晶パネル１の隣接する入力端子１７に供給されるデータ信号の極性が異なるように，入力端子１７にデータ信号を供給することができるような構成を有している。データ信号の極性は，共通電位Ｖ_ＣＯＭを基準として定義されることに留意されたい。データ信号の電位が共通電位Ｖ_ＣＯＭがよりも高い場合，データ信号の極性は正であると定義され，データ信号の電位が共通電位Ｖ_ＣＯＭがよりも低い場合，データ信号の極性は正であると定義される。

コントローラ・ドライバ２は，概略的には，シフトレジスタ３１と，入力側切り替えスイッチ群３２と，階調電位生成回路３３と，ポジティブ側駆動回路３４と，ネガティブ側駆動回路３５と，出力側切り替えスイッチ群３６と，制御部３７とを備えている。ポジティブ側駆動回路３４とネガティブ側駆動回路３５の数は，いずれも複数であり，且つ，これらは交互に配置されているが，図５では一つずつしか図示されていない。

シフトレジスタ３１は，画素１３の画素データを一時的に保存するためのものである。あるラインの画素１３が駆動される場合，当該ラインの画素１３の画素データが，シフトレジスタ３１に保持されている。

入力側切り替えスイッチ群３２は，シフトレジスタ３１に保存されている画素データの転送先を切り替えるために使用される回路である。入力側切り替えスイッチ群３２は，シフトレジスタ３１に保存されている画素データのうち，極性が正のデータ信号が供給されるべき画素１３の画素データをポジティブ側駆動回路３４に，極性が負のデータ信号が供給されるべき画素１３の画素データをネガティブ側駆動回路３５に転送する。

階調電位生成回路３３は，ポジティブ側駆動回路３４及びネガティブ側駆動回路３５のそれぞれに，データ信号の生成に使用される階調電位信号を供給するために使用される。画素１３の画素データがｎビットで構成されている場合，ポジティブ側駆動回路３４及びネガティブ側駆動回路３５のそれぞれに供給される階調電位信号は２^ｎ本であり，且つ，それらは互いに異なっている。ポジティブ側駆動回路３４に供給される階調電位信号の電位は，いずれも共通電位Ｖ_ＣＯＭよりも高い；即ち，ポジティブ側駆動回路３４に供給される階調電位信号の極性は正である。一方，ネガティブ側駆動回路３５に供給される階調電位信号の電位は共通電位Ｖ_ＣＯＭよりも低い；即ち，ポジティブ側駆動回路３４に供給される階調電位信号の極性は負である。

ポジティブ側駆動回路３４とネガティブ側駆動回路３５とは，いずれも，画素１３のそれぞれに供給されるデータ信号を生成する回路である。ポジティブ側駆動回路３４は，極性が正であるデータ信号を出力するために使用され，ネガティブ側駆動回路３５は，極性が負であるデータ信号を出力するために使用される。ポジティブ側駆動回路３４とネガティブ側駆動回路３５とは，液晶パネル１の２つの入力端子１７あたりに一つずつ設けられている。

詳細には，ポジティブ側駆動回路３４は，６つのラッチ３８と，セレクタ３９と，Ｄ／Ａコンバータ４０と，アンプ４１とを備えている。ラッチ３８は，シフトレジスタ３１から，６つの画素１３の画素データを受け取って保存する。セレクタ３９は，ラッチ３８の一つを選択し，選択されたラッチに保存されている画素データをＤ／Ａコンバータ４０に転送する。Ｄ／Ａコンバータ４０は，セレクタ３９から受け取った画素データに基づいて，階調電位生成回路３３から供給される２^ｎ本の階調電位信号のうちの一つを選択し，選択された階調電位信号を出力アンプ４１に出力する。ポジティブ側駆動回路３４に供給される階調電位信号の極性は（共通電位Ｖ_ＣＯＭを基準として）正であるから，Ｄ／Ａコンバータ４０から出力される信号の極性も正であることに留意されたい。出力アンプ４１は，インピーダンス変換を行うためのソースフォロア回路で構成されており，それに供給される階調電位信号に応答して各画素１３に供給されるべきデータ信号を生成する。出力されるデータ信号は，階調電位信号に対応した電位を有している。ネガティブ側駆動回路３５は，ポジティブ側駆動回路３４とほぼ同様の構成を有している。ポジティブ側駆動回路３４とネガティブ側駆動回路３５との違いは，Ｄ／Ａコンバータ４０に供給される階調電位信号の極性が負である点のみである。

出力側切り替えスイッチ群３６は，ポジティブ側駆動回路３４とネガティブ側駆動回路３５とがそれぞれに出力するデータ信号の出力先を切り替え，データ信号を所望の入力端子１７に出力するための回路である。例えば，一対のポジティブ側駆動回路３４とネガティブ側駆動回路３５の一方から出力されたデータ信号は入力端子１７_１，１７_２の一方に供給され，他方から出力されたデータ信号は，入力端子１７_１，１７_２の他方に供給される。

制御部３７は，上記の入力側切り替えスイッチ群３２と，階調電位生成回路３３と，ポジティブ側駆動回路３４と，ネガティブ側駆動回路３５と，出力側切り替えスイッチ群３６とを制御する機能を有している。具体的には，制御部３７は，入力側切り替えスイッチ制御回路４２と，セレクタ制御回路４３と，出力側切り替えスイッチ制御回路４４と，時分割スイッチ制御回路４５と，タイミング制御回路４６とを備えている。入力側切り替えスイッチ制御回路４２は，シフトレジスタ３１に保持されている画素データが所望のラッチ３８に転送されるように入力側切り替えスイッチ群３２を制御する。セレクタ制御回路４３は，ラッチ３８に保持されている画素データのうちの所望の画素データがＤ／Ａコンバータ４０に転送されるように，セレクタ３９を制御する。出力側切り替えスイッチ制御回路４４は，所望のデータ信号が所望の入力端子１７に供給されるように，出力側切り替えスイッチ群３６を制御する。時分割スイッチ制御回路４５は，液晶パネル１の所望のスイッチ１９がターンオンされるように，制御信号Ｓ_１〜Ｓ_６を生成する。タイミング制御回路４６は，入力側切り替えスイッチ制御回路４２と，セレクタ制御回路４３と，出力側切り替えスイッチ制御回路４４と，時分割スイッチ制御回路４５との動作タイミングを制御する。具体的には，タイミング制御回路４６は，入力側切り替えスイッチ群３２が画素データの転送先を切り替えるタイミング，セレクタ３９がＤ／Ａコンバータ４０に転送される画素データを切り替えるタイミング，出力側切り替えスイッチ群３６がデータ信号の出力先を切り替えるタイミング，及び，時分割スイッチ制御回路４５がターンオンされるスイッチ１９を切り替えるタイミングを制御する。

コントローラ・ドライバ２の構成は，図５の構成に限定されないことに留意されるべきである。例えば，コントローラ・ドライバ２がフレームメモリを有する場合には，シフトレジスタ３１は使用されないことも可能である。この場合，画素データは，該フレームメモリから，入力側切り替えスイッチ群３２を介してポジティブ側駆動回路３４とネガティブ側駆動回路３５のラッチ３８に供給される。また，セレクタ３９とＤ／Ａコンバータ４０の間に，レベルシフタが挿入される場合がある。これは，コモン一定駆動法が採用される本実施の形態では，Ｄ／Ａコンバータ４０に供給される階調電圧信号の電圧範囲が広くなり得るためである。レベルシフタは，セレクタ３９が出力する信号の電圧レベルと，Ｄ／Ａコンバータ４０が取り扱う信号の電圧レベルとの整合を取るために使用される。

２． 本実施の形態の液晶表示装置の動作
（１） 概要
本実施の形態の液晶表示装置１０は，基本的には，ドット反転駆動と時分割駆動とに基づくものである。図６を参照して，ドット反転駆動を実現するために，データ信号の画素１３への書き込みは，同一のラインに位置する奇数列の画素１３と偶数列の画素１３とで，書き込まれるデータ信号の極性が逆になるように行われる。加えて，画素１３への書き込みは，垂直方向（データ線１２が延伸する方向）に隣接する任意の２つの画素１３に書き込まれるデータ信号の極性が逆になるように行われる。各画素の極性は，フレーム毎に反転される。更に，時分割駆動を実現するために，データ線１２が時分割的に逐次に選択され，データ信号は，選択されたデータ線１２を介して所望の画素１３に時分割的に供給される。

しかし，本実施の形態の液晶表示装置１０は，背景技術で説明されているような単純な時分割駆動を行うのではない；本実施の形態の液晶表示装置１０では，図７に示されているように，各画素１３に書き込まれるデータ信号の極性と，データ線１２が選択される順序とが，選択されたデータ線１２に逆の極性のデータ信号が印加される，という条件を満足するように決定されている。

本実施の形態の液晶表示装置１０は，隣接するデータ線組１８のデータ線１２を異なる順序で選択することにより，上記の条件を満足させている。具体的には，図７に示されているように，データ線組１８_１ではデータ線１２が左から順に選択される。データ線組１８_１に対応する画素１３へのデータ信号の書き込みは，左端の画素から順に行われる。一方，データ線組１８_１に隣接するデータ線組１８_２では，左から４番目，５番目，６番目のデータ線１２_１０，１２_１１，１２_１２が順に選択された後，左から１番目，２番目，３番目のデータ線１２_７，１２_８，１２_９が順に選択される。

このような順序でデータ線１２が選択されることにより，選択されたデータ線１２に極性が逆のデータ信号が供給され，共通電位Ｖ_ＣＯＭの変動を有効に抑制することができる。例えば，奇数列の画素１３に極性が正のデータ信号が書き込まれ，偶数列の画素１３に極性が負のデータ信号が書き込まれるラインへのデータ信号の書き込みについて考える。データ線組１８_１では，極性が正のデータ信号が書き込まれる画素１３_Ｒ１に接続されているデータ線１２_１が最初に選択され，データ線組１８_２では，極性が負のデータ信号が書き込まれる画素１３_Ｒ２に接続されているデータ線１２_１０が最初に選択される。これにより，極性が逆のデータ信号が，同時に，データ線１２_１及び１２_１０に供給される。極性が逆のデータ信号が，同時に，データ線１２_１及び１２_１０に供給されることにより，図１０に示されているように，コモン電極１６への電流の流入が抑制され，共通電位Ｖ_ＣＯＭの変動が有効に抑制される。２番目以降のデータ線１２の選択についても同様に，選択されたデータ線１２に極性が逆のデータ信号が供給され，共通電位Ｖ_ＣＯＭの変動を有効に抑制することができる。

このような順序でのデータ線１２の選択は，図８に示されているように，制御信号Ｓ_１〜Ｓ_６を順に活性化することによって自動的に達成される。これは，図４に示されているように，スイッチ１９と制御線２１との接続が，隣接するスイッチ組２０で異なっていることによる。あるラインに位置する画素１３の駆動では，制御信号Ｓ_１が最初に活性化される。制御信号Ｓ_１が活性化されるとスイッチ１９_１とスイッチ１９_１０とがターンオンするから，データ線組１８_１ではデータ線１２_１が最初に選択され，データ線組１８_２ではデータ線１２_１０が最初に選択される。続いて制御信号Ｓ_２が活性化されると，スイッチ１９_２とスイッチ１９_１１とがターンオンするから，データ線１２_２とデータ線１２_１１とが選択される。残りのデータ線１２についても同様である。

より詳細には，第ｎラインの画素１３（即ち，ゲート線１１_ｎに接続された画素１３）へのデータ信号の書き込みは，以下の手順で行われる。

（２） 各画素へのデータ信号の書き込みの詳細
図８を参照して，第ｎラインの画素１３へのデータ信号の書き込みでは，まず，水平同期信号Ｈｓｙｎｃが活性化される。

図５を参照して，水平同期信号Ｈｓｙｎｃの活性化に同期して，第ｎラインの画素１３の画素データがシフトレジスタ３１にセットされる。シフトレジスタ３１にセットされた画素データは，入力側切り替えスイッチ制御回路４２の制御の下，ポジティブ側駆動回路３４及びネガティブ側駆動回路３５のラッチ３８に転送される。奇数列の画素１３の画素データは，ポジティブ側駆動回路３４のラッチ３８に転送され，偶数列の画素１３の画素データがネガティブ側駆動回路３５のラッチ３８に転送される。

図４を参照して，更に第ｎラインのゲート線１１_ｎが活性化される。ゲート線１１_ｎの活性化によって，第ｎラインの画素１３のＴＦＴ１４がターンオンし，画素電極１５がデータ線１２に接続される。

図５に戻り，ポジティブ側駆動回路３４とネガティブ側駆動回路３５とにより，書き込み順番が最初である画素１３に書き込まれるデータ信号が生成される。具体的には，ポジティブ側駆動回路３４によってデータ線１２_１に接続されている画素１３に書き込まれるべきデータ信号が生成され，ネガティブ側駆動回路３５によってデータ線１２_１０に接続されている画素１３に書き込まれるべきデータ信号が生成される。データ信号の生成は，詳細には以下のようにして行われる。ポジティブ側駆動回路３４では，データ線１２_１に接続されている画素１３の画素データがセレクタ３９によって選択されてＤ／Ａコンバータ４０に供給される。Ｄ／Ａコンバータ４０は，その画素データに対応する電位の階調電位信号をアンプ４１に出力し，アンプ４１は，その階調電位信号に応答してデータ信号を生成する。同様に，ネガティブ側駆動回路３５では，データ線１２_１０に接続されている画素１３の画素データがセレクタ３９によって選択されてＤ／Ａコンバータ４０に供給される。Ｄ／Ａコンバータ４０は，その画素データに対応する電位の階調電位信号をアンプ４１に出力し，アンプ４１は，その階調電位信号に応答してデータ信号を生成する。

更に，出力側切り替えスイッチ制御回路４４の制御の下，ポジティブ側駆動回路３４によって生成されたデータ信号が入力端子１７_１に出力され，ネガティブ側駆動回路３５によって生成されたデータ信号が入力端子１７_２に出力される。この結果，図７に示されているように，データ線１２_１に接続されている画素１３に書き込まれるべき，極性が正のデータ信号が入力端子１７_１に供給され，データ線１２_１０に接続されている画素１３に書き込まれるべき，極性が負のデータ信号が入力端子１７_２に供給される。

続いて，図８に示されているように，制御信号Ｓ_１が活性化される。これにより，データ線１２_１に接続されているスイッチ１９_１と，データ線１２_１０に接続されているスイッチ１９_１０とがターンオンされる。これにより，所望の通り，ポジティブ側駆動回路３４によって生成された正のデータ信号が，第ｎラインのデータ線１２_１に接続されている画素１３の画素電極１５に供給され，ネガティブ側駆動回路３５によって生成された負のデータ信号が，第ｎラインのデータ線１２_１０に接続されている画素１３の画素電極１５に供給される。

引き続き，２番目にデータ信号が書き込まれる画素１３，即ち，データ線１２_２に接続されている画素１３と，データ線１２_１１に接続されている画素１３への書き込みが行われる。図５を参照して，データ線１２_１１に接続されている画素１３に書き込まれるデータ信号が，ポジティブ側駆動回路３４によって生成され，更に，データ線１２_２に接続されている画素１３に書き込まれるデータ信号が，ネガティブ側駆動回路３５によって生成される。２番目に書き込みが行われる画素１３の書き込みでは，ポジティブ側駆動回路３４及びネガティブ側駆動回路３５と，入力端子１７_１，１７_２との間の接続が，出力側切り替えスイッチ群３６によって切り替えられる。これにより，データ線１２_２に接続されている画素１３に書き込まれるデータ信号がネガティブ側駆動回路３５から入力端子１７_１に，データ線１２_１１に接続されている画素１３に書き込まれるデータ信号がポジティブ側駆動回路３４から入力端子１７_１に供給される。更に，図８に示されているように，制御信号Ｓ_２が活性化され，データ線１２_２に接続されているスイッチ１９_２と，データ線１２_１１に接続されているスイッチ１９_１１とがターンオンされる。これにより，所望の通り，データ線１２_２に接続されている画素１３と，データ線１２_１１に接続されている画素１３とにデータ信号が書き込まれる。第ｎラインの残りの画素１３へのデータ信号の書き込みも，同様にして行われる。

第ｎラインに隣接する第ｎ＋１ラインの画素１３へのデータ信号の書き込みも，第ｎ＋１ラインの画素１３には，第ｎラインの画素１３と反対の極性のデータ信号が供給される点以外，第ｎラインと同様にして行われる。ドット反転駆動が行われる場合には，残りのラインについても同様にして画素１３にデータ信号が。画素１３に供給されるデータ信号の極性は，水平方向にも垂直方向にも画素１３毎に反転される。

全てのラインについて画素１３へのデータ信号の書き込みが完了すると，一のフレームにおける画素１３へのデータ信号の書き込みが完了する。当該フレームの次のフレームでは，画素１３のそれぞれについて，それに書き込まれるデータ信号の極性が反転され，これにより，フレーム反転駆動が実現される。

（３） より好適な液晶表示装置の動作
上述されているような時分割駆動における一つの問題は，画素１３にデータ信号が書き込まれた後に，各画素１３の液晶容量に保持される電圧が時間の経過と共に変動し得ることである。画素１３の液晶容量に保持される電圧の変動は，各画素１３の階調の不所望な変動を引き起こし，液晶パネル１を観察する人間には輝度ムラとして認識される。とりわけ，隣接する同一の色の画素１３について，液晶容量に保持される電圧の変動の程度が異なることは，縦方向（データ線１２が延伸する方向）の模様，即ち，縦筋ムラとして認識されるため問題である。例えば，ある特定の列のＲ画素１３_Ｒ１と，その列に最も近接する列のＲ画素１３_Ｒ２との液晶容量に保持される電圧の変動の程度が異なると，それらの列の位置において縦方向の模様が見えやすくなる。

液晶容量に保持される電圧の変動の原因は，大きく分けて２つある。図４を参照して，第１の原因は，データ線１２を切り替えるために使用されるスイッチ１９を構成するＴＦＴのリークである。データ線１２は，その長さが長く，容量が大きいから，データ線１２を駆動するためにはスイッチ１９を構成するＴＦＴには，大きなドライブ能力が要求される。このため，これらのＴＦＴは，そのゲート幅が大きく，ゲート長が短く，オン抵抗が小さくなるように形成される。しかし，このように設計されたＴＦＴは，本質的にリークが大きい。このため，画素１３の画素電極１５に蓄積された電荷がスイッチ１９を構成するＴＦＴを介して流出し，画素１３に保持される電圧が不所望に変動する。隣接する信号線に供給される書き込み電圧が大きく異なる場合には，このリークの問題は一層に重要である。第２の原因は，データ線１２の間の容量カップリングである。例えば，データ線１２_１がハイインピーダンス状態になった後に，それに隣接するデータ線１２_２に書き込み電圧が印加されると，データ線１２_１の電圧は，データ線１２_１，１２_２の間の容量カップリングによって変動する。データ線１２_１の電圧の変動は，それに接続されている画素１３_Ｒ１に保持されている電圧の変動を引き起こす。

液晶容量の電圧の変動は，データ信号が早期に書き込まれる画素１３ほど大きい。例えば，あるデータ線組１８に対応した，あるラインの画素１３_Ｒ１，１３_Ｇ１，１３_Ｂ１，１３_Ｒ２，１３_Ｇ２，１３_Ｂ２へのデータ信号の書き込みがこの順に行われる場合，最も大きな液晶容量の電圧の変動を受ける画素は，最も早期にデータ信号が書き込まれる画素１３_Ｒ１である。

かかる問題を解消するためには，図１１に示されているように，データ線１２が選択される順序，即ち，画素１３にデータ信号が書き込まれる書き込み順序が，ある周期で変更されることが好適である。画素１３にデータ信号が書き込まれる書き込み順番を周期的に変更することにより，データ信号が早期に書き込まれる画素１３も逐次に変更される。液晶容量の電圧の変動は，データ信号が早期に書き込まれる画素１３ほど大きいから，データ信号が早期に書き込まれる画素１３を逐次に変更することにより，画素１３の液晶容量の電圧の変動の程度，即ち階調の変動の程度を時間的に平均化することができる。階調の変動の程度を平均化することにより，輝度ムラ，特には，縦筋ムラの発生を抑制することができる。

本実施形態では，各画素１３に供給されるデータ信号の極性と，画素１３にデータ信号が書き込まれる書き込み順番とが，４フレーム周期で変更される。各画素１３に供給されるデータ信号の極性は各フレーム毎に変更されるのに対し，画素１３にデータ信号が書き込まれる書き込み順番が変更される回数は，一の周期あたりに２回である。詳細には，第ｍフレーム乃至第ｍ＋３フレームにおける画素１３へのデータ信号の書き込みは，以下のようにして行われる。

第ｍフレームでは，第ｍフレームにおける画素１３へのデータ信号の極性の書き込みは，上述のとおりに行われる。詳細には，奇数列の画素１３に極性が正のデータ信号が書き込まれ，偶数列の画素１３に極性が負のデータ信号が書き込まれる。画素１３にデータ信号が書き込まれる書き込み順序は，上述のように，データ線組１８_１とデータ線組１８_２とで異なっている；データ線組１８_１に対応する画素１３では，画素１３_Ｒ１，１３_Ｇ１，１３_Ｂ１，１３_Ｒ２，１３_Ｇ２，１３_Ｂ２の順であり，データ線組１８_２に対応する画素１３では，画素１３_Ｒ２，１３_Ｇ２，１３_Ｂ２，１３_Ｒ１，１３_Ｇ１，１３_Ｂ１の順である。

第ｍフレームに続く第ｍ＋１フレームでは，各画素１３に供給されるデータ信号の極性が反転される。第ｍ＋１フレームにおいて画素１３にデータ信号が書き込まれる書き込み順序は，第ｍフレームと同一である。

第ｍ＋１フレームに続く第ｍ＋２フレームでは，各画素１３に供給されるデータ信号の極性が反転され，更に，画素１３にデータ信号が書き込まれる書き込み順序が，各データ線組１８のそれぞれにおいて変更される。本実施の形態では，画素１３の書き込み順序が，データ線組１８_１，１８_２とで入れ替えられることにより，書き込み順序が変更されている。具体的には，第ｍ＋２フレームでは，データ線組１８_１については画素１３_Ｒ２，１３_Ｇ２，１３_Ｂ２，１３_Ｒ１，１３_Ｇ１，１３_Ｂ１の順でデータ信号が書き込まれ，データ線組１８_２については画素１３_Ｒ１，１３_Ｇ１，１３_Ｂ１，１３_Ｒ２，１３_Ｇ２，１３_Ｂ２の順でデータ信号が書き込まれる。

書き込み順序の変更は，図９に示されているように，制御信号Ｓ_１〜Ｓ_６が活性化される順序が変更されることによって行われる。第ｍ＋２フレームでは，制御信号Ｓ_４〜Ｓ_６が順次に活性化され，その後，制御信号Ｓ_１〜Ｓ_３が順次に活性化される。これにより，上述のような順序での各画素１３へのデータ信号の書き込みを行うことができる。

図１１を参照して，各データ線組１８において，同一の色に対応する画素１３の書き込み順序が，第ｍフレームと第ｍ＋２フレームとで異なることは，縦筋ムラの抑制に重要である。例えば，データ線組１８_１に対応付けられている２つのＲ画素１３_Ｒ１，１３_Ｒ２について考える。第ｍフレームでは，画素１３_Ｒ１が画素１３_Ｒ２よりも先にデータ信号が書き込まれるのに対し，第ｍ＋２フレームでは，画素１３_Ｒ２が画素１３_Ｒ１よりも先にデータ信号が書き込まれる。即ち，同じ赤に対応する画素１３の書き込み順序が，第ｍフレームと第ｍ＋２フレームとで異なる。これは，赤に対応する画素１３の階調の変動を時間的に平均化し，縦筋ムラの抑制に重要である。

第ｍ＋２フレームに続く第ｍ＋３フレームでは，各画素１３に供給されるデータ信号の極性が反転される。第ｍ＋３フレームにおいて画素１３にデータ信号が書き込まれる書き込み順序は，第ｍ＋２フレームと同一である。

第ｍ＋３フレームに続く第ｍ＋４フレームでは，更に，各画素１３に供給されるデータ信号の極性が反転され，更に，画素１３にデータ信号が書き込まれる書き込み順序が，各データ線組１８のそれぞれにおいて変更される。この結果，第ｍ＋３フレームに続くフレームでは，第ｍフレームと同様にして画素１３にデータ信号が書き込まれる。その後のフレームでも，画素１３へのデータ信号の書き込みは，４フレーム周期で同一の極性，及び書き込み順序が現れるように行われる。

以上のように，画素１３にデータ信号が書き込まれる書き込み順序が変更されることは，輝度ムラ，特に，縦筋ムラの抑制に有効である。

本実施の形態において，４フレーム周期の間のどの時点で画素１３にデータ信号が書き込まれる書き込み順序が変更されるかは，任意に選択可能である。例えば，２フレーム連続して書き込み順番が変更され，その後，２フレームの間は，書き込み順番が変更されないことも可能である。しかしながら，画素１３にデータ信号が書き込まれる書き込み順序が２フレーム毎に１回変更される図１１の動作は，各画素１３の階調の変動を，一層に時間的に平均化できるため好適である。

第２ 実施の第２形態
図１２は，本発明の実施の第２形態における，各画素１３に書き込まれるデータ信号の極性と，データ線１２が選択される順序を示す概念図である。実施の第１形態との相違は，実施の第２形態では，画素１３に書き込まれるデータ信号の極性が，３列毎に反転されていることにある（図１３参照）；実施の第１形態では，水平方向に隣接する画素１３に書き込まれるデータ信号の極性が画素１３毎に反転されていることに留意されたい（図６参照）。例えば，あるラインでは，図１２に示されているように，データ線組１８_１について，データ線１２_１〜１２_３に接続されている画素１３に書き込まれるデータ信号の極性は正であり，データ線１２_４〜１２_６に接続されている画素１３に書き込まれるデータ信号の極性は負である。一方，データ線組１８_２については，データ線１２_７〜１２_９に接続されている画素１３に書き込まれるデータ信号の極性は正であり，データ線１２_１０〜１２_１２に接続されている画素１３に書き込まれるデータ信号の極性は負である。

データ線１２が選択される順番は，実施の第１形態と同様である；データ線組１８_１ではデータ線１２が左から順に選択される。これにより，データ線組１８_１に対応する画素１３へのデータ信号の書き込みは，左端の画素から順に行われる。一方，データ線組１８_１に隣接するデータ線組１８_２では，左から４番目，５番目，６番目のデータ線１２_１０，１２_１１，１２_１２が順に選択された後，左から１番目，２番目，３番目のデータ線１２_７，１２_８，１２_９が順に選択される。これにより，データ線組１８_２に対応する画素１３については，左から４番目，５番目，６番目の画素１３に順にデータ信号が書き込まれ，その後，左から１番目，２番目，３番目の画素１３に順にデータ信号が書き込まれる。このような順序でのデータ線１２の選択は，図１４に示されているように，制御信号Ｓ_１〜Ｓ_６を順に活性化し，且つ，スイッチ１９と制御線２１との接続が図４に示されているように設計されていることによって自動的に達成される。

これにより，図１４に示されているように，実施の第２形態では，各画素１３に書き込まれるデータ信号の極性とデータ線１２が選択される順番が，同一の極性のデータ信号が連続して入力端子１７に供給される。これは，入力端子１７に供給されるデータ信号が反転される回数を減少させ，当該液晶表示装置１０の消費電力の低減に有効である。本実施の形態では一の水平期間の中間で各入力端子１７においてデータ信号の極性が反転される回数は，１回である。例えば，図１２に示されているデータ線組１８_１については，極性が正のデータ信号が書き込まれる画素１３に接続されているデータ線１２_１，１２_２，１２_３が連続的に選択され，その後，極性が負のデータ信号が書き込まれる画素１３に接続されているデータ線１２_４，１２_５，１２_６が連続的に選択される。これにより，入力端子１７_１に供給されるデータ信号が反転される回数を一の水平期間あたりに１回に減少させ，液晶表示装置１０の消費電力を有効に減少させることができる。データ線組１８_２についても同様である。

同一の極性のデータ信号が書き込まれる３つの画素１３の列は，Ｒ，Ｇ，Ｂに対応する画素１３の列をそれぞれ一つずつ含んでいる。例えば，データ線組１８_１については，極性が正のデータ信号が書き込まれる画素１３は，Ｒに対応する画素１３_Ｒ１，Ｇに対応する画素１３_Ｇ１，Ｂに対応する画素１３_Ｂ１を含んでおり，極性が負のデータ信号が書き込まれる画素１３は，Ｒに対応する画素１３_Ｒ２，Ｇに対応する画素１３_Ｇ２，Ｂに対応する画素１３_Ｂ２を含んでいる。これは画質劣化の抑制に有用である。同一のデータ線組１８に対応する画素１３のうち，同一の色に対応する２つの画素１３にデータ信号が書き込まれたときの共通電位の差を小さくできるからである。Ｒ画素，Ｇ画素，Ｂ画素に同一の極性のデータ信号が連続して書き込まれると，コモン電極１６の電位が多少変動し得る。しかし，その間にデータ信号が供給される画素１３の色は異なっているため，その変動による画像の劣化は，液晶表示装置１０のユーザには認識されにくい。

本実施の形態でも，図１６に示されているように，各画素１３に書き込まれるデータ信号の極性と，データ線１２が選択される順序，即ち，画素１３にデータ信号が書き込まれる書き込み順序とが，４フレーム周期で変更されることが好適である。実施の第１形態と同様に，各画素１３に供給されるデータ信号の極性は各フレーム毎に変更されるのに対し，画素１３にデータ信号が書き込まれる書き込み順番が変更される回数は，一の周期あたりに２回である。

より詳細には，画素１３へのデータ信号の極性の書き込みは，以下のようにして行われる。第ｍフレームにおける画素１３へのデータ信号の極性の書き込みは，上述のとおりに行われる。詳細には，画素１３に書き込まれるデータ信号の極性は，３列毎に反転される。データ線組１８_１に対応する画素１３へのデータ信号の書き込みは，左端の画素から順に行われる。一方，データ線組１８_２に対応する画素１３については，左から４番目，５番目，６番目の画素１３に順にデータ信号が書き込まれ，その後，左から１番目，２番目，３番目の画素１３に順にデータ信号が書き込まれる。

第ｍフレームに続く第ｍ＋１フレームでは，各画素１３に供給されるデータ信号の極性が反転される。第ｍ＋１フレームにおいて画素１３にデータ信号が書き込まれる書き込み順序は，第ｍフレームと同一である。

第ｍ＋１フレームに続く第ｍ＋２フレームでは，各画素１３に供給されるデータ信号の極性が反転され，更に，画素１３にデータ信号が書き込まれる書き込み順序が，各データ線組１８のそれぞれにおいて変更される。本実施の形態では，画素１３の書き込み順序が，データ線組１８_１，１８_２とで入れ替えられることにより，書き込み順序が変更されている。具体的には，第ｍ＋２フレームでは，データ線組１８_１については画素１３_Ｒ２，１３_Ｇ２，１３_Ｂ２，１３_Ｒ１，１３_Ｇ１，１３_Ｂ１の順でデータ信号が書き込まれ，データ線組１８_２については画素１３_Ｒ１，１３_Ｇ１，１３_Ｂ１，１３_Ｒ２，１３_Ｇ２，１３_Ｂ２の順でデータ信号が書き込まれる。書き込み順序の変更は，図１５に示されているように，制御信号Ｓ_１〜Ｓ_６が活性化される順序が変更されることによって行われる。第ｍ＋２フレームでは，制御信号Ｓ_４〜Ｓ_６が順次に活性化され，その後，制御信号Ｓ_１〜Ｓ_３が順次に活性化される。これにより，上述のような順序での各画素１３へのデータ信号の書き込みを行うことができる。

図１６に示されているように，第ｍ＋２フレームに続く第ｍ＋３フレームでは，各画素１３に供給されるデータ信号の極性が反転される。第ｍ＋３フレームにおいて画素１３にデータ信号が書き込まれる書き込み順序は，第ｍ＋２フレームと同一である。

第ｍ＋３フレームに続く第ｍ＋４フレームでは，更に，各画素１３に供給されるデータ信号の極性が反転され，更に，画素１３にデータ信号が書き込まれる書き込み順序が，各データ線組１８のそれぞれにおいて変更される。この結果，第ｍ＋３フレームに続くフレームでは，第ｍフレームと同様にして画素１３にデータ信号が書き込まれる。その後のフレームでも，画素１３へのデータ信号の書き込みは，４フレーム周期で同一の極性，及び書き込み順序が現れるように行われる。

第３ 実施の第３形態
図１７は，本発明の実施の第３形態における，各画素１３に書き込まれるデータ信号の極性と，データ線１２が選択される順序を示す概念図である。実施の第３形態では，各画素１３に書き込まれるデータ信号の極性がデータ線組１８毎に，言い換えれば，６列毎に反転される（図１８参照）。言い換えれば，隣接するデータ線組１８に対応する画素１３に書き込まれるデータ信号の極性は同一であり，同一のデータ線組１８に対応する画素１３に書き込まれるデータ信号の極性は同一である。図１８に示されているように，各画素１３に書き込まれるデータ信号の極性は，ライン毎に反転される。同一のデータ線組１８に対応する同一のラインに位置する画素１３に書き込まれるデータ信号の極性が同一であり，且つ，隣接するデータ線組１８では反対であることにより，隣接するデータ線組１８のそれぞれから選択された２つのデータ線１２には，極性が逆のデータ信号が印加され，コモン電極１６の電位の変動が防がれている。

実施の第３形態の液晶表示装置１０の動作の利点は，図２０に示されているように，一の水平期間の中間で入力端子１７の電位の極性を反転させる必要をなくし，液晶表示装置１０の消費電力を一層できることにある。ある一の水平期間では，例えば，データ線組１８_１に対応する画素１３に書き込まれるデータ信号の極性は正であり，データ線組１８_２に対応する画素１３に書き込まれるデータ信号の極性は負である。この場合，当該水平期間においてデータ線組１８_１に属するデータ線１２に印加されるデータ信号の極性は，全て正であり，データ線組１８_２では全て負である。したがって，当該水平期間では，入力端子１７_１の電位は正に維持され，入力端子１７_２の電位は負に維持され，入力端子１７_１，１７_２の電位の極性は反転されない。従って，液晶表示装置１０の消費電力を一層できる。

本実施の形態では，データ線１２が選択される順序はデータ線組１８毎に任意に決定可能である。各画素１３に書き込まれるデータ信号の極性がデータ線組１８毎に反転されているから，データ線１２が選択される順番に無関係に，選択される２つのデータ線１２には極性が逆のデータ信号を印加することが可能である。例えば，図１７に示されているように，隣接するデータ線組１８でデータ線１２が選択される順番が同一であっても良い。この場合，図１９に示されているように，スイッチ１９と制御線２１との接続関係が，全てのスイッチ組２０で同一にされる。即ち，スイッチ１９_１〜１９_６は，制御線２１_１〜２１_６に接続され，スイッチ１９_７〜１９_１２は，制御線２１_１〜２１_６に接続される。図２０に示されているように，制御信号Ｓ_１〜Ｓ_６を順次に活性化すると，データ線組１８_１，１８_１の両方において，データ線１２が左側から順に選択される。

本実施の形態でも，図２２に示されているように，各画素１３に書き込まれるデータ信号の極性と，データ線１２が選択される順序，即ち，画素１３にデータ信号が書き込まれる書き込み順序とが，４フレーム周期で変更されることが好適である。実施の第１形態と同様に，各画素１３に供給されるデータ信号の極性は各フレーム毎に変更されるのに対し，画素１３にデータ信号が書き込まれる書き込み順番が変更される回数は，一の周期あたりに２回である。

より詳細には，画素１３へのデータ信号の極性の書き込みは，以下のようにして行われる。第ｍフレームにおける画素１３へのデータ信号の極性の書き込みは，上述のとおりに行われる。具体的には，画素１３に書き込まれるデータ信号の極性は，データ線組１８毎に反転されている。データ線組１８_１，１８_２に対応する画素１３へのデータ信号の書き込みは，いずれも，左端の画素から順に行われる。

第ｍフレームに続く第ｍ＋１フレームでは，各画素１３に供給されるデータ信号の極性が反転される。第ｍ＋１フレームにおいて画素１３にデータ信号が書き込まれる書き込み順序は，第ｍフレームと同一である。

第ｍ＋１フレームに続く第ｍ＋２フレームでは，各画素１３に供給されるデータ信号の極性が反転され，更に，画素１３にデータ信号が書き込まれる書き込み順序が，各データ線組１８のそれぞれにおいて変更される。本実施の形態では，データ線組１８のそれぞれにおいて，左側の３本のデータ線１２が選択される順番と，右側の３本のデータ線１２が選択される順番とが入れ替えられる。即ち，データ線組１８_１では，右側の３本のデータ線１２_４〜１２_６が順次に選択され，その後，左側の３本のデータ線１２_１〜１２_３が順次に選択される。データ線組１８_２でも同様に，右側の３本のデータ線１２_４〜１２_６が順次に選択され，その後，左側の３本のデータ線１２_１〜１２_３が順次に選択される。

書き込み順序の変更は，図２１に示されているように，制御信号Ｓ_１〜Ｓ_６が活性化される順序が変更されることによって行われる。第ｍ＋２フレームでは，制御信号Ｓ_４〜Ｓ_６が順次に活性化され，その後，制御信号Ｓ_１〜Ｓ_３が順次に活性化される。これにより，上述のような順序での各画素１３へのデータ信号の書き込みを行うことができる。

図２２に示されているように，第ｍ＋２フレームに続く第ｍ＋３フレームでは，各画素１３に供給されるデータ信号の極性が反転される。第ｍ＋３フレームにおいて画素１３にデータ信号が書き込まれる書き込み順序は，第ｍ＋２フレームと同一である。

第ｍ＋３フレームに続く第ｍ＋４フレームでは，更に，各画素１３に供給されるデータ信号の極性が反転され，更に，画素１３にデータ信号が書き込まれる書き込み順序が，各データ線組１８のそれぞれにおいて変更される。この結果，第ｍ＋３フレームに続くフレームでは，第ｍフレームと同様にして画素１３にデータ信号が書き込まれる。その後のフレームでも，画素１３へのデータ信号の書き込みは，４フレーム周期で同一の極性，及び書き込み順序が現れるように行われる。

第４ 実施の第４形態
図２３に示されているように，本実施の形態では，垂直反転駆動（Ｖライン反転駆動）が行われる。即ち，同一の列の画素１３には同一の極性のデータ信号が供給され，隣接する列の画素１３には反対の極性のデータ信号が供給される。データ線１２が選択される順番は，実施の第１形態と同様である。当業者であれば，本実施の形態でも，実施の第１形態と同一の理由により，選択されたデータ線１２に極性が逆のデータ信号が供給され，共通電位Ｖ_ＣＯＭの変動を有効に抑制することができることは理解されよう。加えて，本実施の形態は，垂直反転駆動が行われることによって液晶表示装置１０の消費電力が有効に低減され，更に，共通電位Ｖ_ＣＯＭが一層に安定化される点において好適である。

図２４を参照して，本実施の形態においても，各画素１３に供給されるデータ信号の極性と，画素１３にデータ信号が書き込まれる書き込み順番とが，４フレーム周期で変更されることが好適である。各画素１３に供給されるデータ信号の極性は各フレーム毎に変更されるのに対し，画素１３にデータ信号が書き込まれる書き込み順番が変更される回数は，一の周期あたりに２回である。当業者であれば，かかる変更が容易に実現されよう。

第５ まとめ
以上に説明されているように，実施の第１乃至第４形態に開示されている液晶表示装置１０は，各画素１３に書き込まれるデータ信号の極性とデータ線が選択される順番との最適化により，時分割的に駆動されるデータ線１２の数が偶数である場合にも各画素１３のコモン電極１６の電位（共通電位Ｖ_ＣＯＭ）を有効に抑制することができる。これは，時分割的に駆動されるデータ線の数が偶数である場合にもコモン一定駆動法による反転駆動と時分割駆動との両方を採用することを可能にする。

加えて，データ線１２が選択される順序，即ち，画素１３にデータ信号が書き込まれる書き込み順序がある周期で変更され，これにより，液晶容量の変動に起因する輝度ムラ，特に，縦筋ムラが抑制されている。

図１は，従来の液晶表示装置の構成を示すブロック図である。 図２は，従来の液晶表示装置において、画素にデータ信号が書き込まれる手順を示す概念図である。 図３は，コモン電極の電位の変動が発生する原因を示す概念図である。 図４は，本発明による液晶表示装置の構成を示すブロック図である。 図５は，本発明による液晶表示装置に使用されるコントローラ・ドライバの構成を示すブロック図である。 図６は，本実施の第１形態において，各画素に書き込まれるべきデータ信号の極性を示す図である。 図７は，実施の第１形態について、各画素に書き込まれるべきデータ信号の極性と、データ線が選択される順番とを示す概念図である。 図８は，実施の第１形態について、第ｍフレームにおける液晶パネルに供給される制御信号とデータ信号との波形を示すタイミングチャートである。 図９は，第ｍ＋２フレームにおける液晶パネルに供給される制御信号とデータ信号との波形を示すタイミングチャートである。 図１０は，実施の第１形態において、コモン電極の電位の変動が抑制されるメカニズムを示す概念図である。 図１１は，実施の第１形態について、一の動作周期の各フレームにおける、各画素に書き込まれるべきデータ信号の極性と、データ信号が書き込まれる順番とを示す概念図である。 図１２は，実施の第２形態について、各画素に書き込まれるべきデータ信号の極性と、データ線が選択される順番とを示す概念図である。 図１３は，本実施の第２形態において，各画素に書き込まれるべきデータ信号の極性を示す図である。 図１４は，実施の第２形態について、第ｍフレームにおける液晶パネルに供給される制御信号とデータ信号との波形を示すタイミングチャートである。 図１５は，実施の第２形態について、第ｍ＋２フレームにおける液晶パネルに供給される制御信号とデータ信号との波形を示すタイミングチャートである。 図１６は，実施の第２形態について、一の動作周期の各フレームにおける、各画素に書き込まれるべきデータ信号の極性と、データ信号が書き込まれる順番とを示す概念図である。 図１７は，実施の第３形態について、各画素に書き込まれるべきデータ信号の極性と、データ線が選択される順番とを示す概念図である。 図１８は，本実施の第３形態において，各画素に書き込まれるべきデータ信号の極性を示す図である。 図１９は、実施の第３形態において採用され得る液晶表示装置の構成を示すブロック図である。 図２０は，実施の第３形態について、第ｍフレームにおける液晶パネルに供給される制御信号とデータ信号との波形を示すタイミングチャートである。 図２１は，実施の第３形態について、第ｍ＋２フレームにおける液晶パネルに供給される制御信号とデータ信号との波形を示すタイミングチャートである。 図２２は，実施の第３形態について、一の動作周期の各フレームにおける、各画素に書き込まれるべきデータ信号の極性と、データ信号が書き込まれる順番とを示す概念図である。 図２３は，本実施の第４形態において，各画素に書き込まれるべきデータ信号の極性を示す図である。 図２４は，実施の第４形態について、一の動作周期の各フレームにおける、各画素に書き込まれるべきデータ信号の極性と、データ信号が書き込まれる順番とを示す概念図である。

符号の説明

１：液晶パネル
２：コントローラ・ドライバ
１０：液晶表示装置
１１：ゲート線
１２：データ線
１３：画素
１４：ＴＦＴ
１５：画素電極
１６：コモン電極
１７：入力端子
１８：データ線組
１９：スイッチ
２０：スイッチ組
２１：制御線
２２：制御入力端子
３１：シフトレジスタ
３２：入力側切り替えスイッチ群
３３：階調電位生成回路
３４：ポジティブ側駆動回路
３５：ネガティブ側駆動回路
３６：出力側切り替えスイッチ群
３７：制御部
３８：ラッチ
３９：セレクタ
４０：Ｄ／Ａコンバータ
４１：アンプ

Claims (18)

1. それぞれが偶数本のデータ線からなる第１及び第２データ線組と，
   コモン電極の電位が一定に保たれる複数の画素
   とを備えた液晶パネルを駆動する液晶パネル駆動方法であって，
   （ａ） 前記第１データ線組と前記第２データ線組とのそれぞれについて，前記データ線を時分割的に順次に選択するステップと，
   （ｂ） 選択された前記データ線にデータ信号を供給して，対応する前記画素に前記データ信号を順次に書き込むステップ
   とを備え，
   前記複数のデータ線が選択される順序と前記複数の画素のそれぞれに書き込まれるデータ信号の極性とは，前記第１データ線組のうちから選択されるデータ線に供給されるデータ信号の極性が前記第２データ線組のうちから選択されるデータ線に供給されるデータ信号の極性と異なるように決定されている
   液晶パネル駆動方法。
2. 請求項１に記載の液晶パネル駆動方法であって，
   ある水平期間において前記第１データ線組に属する前記データ線が選択される順序と，前記第２データ線組に属する前記データ線が選択される順序とが異なっている
   液晶パネル駆動方法。
3. 請求項２に記載の液晶パネル駆動方法であって，
   前記（ａ）ステップは，前記第１データ線組のｉ番目のデータ線と，前記第２データ線組のｊ番目（ｉ≠ｊ）のデータ線とを同時に選択するステップを含む
   液晶パネル駆動方法。
4. 請求項２に記載の液晶パネル駆動方法であって，
   前記水平期間において前記第１データ線組に属する前記データ線が選択される順序は，前記第１データ線組に対応する画素のうちの同一の極性のデータ信号が書き込まれる複数の画素に対応する複数のデータ線が連続して選択されるように決定されている
   液晶パネル駆動方法。
5. 請求項４に記載の液晶パネル駆動方法であって，
   前記水平期間において前記第１データ線組に属する前記データ線が選択される順序は，前記第１データ線組に対応する画素のうちの第１極性のデータ信号が書き込まれる複数の画素に対応する複数のデータ線が連続して選択され，その後に，前記第１極性と異なる第２極性のデータ信号が書き込まれる複数の画素に対応する複数のデータ線が連続して選択されるように決定されている
   液晶パネル駆動方法。
6. 請求項５に記載の液晶パネル駆動方法であって，
   前記第１極性のデータ信号が書き込まれる前記複数の画素のうちの一の画素は，前記第２極性のデータ信号が書き込まれる前記複数の画素のうちの一の画素と同じ色に対応している
   液晶パネル駆動方法。
7. 請求項５に記載の液晶パネル駆動方法であって，
   前記水平期間において前記第２データ線組に属する前記データ線が選択される順序は，前記第２データ線組に対応する画素のうち，前記第２極性のデータ信号が書き込まれる複数の画素に対応する複数のデータ線が連続して選択され，その後に，前記第１極性のデータ信号が書き込まれる複数の画素に対応する複数のデータ線が連続して選択されるように決定されている
   液晶パネル駆動方法。
8. 請求項１に記載の液晶パネル駆動方法であって，
   ある水平期間において前記第１データ線組に対応する全ての画素に書き込まれるデータ信号の極性は，第１極性で同一であり，且つ，前記水平期間において前記第２データ線組に対応する全ての画素に書き込まれるデータ信号の極性は，前記第１極性と異なる第２極性で同一である
   液晶パネル駆動方法。
9. 請求項１〜請求項８の何れか一項に記載の液晶パネル駆動方法であって，
   一のフレームにおいて前記第１データ線組の前記データ線が選択される順序は，他のフレームにおいて前記第１データ線組の前記データ線が選択される順序と異なる
   液晶パネル駆動方法。
10. 請求項９に記載の液晶パネル駆動方法であって，
    前記一のフレームにおいて前記第２データ線組の前記データ線が選択される順序は，前記他のフレームにおいて前記第２データ線組の前記データ線が選択される順序と異なる
    液晶パネル駆動方法。
11. 請求項９に記載の液晶パネル駆動方法であって，
    前記画素に書き込まれる前記データ信号の極性は，フレーム毎に反転される
    液晶パネル駆動方法。
12. 請求項１１に記載の液晶パネル駆動方法であって，
    前記第１データ線組の前記データ線が選択される順序と前記第２データ線組の前記データ線が選択される順序とは，複数のフレーム毎に周期的に変更される
    液晶パネル駆動方法。
13. それぞれが偶数本のデータ線からなる第１及び第２データ線組と，
    電位が一定に保たれるコモン電極をそれぞれに有する複数の画素
    とを備えた液晶パネルを駆動する液晶パネル駆動方法であって，
    前記第１データ線組と前記第２データ線組とのそれぞれについて，前記データ線を時分割的に順次に選択するステップと，
    選択された前記データ線にデータ信号を供給して，対応する前記画素に前記データ信号を順次に書き込むステップ
    とを備え，
    ある水平期間において前記第１データ線組に対応する全ての画素に書き込まれるデータ信号の極性は第１極性で同一であり，且つ，前記水平期間において前記第２データ線組に対応する全ての画素に書き込まれるデータ信号の極性は，前記第１極性と異なる第２極性で同一である
    液晶パネル駆動方法。
14. それぞれが偶数本のデータ線からなる第１及び第２データ線組と，
    電位が一定に保たれるコモン電極をそれぞれに有する複数の画素と，
    前記第１データ線組及び前記第２データ線組のそれぞれからデータ線を時分割的に順次に選択し，前記第１データ線組から選択された前記データ線を第１入力に，前記第１データ線組から選択された前記データ線を第２入力に電気的に接続する選択回路と，
    前記データ線の選択に同期して，前記第１入力に第１データ信号を供給し，前記第２入力に第２データ信号を供給し，これによって前記第１データ信号と前記第２データ信号とを前記複数の画素の対応する画素に書き込む駆動回路
    とを備え，
    前記複数のデータ線が選択される順序と前記複数の画素のそれぞれに書き込まれるべきデータ信号の極性とは，前記第１データ信号の極性と前記第２データ信号の極性とが異なるように決定されている
    液晶表示装置。
15. 請求項１４に記載の液晶表示装置であって，
    前記選択回路は，前記水平期間において前記第１データ線組に属する前記データ線が選択される順序と，前記第２データ線組に属する前記データ線が選択される順序とが異なるように，前記第１データ線組及び前記第２データ線組のそれぞれから前記データ線を選択する
    液晶表示装置。
16. 請求項１４に記載の液晶表示装置であって，
    ある水平期間において，前記第１データ線組に対応する全ての前記画素に書き込まれる前記第１データ信号の極性は，第１極性で同一であり，前記第２データ線組に対応する全ての前記画素に書き込まれる前記第１データ信号の極性は，前記第１極性と異なる第２極性で同一である
    液晶表示装置。
17. それぞれが偶数本のデータ線からなる第１及び第２データ線組と，
    電位が一定に保たれるコモン電極をそれぞれに有する複数の画素と，
    前記第１データ線組及び前記第２データ線組のそれぞれからデータ線を時分割的に順次に選択し，前記第１データ線組から選択された前記データ線を第１入力に，前記第１データ線組から選択された前記データ線を第２入力に電気的に接続する選択回路と，
    前記データ線の選択に同期して，前記第１入力に第１データ信号を供給し，前記第２入力に第２データ信号を供給し，これによって前記第１データ信号と前記第２データ信号と
    を，前記複数の画素のうちの対応する画素に書き込む駆動回路
    とを備え，
    ある水平期間において，前記第１データ線組に対応する全ての前記画素に書き込まれる前記第１データ信号の極性は，第１極性で同一であり，前記第２データ線組に対応する全ての前記画素に書き込まれる前記第１データ信号の極性は，前記第１極性と異なる第２極性で同一である
    液晶表示装置。
18. ゲート線と，
    前記ゲート線が延伸する水平方向に並べられている第１〜第ｎデータ線（ｎは偶数）と，
    前記水平方向に並べられている第（ｎ＋１）〜第２ｎデータ線と，
    前記ゲート線と，前記第１〜第２ｎデータ線とが交差する位置に設けられている複数の画素と，
    第１入力ノードと，
    第２入力ノートと，
    前記第１入力ノードと前記第１〜第ｎデータ線との間にそれぞれに介設されている第１〜第ｎスイッチと，
    前記第２入力ノードと前記第（ｎ＋１）〜第２ｎデータ線との間にそれぞれに介設されている第（ｎ＋１）〜第２ｎスイッチと，
    前記第１〜第２ｎスイッチをオンオフさせるために使用される第１〜第ｎ制御信号をそれぞれに受け取る第１〜第ｎ制御線
    とを備え，
    前記第１〜第ｎスイッチは，それぞれ，前記第１〜第ｎ制御線に接続され，
    前記（ｎ＋１）スイッチ〜第２ｎスイッチのうちの第ｉスイッチは，前記第１〜第ｎ制御線のうち，前記第ｉ制御線以外の制御線に接続されている
    液晶パネル。

Images