JPH11338438A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH11338438A
JPH11338438A JP10241392A JP24139298A JPH11338438A JP H11338438 A JPH11338438 A JP H11338438A JP 10241392 A JP10241392 A JP 10241392A JP 24139298 A JP24139298 A JP 24139298A JP H11338438 A JPH11338438 A JP H11338438A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
driver
display device
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10241392A
Other languages
English (en)
Other versions
JP4232227B2 (ja
Inventor
Masumitsu Ino
益充 猪野
Toshiichi Maekawa
敏一 前川
Yoshiharu Nakajima
義晴 仲島
Hiroaki Ichikawa
弘明 市川
Shinichi Teraguchi
晋一 寺口
Hisashi Goto
尚志 後藤
Toshihito Oka
豪人 岡
Toru Akutagawa
徹 芥河
Hiroyoshi Tsubota
浩嘉 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP24139298A priority Critical patent/JP4232227B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1019997012190A priority patent/KR100702635B1/ko
Priority to EP99909300A priority patent/EP1069457A4/en
Priority to PCT/JP1999/001441 priority patent/WO1999049355A1/ja
Priority to EP06125738A priority patent/EP1755105A3/en
Priority to KR1020067000168A priority patent/KR100635445B1/ko
Publication of JPH11338438A publication Critical patent/JPH11338438A/ja
Priority to JP2008236441A priority patent/JP4835667B2/ja
Application granted granted Critical
Publication of JP4232227B2 publication Critical patent/JP4232227B2/ja
Priority to US13/417,991 priority patent/US20120162161A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 表示方式によって総本数が決まる信号ライン
に対して汎用ドライバＩＣを使用すると、ドライバＩＣ
のピン数が余る場合があり、その余分なピン部分が液晶
表示パネルの左右の額縁部分を占めることになるため、
液晶表示装置全体のコンパクト化が困難となる。 【解決手段】 マトリクス状に配線された複数行分のゲ
ートラインと複数列分の信号ラインとの交差点に複数個
の画素が２次元配置されてなる液晶表示パネル１０と、
この液晶表示パネル１０の各画素に複数列分の信号ライ
ンを介して所定の電圧を与える複数のドライバＩＣ１４
-1，１４-2，……とを備え、これら複数のドライバＩＣ
１４-1，１４-2，……のそれぞれの出力ピン数を、複数
列分の信号ラインの総本数の約数に設定して信号ライン
に端数が生じないようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ；Liquid Crystal Display）に関し、特に各画素に
信号電位を与えるドライバ回路を、液晶表示パネルの外
部回路として設けてなるマトリクス型液晶表示装置に関
する。
【０００２】
【従来の技術】パーソナルコンピュータやワードプロセ
ッサなどに用いられている液晶表示装置は、マトリクス
型が主力となっている。このマトリクス型液晶表示装置
は、応答速度や画像品質の面で優れており、近年のカラ
ー化に最適な表示装置となってきている。この種の表示
装置において、液晶表示パネルの各画素には、トランジ
スタあるいはダイオードなどの非線形な素子が用いられ
ている。具体的には、ガラス基板上に薄膜トランジスタ
（ＴＦＴ；thin film transistor）を形成した構造とな
っている。
【０００３】ところで、特に大型の液晶表示装置におい
ては、各画素に所定の電圧を印加するドライバＩＣを、
液晶表示パネルの外部に設けた構成を採っている。そし
て、外部のドライバＩＣの出力と液晶表示パネルの信号
ラインとは、通常、１対１の対応関係となっている。す
なわち、ドライバＩＣの各出力端子からの出力電圧はそ
のまま対応する信号ラインに与えられるようになってい
る。
【０００４】したがって、例えばＲ（赤），Ｇ（緑），
Ｂ（青）の各色ごとに１０２４本、即ち３０７２（＝１
０２４×３）本の信号ラインを持つＸＧＡ(extended gr
aphics array）表示方式の液晶表示装置において、各信
号ラインに対して例えば１２０本の出力ピン（出力端
子）を持つ既存の汎用ドライバＩＣを接続しようとする
と、合計で２６個のドライバＩＣを必要とすることにな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たように、表示方式によって総本数が決まる信号ライン
に対して汎用ドライバＩＣを使用すると、ドライバＩＣ
のピン数が余ることが発生する。例えば、３０７２本の
信号ラインに対して、１２０本の出力ピンを持つ汎用ド
ライバＩＣを２６個用いた場合、最後に配置されるドラ
イバＩＣの出力ピンが４８（＝１２０×２６−３０７
２）個だけ余ることになる。
【０００６】そして、液晶表示パネルのサイズの観点か
ら考えると、図３７に示すように、ドライバＩＣ１０１
の出力ピンにおける余分なピン部分が、画像表示に寄与
しない余分な接続領域となり、液晶表示パネル１０２の
左右の額縁部分を占めることになるため、液晶表示パネ
ル１０２の水平方向のサイズが増すことになり、その結
果、液晶表示装置全体のコンパクト化の妨げとなる。な
お、図３７において、ドライバＩＣ１０１は、フレキシ
ブルケーブル１０３を介して液晶表示パネル１０２上の
接続部分１０４にて信号ラインの各々に接続される。
【０００７】また、階調を伴うカラー表示を行う場合に
は、各画素の薄膜トランジスタに印加する電圧を出力す
る出力バッファ回路や階調制御回路の構成が複雑にな
り、ドライバＩＣ自体も高価なものとなる。このような
高価なドライバＩＣを、その余った出力ピンに対応する
回路部分が表示に全く寄与しない状態で用いることは無
駄であり、また液晶表示装置のコストアップにもつなが
る。
【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、外部ドライバＩＣを
用いる場合において、液晶表示パネルの水平方向の狭幅
化を可能とした液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明による液晶表示装
置は、マトリクス状に配線された複数行分のゲートライ
ンと複数列分の信号ラインとの交差点に複数個の画素が
２次元配置されてなる表示部と、この表示部の各画素に
複数列分の信号ラインを介して所定の電圧を与える複数
のドライバ回路とを備え、この複数のドライバ回路をそ
れぞれの出力端子数を同じ数に設定して複数列分の信号
ラインの各々と対応関係をもって順に配置する際に、複
数列分の信号ラインに端数が出るとき、複数のドライバ
回路のうちの１つの出力端子数を上記端数に設定する。
【００１０】上記構成の液晶表示装置において、複数の
ドライバ回路のうちの１つの出力端子数を、信号ライン
の端数に設定することで、最終的に複数のドライバ回路
に対して信号ラインには端数が生じない。したがって、
ドライバ回路の出力端子を余らせることなく信号ライン
の各々と接続することができるため、表示部には画像表
示に寄与しない余分な接続領域が生じない。
【００１１】本発明による他の液晶表示装置は、マトリ
クス状に配線された複数行分のゲートラインと複数列分
の信号ラインとの交差点に複数個の画素が２次元配置さ
れてなる表示部と、この表示部の各画素に複数列分の信
号ラインを介して所定の電圧を与える複数のドライバ回
路とを備え、この複数のドライバ回路のそれぞれの出力
端子数を、複数列分の信号ラインの総本数の約数に設定
する。
【００１２】上記構成の他の液晶表示装置において、ド
ライバ回路の出力端子数を設定する際に、各々の出力端
子数を信号ラインの総本数の約数に設定し、この出力端
子数で決まる個数のドライバ回路を配置する。これによ
り、複数のドライバ回路に対して信号ラインには端数が
生じない。したがって、ドライバ回路の出力端子を余ら
せることなく信号ラインの各々と接続することができる
ため、表示部には画像表示に寄与しない余分な接続領域
が生じない。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
【００１４】図１は、本発明に係るマトリクス型液晶表
示装置における液晶表示部の配線図である。このマトリ
クス型液晶表示装置は、複数行分のゲートライン１１-
1，１１-2，１１-3，……と複数列分の信号ライン１２-
1，１２-2，１２-3，……が、液晶の表面にマトリクス
状に配線され、その液晶の裏面側にバックライトが配置
された構造となっている。そして、ゲートライン１１-
1，１１-2，１１-3，……と信号ライン１２-1，１２-
2，１２-3，……の交差点が画素となり、液晶表示パネ
ル（表示部）１０を形成している。この画素の構成につ
いては後述する。
【００１５】複数行分のゲートライン１１-1，１１-2，
１１-3，……の各一端は、垂直駆動回路１３の対応する
行の各出力端にそれぞれ接続されている。垂直駆動回路
１３は、上記液晶表示パネルと同一の基板上に薄膜トラ
ンジスタによって形成されており、ゲートライン１１-
1，１１-2，１１-3，……に順に走査パルスを与えて各
画素を行単位で選択することによって垂直走査を行う。
なお、本例では、垂直駆動回路１３を液晶表示パネル１
０の片側にのみ配する構成としたが、液晶表示パネル１
０の両側に配する構成であっても良いことは勿論であ
る。
【００１６】また、信号ライン１２-1，１２-2，１２-
3，……に画像データに応じた所定の電圧を印加する複
数のドライバＩＣ１４-1，１４-2，１４-3，……が、上
記液晶表示パネル１０の外部回路として設けられてい
る。複数のドライバＩＣ１４-1，１４-2，１４-3，……
には、例えば８階調以上で５１２色以上の表示を可能に
するデジタル画像データが入力される。
【００１７】図２は、画素の回路構成図である。同図か
ら明らかなように、各画素２０は、薄膜トランジスタ２
１、付加容量２２および液晶容量２３から構成されてい
る。薄膜トランジスタ２１は、そのゲート電極がゲート
ライン１１-1，１１-2，１１-3，……に、そのソース電
極が信号ライン１２-1，１２-2，１２-3，……にそれぞ
れ接続されている。
【００１８】この画素構造において、液晶容量２３は、
薄膜トランジスタ２１で形成される画素電極と、これに
対応して形成される対向電極との間で発生する容量を意
味する。そして、この画素電極に保持される電位は、
“Ｈ”もしくは“Ｌ”の電位で書き込まれる。ここで、
“Ｈ”は高電圧書き込み状態を示し、“Ｌ”は低電圧書
き込み状態を示す。
【００１９】液晶の駆動に際しては、対向電極の電位
（コモン電位ＶＣＯＭ）を例えば６ＶのＤＣ電位に設定
し、これに対して信号電圧を高電圧Ｈ、低電圧Ｌで１フ
ィールド周期にて周期的に変動させることにより、交流
駆動が実現できる。この交流駆動は、液晶分子の分極作
用を減少することができ、液晶分子の帯電もしくは電極
表面に存在する絶縁膜の帯電を防ぐことが可能となる。
【００２０】一方、画素２０では、薄膜トランジスタ２
１がオン状態となると、液晶での光の透過率が変化する
とともに、付加容量２２が充電される。この充電によ
り、薄膜トランジスタ２１がオフ状態となっても、付加
容量２２の充電電圧による液晶での光透過率状態が、次
に薄膜トランジスタ２１がオン状態となるまでの間保持
される。このような方式により、液晶表示パネル１０の
画像における画質向上が図られる。
【００２１】図３は、ドライバＩＣ１４-1，１４-2，１
４-3，……の内部構成の一例を示すブロック図である。
図３から明らかなように、これらドライバＩＣは、水平
シフトレジスタ回路３１、サンプリングスイッチ群３
２、レベルシフタ３３、データラッチ回路３４およびデ
ジタルアナログ変換回路３５を有し、本例では、例えば
５ビットのデジタル画像データｄａｔａ１〜ｄａｔａ５
や電源電圧Ｖｄｄ，Ｖｓｓを水平シフトレジスタ回路３
１のシフト方向における両側から取り込む構成となって
いる。
【００２２】上記構成のドライバＩＣ１４-1，１４-2，
１４-3，……において、水平シフトレジスタ回路３１
は、水平走査パルスを順次出力することによって水平走
査（列走査）を行う。サンプリングスイッチ群３２にお
けるサンプリングスイッチの各々は、水平シフトレジス
タ回路３１からの水平走査パルスに応答して、入力され
るデジタル画像データｄａｔａ１〜ｄａｔａ５を順次サ
ンプリングする。
【００２３】レベルシフタ３３は、サンプリングスイッ
チ群３２でサンプリングされた例えば５Ｖのデジタルデ
ータを液晶駆動電圧のデジタルデータに昇圧する。デー
タラッチ回路３４は、レベルシフタ３３で昇圧されたデ
ジタルデータを１水平期間分蓄積するメモリである。デ
ジタルアナログ変換回路３５は、データラッチ回路３４
から出力される１水平期間分のデジタルデータをアナロ
グ信号に変換して出力する。
【００２４】上述した構成の液晶表示装置において、本
発明の特徴とするところは、液晶表示パネル１０の信号
ライン１２-1，１２-2，１２-3，……の各々と、複数の
ドライバＩＣ１４-1，１４-2，１４-3，……の各出力ピ
ン（出力端子）との接続部分の構成にある。以下に、そ
の具体的な実施形態について説明する。
【００２５】先ず、例えばＸＧＡ表示方式の液晶表示装
置に適用した第１実施形態につき、図４を用いて説明す
る。
【００２６】液晶表示パネル１０は、ＸＧＡ表示の場
合、Ｒ，Ｇ，Ｂの各色ごとに１０２４本、即ち３０７２
（＝１０２４×３）本の信号ライン１２-1，１２-2，１
２-3，……を持っている。一方、ドライバＩＣ１４-1，
１４-2，１４-3，……として、例えば１２０本の出力ピ
ンを持つ汎用ドライバＩＣを用い、信号ライン１２-1，
１２-2，１２-3，……の各々に対応して順に配置するも
のとする。
【００２７】このとき、１２０本の出力ピンを持つ汎用
ドライバＩＣを２５個配置したとすると、信号ラインに
は７２（＝３０７２−１２０×２５）本の端数が出る。
そこで、この端数の７２本の信号ラインを担うドライバ
ＩＣとして、１２０本の出力ピンを持つ汎用のドライバ
ＩＣではなく、７２本の出力ピンを持つドライバＩＣを
用い、当該ドライバＩＣを含む計２６個のドライバＩＣ
１４-1，１４-2，１４-3，……，１４-26 を水平方向に
順に配置するようにする。
【００２８】この７２本の出力ピンを持つドライバＩＣ
は、例えば図４に示すように、ドライバＩＣを順に配置
する際に、例えば２６番目に配置されるドライバＩＣ１
４-26 として用いられる。すなわち、他の２５個のドラ
イバＩＣ１４-1，１４-2，１４-3，……，１４-25 に割
り当てられる信号ラインの本数は１２０本であるのに対
し、２６番目のドライバＩＣ１４-26 に割り当てられる
信号ラインの本数は７２本となる。
【００２９】このように配置された２６個のドライバＩ
Ｃ１４-1，１４-2，１４-3，……，１４-26 は、各々の
出力ピンがフレキシブルケーブル１５を介して液晶表示
パネル１０上の接続部分１６にて信号ライン１２-1，１
２-2，１２-3，……の各々に接続され、これら信号ライ
ン１２-1，１２-2，１２-3，……を介して各画素に所定
の電圧を印加するようになる。
【００３０】上述したように、ドライバＩＣ１４-1，１
４-2，１４-3，……として出力ピン数が同数の例えば汎
用ドライバＩＣを用いる場合において、これらのドライ
バＩＣを信号ライン１２-1，１２-2，１２-3，……の各
々と対応関係を持って順に配置する際に、信号ラインに
端数が出るとき、ドライバＩＣ１４-1，１４-2，１４-
3，……のうちの１つの出力ピン数をその端数に設定す
ることで、最終的に信号ラインには端数が生じず、ドラ
イバＩＣの出力ピンを余らせることなく信号ラインの各
々と接続することができる。その結果、液晶表示パネル
１０には、画像表示に寄与しない余分な接続領域が生じ
ない。
【００３１】なお、本実施形態においては、信号ライン
の端数分を担うドライバＩＣが配置される位置を最後
（本例では、２６番目）としたが、これに限られるもの
ではなく、どの位置に配置することも可能である。ま
た、本例で示した数値は一例に過ぎず、これらの数値に
限定されるものではない。
【００３２】次に、例えばＸＧＡ表示方式の液晶表示装
置に適用した第２実施形態につき、図５を用いて説明す
る。
【００３３】液晶表示パネル１０は、ＸＧＡ表示の場
合、先述したように、Ｒ，Ｇ，Ｂの各色ごとに１０２４
本、即ち３０７２本の信号ライン１２-1，１２-2，１２
-3，……を持っている。この３０７２本の信号ライン１
２-1，１２-2，１２-3，……に対して、複数のドライバ
ＩＣ１４-1，１４-2，１４-3，……を配置するのである
が、このとき、ドライバＩＣ１４-1，１４-2，１４-3，
……の出力ピン数を、信号ライン１２-1，１２-2，１２
-3，……の総本数（即ち、水平表示ドット数）の約数に
設定する。
【００３４】ＸＧＡ表示では、信号ライン１２-1，１２
-2，１２-3，……の総本数が３０７２本であることか
ら、一例として、ドライバＩＣ１４-1，１４-2，１４-
3，……の出力ピン数を３０７２の約数でかつ好ましく
は２のべき乗（累乗）である５１２（＝２9 ）本に設定
する。これにより、６（＝３０７２／５１２）個のドラ
イバＩＣが必要となり、この６個のドライバＩＣ１４-
1，１４-2，１４-3，……，１４-6を信号ライン１２-
1，１２-2，１２-3，……の各々と対応関係をもって順
に配置すれば良いことになる。
【００３５】このように配置された６個のドライバＩＣ
１４-1，１４-2，１４-3，……，１４-6は、各々の出力
ピンがフレキシブルケーブル１５を介して液晶表示パネ
ル１０上の接続部分１６にて信号ライン１２-1，１２-
2，１２-3，……の各々に接続され、これら信号ライン
１２-1，１２-2，１２-3，……を介して各画素に所定の
電圧を印加するようになる。
【００３６】上述したように、ドライバＩＣ１４-1，１
４-2，１４-3，……の出力ピン数を設定する際に、各々
の出力ピン数を信号ライン１２-1，１２-2，１２-3，…
…の総本数の約数に設定し、この出力ピン数で決まる個
数のドライバＩＣを配置することで、信号ラインには端
数が生じず、ドライバＩＣの出力ピンを余らせることな
く信号ラインの各々と接続することができる。その結
果、液晶表示パネル１０には、画像表示に寄与しない余
分な接続領域が生じない。
【００３７】なお、本例で示した数値は一例に過ぎず、
これらの数値に限定されるものではない。ここで、ドラ
イバＩＣの個数が少なければ少ないほど低コスト化に有
利であり、逆に多ければ回路の一部に不良箇所が発生し
た場合にその不良箇所を含むＩＣのみを交換することで
対応できるという利点がある。したがって、ドライバＩ
Ｃの出力ピン数を設定するに際しては、その出力ピン数
で決まるドライバＩＣの個数などを考慮して決めるよう
にすれば良い。
【００３８】また、本実施形態では、ＸＧＡ（１０２４
画素×７６８画素）表示に適用した場合について説明し
たが、他の表示方式、例えばＮＴＳＣ（６４０画素×４
８０画素）表示、ＶＧＡ（８００画素×６００画素）表
示、ＳＸＧＡ（１２８０画素×１０２４画素）表示、Ｕ
ＸＧＡ（１６００画素×１４００画素）表示にも適用で
きることは言うまでもない。
【００３９】さらに、上記各実施形態においては、外部
ドライバＩＣ１４-1，１４-2，１４-3，……の各出力ピ
ンと信号ライン１２-1，１２-2，１２-3，……とが１対
１の対応関係にある液晶表示装置に適用した場合を例に
採って説明したが、１：１の対応関係にない液晶表示装
置にも適用可能である。すなわち、いわゆる時分割駆動
法を用いた液晶表示装置では、外部ドライバＩＣの出力
ピンと信号ラインとは１：１の対応関係になく、この種
の液晶表示装置にも適用可能である。
【００４０】ここで、時分割駆動法とは、複数本の信号
ラインを１単位（ブロック）とし、この１分割ブロック
内の複数本の信号ラインに与える信号を時系列でドライ
バＩＣから出力する一方、液晶表示パネルには複数本の
信号ラインを１単位として時分割スイッチを設け、これ
ら時分割スイッチにてドライバＩＣから出力される時系
列の信号を時分割して複数本の信号ラインに順次与える
駆動方法である。この時分割駆動法を用いることで、ド
ライバＩＣの出力ピン数を削減できる。
【００４１】図６は、時分割駆動法を用いたマトリクス
型液晶表示装置における液晶表示部の配線図である。こ
のマトリクス型液晶表示装置は、複数行分のゲートライ
ン４１-1，４１-2，４１-3，……と複数列分の信号ライ
ン４２-1，４２-2，４２-3，……が、液晶の表面にマト
リクス状に配線され、その液晶の裏面側にバックライト
が配置された構造となっている。そして、ゲートライン
４１-1，４１-2，４１-3，……と信号ライン４２-1，４
２-2，４２-3，……の交差点が画素となり、液晶表示パ
ネル４０を形成している。この画素は、例えば図２に示
す構成となっている。
【００４２】複数行分のゲートライン４１-1，４１-2，
４１-3，……の各一端は、垂直駆動回路４３の対応する
行の各出力端にそれぞれ接続されている。垂直駆動回路
４３は、上記液晶表示パネルと同一の基板上に薄膜トラ
ンジスタによって形成されており、ゲートライン４１-
1，４１-2，４１-3，……に順に走査パルスを与えて各
画素を行単位で選択することによって垂直走査を行う。
【００４３】また、信号ライン４２-1，４２-2，４２-
3，……に画像データに応じた所定の電圧を印加する複
数のドライバＩＣ（図６には、その１段目のドライバＩ
Ｃ４４のみを示す）が、上記液晶表示パネル４０の外部
回路として設けられている。このドライバＩＣ４４に
は、例えば８階調以上で５１２色以上の表示を可能にす
るデジタル画像データが入力される。ドライバＩＣ４４
は、例えば図３に示す構成となっている。
【００４４】そして、ドライバＩＣ４４としては、ドッ
ト反転駆動用ＩＣが用いられる。このドライバＩＣ４４
は、ドット反転駆動を実現するために、各出力端子の奇
数、偶数ごとに電位が反転する信号電圧を出力する。こ
こに、ドット反転駆動とは、隣接するドット（画素）に
印加する電圧の極性を反転させる駆動法であり、画質向
上に良好な駆動法とされている。
【００４５】すなわち、ドット反転駆動により、隣接の
画素に印加する電圧を逆極性にすることにより、信号ラ
インとゲートラインのクロス容量に起因する信号ライン
からの飛び込み電位がキャンセルされることから、画素
電位が安定して入力されるようになり、液晶表示時のフ
リッカーが軽減されるため、画質を向上できるのであ
る。
【００４６】ドライバＩＣ４４はさらに、時分割駆動を
実現するために、複数の信号ラインを１単位とし、これ
ら複数の信号ラインに与える信号を時系列で出力する構
成となっている。これに対応して、ドライバＩＣ４４の
出力ライン４５-1，４５-2，４５-3，……と信号ライン
４２-1，４２-2，４２-3，……の間には、ＣＭＯＳ、Ｐ
ＭＯＳあるいはＮＭＯＳ構成のアナログスイッチ（以
下、時分割スイッチと称す）４６が設けられている。
【００４７】図７に、Ｒ，Ｇ，Ｂに対応した３時分割駆
動の場合における時分割スイッチ４６の接続構成の一例
を示す。この３時分割駆動の場合には、ドライバＩＣ４
４の各出力端子からは、Ｒ，Ｇ，Ｂの３画素分の信号電
圧が順に時系列で出力ライン４５-1，４５-2，４５-3，
……を介して出力される。
【００４８】具体的には、図９のタイミングチャートに
示すように、ドライバＩＣ４４の信号出力として、ＯＤ
Ｄ端子１から出力ライン４５-1にはＲ１，Ｇ１，Ｂ１の
各画素の信号が、ＥＶＥＮ端子１から出力ライン４５-2
にはＲ２，Ｇ２，Ｂ２の各画素の信号が、ＯＤＤ端子２
から出力ライン４５-3にはＲ３，Ｇ３，Ｂ３の各画素の
信号が、……という具合に出力される。
【００４９】これに対して、出力ライン４５-1と３本の
信号ライン４２-1，４２-2，４２-3の間に時分割スイッ
チ４６-1，４６-2，４６-3が、出力ライン４５-2と３本
の信号ライン４２-4，４２-5，４２-6の間に時分割スイ
ッチ４６-4，４６-5，４６-6が、出力ライン４５-3と３
本の信号ライン４２-7，４２-8，４２-9の間に時分割ス
イッチ４６-7，４６-8，４６-9が、……という具合に、
３時分割に対応して１本の出力ラインに対して時分割ス
イッチが３個ずつ設けられている。
【００５０】ここで、ある１組の時分割スイッチ４６-
1，４６-2，４６-3の具体的な構成について、図１０の
回路図を用いて説明する。
【００５１】時分割スイッチ４６-1，４６-2，４６-3
は、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトラ
ンジスタが並列接続されてなるＣＭＯＳアナログスイッ
チ（トランスミッションスイッチ）からなり、液晶表示
パネル４０と同一基板上に薄膜トランジスタによって形
成されている。そして、３個の時分割スイッチ４６-1，
４６-2，４６-3の各入力端は共通に接続され、その共通
接続点は出力ライン４５-1に接続されている。
【００５２】これにより、ドライバＩＣ４４から時系列
で出力される信号電位が、出力ライン４５-1を経由して
３個の時分割スイッチ４６-1，４６-2，４６-3の各入力
端に与えられる。これら時分割スイッチ４６-1，４６-
2，４６-3の各出力端は、３本の信号ライン４１-1，４
１-2，４１-3の各一端に接続されている。
【００５３】また、液晶表示パネル４０と同一基板上に
おいて、１個の時分割スイッチにつき２本、計６本の制
御ライン４７-1〜４７-6が、ゲートライン４１-1，４１
-2，４３-3，……の配線方向に沿って配線されている。
そして、時分割スイッチ４６-1の２つの制御入力端（即
ち、Ｎｃｈ，ＰｃｈＭＯＳトランジスタの各ゲート）が
制御ライン４７-1，４７-2に、時分割スイッチ４６-2の
２つの制御入力端が制御ライン４７-3，４７-4に、時分
割スイッチ４６-3の２つの制御入力端が制御ライン４７
-5，４７-6にそれぞれ接続されている。
【００５４】なお、ここでは、６本の制御ライン４７-1
〜４７-6に対する時分割スイッチ４６-1，４６-2，４６
-3の接続関係について説明したが、他の時分割スイッチ
４６-4，４６-5，４６-6，……についても全く同じ接続
関係となっている。
【００５５】６本の制御ライン４７-1〜４７-6には、各
組の３個の時分割スイッチを選択するための制御信号Ｓ
１〜Ｓ３，ＸＳ１〜ＸＳ３が外部から与えられる。ただ
し、制御信号ＸＳ１〜ＸＳ３は、制御信号Ｓ１〜Ｓ３の
反転信号である。この制御信号Ｓ１〜Ｓ３，ＸＳ１〜Ｘ
Ｓ３は、ドライバＩＣ４４から出力される時系列の信号
電位に同期して、各組の３個の時分割スイッチを順次オ
ンさせるための信号である。
【００５６】これら各組の時分割スイッチ４６-1，４６
-2，４６-3，４６-4，４６-5，４６-6，４６-7，４６-
8，４６-9、……は、垂直駆動回路４３を構成するトラ
ンジスタなどと共に、例えば図１１（ａ）に示すボトム
ゲート構造あるいは同図（ｂ）に示すトップゲート構造
の薄膜トランジスタによって液晶表示パネル４０内に形
成される。
【００５７】図１１（ａ）に示すボトムゲート構造の薄
膜トランジスタでは、ガラス基板５１の上にゲート電極
５２が形成され、その上にゲート絶縁膜５３を介してポ
リシリコン（Ｐｏｌｙ−Ｓｉ）層５４が形成され、さら
にその上に層間絶縁膜５５が形成されている。また、ゲ
ート電極５２の側方のゲート絶縁膜５３上には、Ｎ+拡
散層からなるソース領域５６およびドレイン領域５７が
形成され、これらの領域５６，５７にはソース電極５８
およびドレイン電極５９がそれぞれ接続されている。
【００５８】図１１（ｂ）に示すトップゲート構造の薄
膜トランジスタでは、ガラス基板６１の上にポリシリコ
ン層６２が形成され、その上にゲート絶縁膜６３を介し
てゲート電極６４が形成され、さらにその上に層間絶縁
膜６５が形成されている。また、ポリシリコン層６２の
側方のガラス基板６１上には、Ｎ+ 拡散層からなるソー
ス領域６６およびドレイン領域６７が形成され、これら
の領域６６，６７にはソース電極６８およびドレイン電
極６９がそれぞれ接続されている。
【００５９】これらの時分割スイッチ４６-1，４６-2，
４６-3、４６-4，４６-5，４６-6、４６-7，４６-8，４
６-9、……は、外部から与えられるゲート選択信号Ｓ
１，Ｓ２，Ｓ３（図９のタイミングチャートを参照）に
応答して順次オン状態となることにより、ドライバＩＣ
４４から出力ライン４５-1，４５-2，４５-3，……に出
力される時系列の信号を、１水平走査期間に３時分割し
て対応する信号ラインに供給する。
【００６０】上述した３時分割駆動の場合には、時分割
数が奇数であることから、図８から明らかなように、１
ラインの隣接画素間で極性が反転するドット反転駆動が
行われる。なお、図８は、図７に示す３時分割駆動の場
合の信号電圧の各画素への書き込み状態を示している。
同図において、横方向は走査順、縦方向は時分割スイッ
チの動作順をそれぞれ示し、またＨは高電圧、Ｌは低電
圧の書き込み状態をそれぞれ示している。
【００６１】また、図６において、ドライバＩＣ４４か
ら信号ライン４２-1，４２-2，４２-3，……に信号電位
を入力する場合、時分割スイッチ４６がオフとなった信
号ラインはハイインピーダンス状態となり、外来の飛び
込み電位等の影響を受けやすくなり、信号ラインの電位
が変動しやすい。このため、例えば図１２（Ａ）に示す
ような４時分割などの場合は、１つの画素がＲ，Ｇ，Ｂ
一組ではないので、各色ごとの信号ラインの電位変動が
一定せず、縦方向の色むらの原因となる。
【００６２】これに対し、図１２（Ｂ）に示すように、
Ｒ，Ｇ，Ｂの３本の信号ラインを３時分割すれば、外来
の飛び込み電位等に起因する各色ごとの信号ラインの電
位変動がほぼ均一となるため、多少の電位変動は強調さ
れないようにすることができる。言い換えれば、Ｒなら
ばＲ、ＧならばＧ、ＢならばＢで変動するため、ドライ
バＩＣ４４に供給する色信号データにオフセットを持た
せることで、所定の信号電位にすることが可能である。
また、許容範囲内のソース電位の変動ならば、色度信号
としてのずれは発生しなくなる。
【００６３】以上の説明から明らかなように、液晶表示
装置に時分割駆動を適用することにより、ドライバＩＣ
４４の出力ピン数を削減できることになる。具体的に
は、３時分割駆動の場合には、時分割駆動を用いない場
合に比べてドライバＩＣ４４の出力ピン数を１／３に削
減できるため、ドライバＩＣのピン配列方向のサイズの
縮小化が図れることになる。
【００６４】このとき、先述した第２実施形態のよう
に、ドライバＩＣ４４の出力ピン数を信号ラインの総本
数の約数に設定する場合を考えたとき、第２実施形態の
数値に対応させると、信号ラインの総本数３０７２に対
する約数は１５３６（＝５１２×３）となる。このピン
数の設定により、ドライバＩＣと信号ラインとの接続部
分において、画像表示に寄与しない余分な接続領域が生
じないようにすることができる。
【００６５】その結果、今後、ＳＸＧＡ(superＸＧＡ）
やＵＸＧＡ(ultraＸＧＡ）などのように、表示画素が増
加する傾向にある表示方式に対して、ドット反転駆動に
よって良質な画質を安定して供給しつつ、液晶表示モジ
ュールとしてコンパクト化が図れるとともに、安価な液
晶表示パネルでカラー表示の多色化を実現することが可
能となる。
【００６６】なお、上記実施形態においては、ＸＧＡ表
示方式を例に採って説明したが、水平方向の画素数が同
じＳＨＸＧＡ(super half ＸＧＡ）およびＨＸＧＡ(hal
f ＸＧＡ）の各表示方式にも同様に適用可能である。
【００６７】ＳＨＸＧＡ表示方式の規格は、１０２４画
素×４８０画素の画像表示規格であり、アスペクト比を
３２：１５とする。これは横スクロールすることなく、
ＸＧＡ規格信号を表示でき、またＶＧＡ(video graphic
s array)規格をフル表示できることを特徴としている。
一方、ＨＸＧＡ表示方式の規格は、１０２４画素×３８
４画素の画像表示規格であり、アスペクト比を８：３と
する。これはＸＧＡ規格の携帯用端末規格と考えられて
いる。
【００６８】これらの表示規格から明らかなように、Ｘ
ＧＡ、ＳＨＸＧＡ、ＨＸＧＡの各表示方式は、水平方向
の画素数がいずれも１０２４画素であることから、信号
ラインの総本数はいずれも３０７２本であり、信号ライ
ンを駆動するドライバＩＣ４４については共通に考える
ことができる。
【００６９】ところで、液晶表示装置の分野では近年、
装置のコンパクト化、特に液晶表示パネルの狭幅化が積
極的に押し進められている。液晶表示パネルの狭幅化を
実現するには、液晶表示パネルの額縁部分のサイズ（以
下、額縁サイズと略称する）をできるだけ小さくすれば
良い。現行の製造技術のもとでは、一例として、４ｍｍ
以下の額縁サイズが狙いとなる。
【００７０】一方、液晶表示パネルの外部回路であるド
ライバＩＣ４４の実装方式として例えばＴＡＢ(Tape Au
tomated Bonding)方式を用いた場合、ＴＡＢのパッドサ
イズが現行２ｍｍ程度であることから、額縁サイズ４ｍ
ｍ以下を満足するためには、ＴＡＢと時分割スイッチ４
６-1，４６-2，４６-3，４６-4，４６-5，４６-6，４６
-7，４６-8，４６-9，……との間の配線および接続に要
する領域のサイズを２ｍｍ以下に抑えることが必要とな
る。
【００７１】以上のことを踏まえて、ドライバＩＣの出
力ピン数を信号ラインの総本数の約数に設定するように
した第２実施形態のもとに、Ｒ，Ｇ，Ｂ３時分割駆動の
場合を例に採って、ドライバＩＣの個数の設定について
の具体例を各表示方式ごとに以下に説明する。
【００７２】先ず、ＳＸＧＡ表示方式の液晶表示装置の
場合について説明する。ＳＸＧＡ表示方式の規格は、１
２８０画素×１０２４画素であり、１画素がＲ，Ｇ，Ｂ
の３ドットからなることから、信号ラインの総本数（＝
水平方向のドット数）は３８４０（＝１２８０×３）本
となる。
【００７３】一方、現行のパターニング技術では、配線
幅が４μｍ程度、配線間隔が３．５μｍ程度であること
から、１本の配線につき７．５μｍ程度のスペースが必
要となる。先述したように、液晶表示パネルの額縁サイ
ズとして４ｍｍ以下を狙った場合、配線および接続に許
容されるスペースは２ｍｍ以下であることから、額縁部
分に配線可能な最大配線本数として、２６６（≒２ｍｍ
／７．５μｍ）本程度という数値が導き出される。
【００７４】ただし、ドライバＩＣの出力ピンのピッチ
に対して信号ラインの配線ピッチの方が広いことから、
ドライバＩＣの出力ピンと時分割スイッチとの間を電気
的に接続するフレキシブルケーブルは、液晶表示パネル
の額縁部分で左右に半分ずつ分けられることになること
から、ドライバＩＣの出力ピン数としては最大、最大配
線可能本数（２６６本）の２倍、即ち５３２本程度とな
る。
【００７５】以上のことから明らかなように、ＳＸＧＡ
表示方式の場合は、５３２本以下でかつ信号ライン数
（３８４０ライン）の約数であることが条件となること
から、ドライバＩＣの出力ピン数として例えば３２０本
が設定される。そして、３時分割駆動の場合は、ドライ
バＩＣの総出力ピン数としては、信号ライン数（３８４
０ライン）の３分の１で良いことから、本例では、ドラ
イバＩＣの個数として、４（＝１２８０／３２０）個が
設定される。
【００７６】すなわち、ＳＸＧＡ表示方式の液晶表示装
置において、３時分割駆動を採った場合には、図１３に
示すように、各々３２０本の出力ピンを持つ４個のドラ
イバＩＣ４４-1〜４４-4が、液晶表示パネル４０とは別
体の外部基板（図示せず）上に一定の間隔をもって配置
され、フレキシブルケーブル１５を介して液晶表示パネ
ル４０の額縁の接続部分１６にて時分割スイッチ（図示
せず）と接続されることになる。
【００７７】このように、ＳＸＧＡ表示方式の液晶表示
装置において、３時分割駆動を採ることにより、ドライ
バＩＣの出力ピン数として例えば３２０本を設定した場
合、ドライバＩＣの個数が４個で済むため、３時分割駆
動を採らず、例えば３８４ピンの汎用ドライバＩＣを用
いると、１０（＝３８４０／３８４）個のドライバＩＣ
を必要としていた場合に比べて、スタンバイ電力は５分
の２以下となる。
【００７８】また、ドライバＩＣのコスト低減にもつな
がる。しかも、今後、集積回路技術の進歩に伴い、これ
以上のドライバＩＣのピン数が期待され、それに伴って
３個以下のドライバＩＣの個数の設定も可能となるた
め、消費電力と製品コストのより低減を期待できること
になる。
【００７９】ところで、ＳＸＧＡ表示方式の水平走査時
間は、規格上、２１．５３７μｓ、１５．６３μｓ、１
２．５０４μｓおよび１０．９７１μｓと決められてい
る。この規格のもとで、図１０および図１３の構成を実
現するためには、例えば一番短い水平走査時間である１
０．９７１μｓに合わせる必要がある。
【００８０】ここで、３時分割を行う訳であるから、１
０．９７１μｓの３分割以下の時間で選択する必要があ
る。つまり、サンプリング時間が３．６５７μｓ以下で
あることが必要となる。同様に、水平走査時間が２１．
５３７μｓならば７．１７９μｓ、１５．６３μｓなら
ば５．２１μｓ、１２．５０４μｓならば４．１６８μ
ｓ以下のサンプリング時間となる。
【００８１】また、図１４のタイミングチャートにおい
て、ドライバＩＣ４４から信号ラインに対して出力され
る出力波形の立ち上がり、立ち下がり時間（スルーレー
ト）については、上記サンプリング時間内に終了する必
要があるため、選択期間よりも小さくする必要がある。
なお、ドライバＩＣ４４の立ち上がり、立ち下がりの定
義は、電位が０％⇔９９．７５％まで変位する時間であ
る。一例として、信号ラインの信号振幅が９Ｖである場
合、０．００２２５Ｖの誤差となる。
【００８２】また、Ｒの時分割スイッチが選択された
後、２つ目の時分割スイッチが選択されるまでの期間に
ブランキング期間を設ける必要がある。これは、電位が
確定した非選択信号ラインの信号電位が変動するためで
ある。時分割スイッチに接続された選択信号ラインは大
型化していくと、どうしても寄生容量や配線抵抗が存在
すようになり、これに起因して選択ライン時間に遅延が
発生する。すると、隣接する時分割スイッチが同時にオ
ン／オフすることになるため、非選択の信号ラインの信
号電位は確定できなくなる。
【００８３】これを示したのが、図１５の波形図であ
る。図１５において、（Ａ）は入力端子での時分割スイ
ッチで選択する期間を、（Ｂ）は液晶基板内での時分割
スイッチで選択する期間を、（Ｃ）は時分割スイッチ後
の信号出力をそれぞれ示している。また、実線がブラン
キング期間を設けた場合を、点線がブランキング期間を
設けない場合をそれぞれ表している。
【００８４】図１５（Ｃ）から明らかなように、ブラン
キング期間を設けない場合（点線）は、電位が確定した
非選択信号ラインの信号電位が一点鎖線で示す如く変動
することから、ＳＸＧＡ表示方式の液晶表示装置を作製
する際には、図１４のタイミングチャートに示すよう
に、（水平方向の走査時間−選択時間×３）／３の時間
以下のブランキング期間（ａ），（ｂ），（ｃ）を設定
することが必要である。また、ブランキング期間（ｃ）
では、図１４のタイミングに示すように、各段のゲート
ラインを選択するゲート選択パルスが切り替わらなけれ
ばならない。
【００８５】このゲート選択パルスについても遅延時間
が発生し、このため隣接するゲートラインが同時にオン
／オフすることになり、画素電位の変動を引き起こすこ
とになる。これを防止するために、ゲート選択パルスの
切り替え期間にもブランキング期間が必要となる。した
がって、ブランキング期間（ｃ）として、（水平方向の
走査時間−選択時間×３）／３で不十分であれば、それ
以上の時間を必要とすることになる。現有する選択スイ
ッチの駆動回路では、短いブランキング期間は４０ｎｓ
は必要であり、これが最小値となる。
【００８６】また、図１６に示す液晶画素の回路構成に
おいて、ゲートライン４１-1，４２-2，４１-3，……と
信号ライン（ソースライン）４２-1，４２-2，４３-3，
４３-4，……との間に寄生する容量Ｃｇｓや、画素の対
向電極にコモン電圧ＶＣＯＭを供給するＣｓライン４８
-1，４８-2，４８-3，……と信号ライン４２-1，４２-
2，４３-3，４３-4，……との間に寄生する容量Ｃｃｓ
に起因する信号ライン４２-1，４２-2，４３-3，４３-
4，……からの飛び込み電位により、図１７の波形図に
示すように、ゲートライン４１-1，４２-2，４１-3，…
…のゆれやＣｓライン４８-1，４８-2，４８-3，……の
周期的な変動が誘起される。その結果、横方向のクロス
トークが発生する。
【００８７】特にこのＣｓライン４８-1，４８-2，４８
-3，……のゆれの変動電位が、図１９に示すΔｓ１、Δ
ｓ２、Δｓ３となる。ここに、Δｓ１、Δｓ２、Δｓ３
は、クロストーク発生領域と非発生領域との電位差であ
る。この電位差Δｓ１、Δｓ２、Δｓ３は、７０ｍＶ以
下であれば、画像として判断されないことがわかってい
る。つまり、現状、これを満たせば、横方向のクロスト
ークとしては判断されない訳である。
【００８８】このゲートライン‐信号ライン間容量Ｃｇ
ｓ、Ｃｓライン‐信号ライン間容量Ｃｃｓに起因するゲ
ートライン４１-1，４２-2，４１-3，……のゆれやＣｓ
ライン４８-1，４８-2，４８-3，……の周期的な変動を
防ぐために、大型液晶表示装置では、先述したように、
隣接する画素間の極性を対向電極を基準に反転させるド
ット反転駆動方式を採用している。このドット反転駆動
方式の場合には、立ち上がり時間、立ち下がり時間が、
信号ライン４２-1，４２-2，４２-3，……が１対１でド
ライバＩＣ４４の出力ピンに接続されている従来の液晶
表示装置に比べて無視できない時間となる。
【００８９】時分割数が３の場合には、Ｃｓライン４８
-1，４８-2，４８-3，……を安定させる時間は従来の３
分の１となり、条件は厳しくなる。この対策として、特
に、Ｃｓライン４８-1，４８-2，４８-3，……のゆれに
起因する横方向のクロストークをなくす必要がある。そ
のためには、図１８の波形図に示すように、ドライバＩ
Ｃ４４の立ち上がり波形と立ち下がり波形を時間軸に対
して対称にする、即ち立ち上がり時間と立ち下がり時間
を等しくする必要がある。
【００９０】このように、ドット反転駆動においては、
ドライバＩＣ４４の立ち上がり波形と立ち下がり波形を
時間軸に対して対称にすることにより、逆極性の信号に
よって変動電位分をキャンセルできることになるため、
ゲートライン４１-1，４１-2，４１-3，……およびＣｓ
ライン４８-1，４８-2，４８-3，……の変動がほとんど
なくなる。この変動分が小さければ小さいだけ、Ｃｓラ
イン４８-1，４８-2，４８-3，……の電位が安定する時
間は短くなる。
【００９１】図２０に、一例として、１７インチＳＸＧ
Ａ表示方式の場合のシミュレーション結果を示す。この
シミュレーション結果から考えると、３τｒｉｓｅ（立
ち上がり）、３τｆａｌｌ（立ち下がり）の時間差は、
５００ｎｓ以下であることが望ましいことがわかる。こ
れにより、下記の条件を満たすことが必要となる。｜３
τｒｉｓｅ−３τｆａｌｌ｜≦５００ｎｓもしくは、 ｜２τｒｉｓｅ−２τｆａｌｌ｜≦５００ｎｓ ここに、τは０．５μｓ一定であり、３τは０％から９
０％推移を、２τは０％から８６％推移をそれぞれ表し
ている。
【００９２】ここで、立ち上がり波形と立ち下がり波形
が対称性をあらわすものとして、０％⇔６３％の変位時
間、０％⇔８６％の変位時間、０％⇔９５％の変位時
間、０％⇔９８％の変位時間、０％⇔９９．３％の変位
時間、０％⇔９９．８％の変位時間が同じであることが
条件となる。図２１に、ＳＸＧＡ表示方式の液晶表示装
置を作製する場合における期間の数値の一例を示す。
【００９３】次に、ＵＸＧＡ表示方式の液晶表示装置の
場合について説明する。ＵＸＧＡ表示方式の規格は、１
６００画素×１２００画素であり、１画素がＲ，Ｇ，Ｂ
の３ドットからなることから、信号ラインの総本数は４
８００（＝１６００×３）本となる。
【００９４】ここで、先述したＳＸＧＡ表示方式の場合
と同様の条件のもとに、ドライバＩＣの出力ピン数とし
て例えば３２０本を設定したとすると、３時分割駆動の
場合は、ドライバＩＣの総出力ピン数としては、信号ラ
イン数（４８００ライン）の３分の１で良いことから、
本例では、ドライバＩＣの個数として、５（＝１６００
／３２０）個が設定される。
【００９５】すなわち、ＵＸＧＡ表示方式の液晶表示装
置において、３時分割駆動を採った場合には、図２２に
示すように、各々３２０本の出力ピンを持つ５個のドラ
イバＩＣ４４-1〜４４-5が、液晶表示パネル４０とは別
体の外部基板（図示せず）上に一定の間隔をもって配置
され、フレキシブルケーブル１５を介して液晶表示パネ
ル４０の額縁の接続部分１６にて時分割スイッチ（図示
せず）と接続されることになる。
【００９６】このように、ＵＸＧＡ表示方式の液晶表示
装置において、３時分割駆動を採ることにより、ドライ
バＩＣの出力ピン数として例えば３２０本を設定した場
合、ドライバＩＣの個数が５個で済むため、３時分割駆
動を採らず、例えば３８４ピンの汎用ドライバＩＣを用
いると、１３（＝４８００／３８４＝１２余り９２）個
のドライバＩＣ（内、１個は９２ピンのみ使用）を必要
としていた場合に比べて、スタンバイ電力は１３分の５
以下となる。
【００９７】また、ドライバＩＣのコスト低減にもつな
がる。しかも、今後、集積回路技術の進歩に伴い、これ
以上のドライバＩＣのピン数が期待され、それに伴って
４個以下のドライバＩＣの個数の設定も可能となるた
め、消費電力と製品コストのより低減が期待できること
になる。
【００９８】ところで、ＵＸＧＡ表示方式の水平走査時
間は、規格上、１６μｓ、１３．３３３μｓ、１２．３
０８μｓ、１１．４２９μｓ、１０．６６７μｓ、１０
μｓおよび９．４１２μｓと決められている。この規格
のもとで、図１０および図２２の構成を実現するために
は、例えば一番短い水平走査時間である９．４１２μｓ
に合わせる必要がある。ここで、３時分割を行う訳であ
るから、９．４１２μｓの３分割以下の時間で選択する
必要がある。つまり、サンプリング時間が３．１３７μ
ｓ以下であることが必要となる。
【００９９】同様に、水平走査時間が１６μｓならば
５．３３３μｓ、１３．３３３μｓならば４．４４４μ
ｓ、１２．３０８μｓならば４．１０３μｓ、１１．４
２９μｓならば３．８１０μｓ、１０μｓならば３．３
３３μｓ以下のサンプリング時間となる。
【０１００】なお、ドライバＩＣ４４の出力波形の立ち
上がり、立ち下がり時間（スルーレート）、ブランキン
グ期間の設定およびドライバＩＣ４４の出力の立ち上が
り波形と立ち下がり波形との対称性については、先述し
たＳＸＧＡ表示方式の場合と同様のことが言える。図２
３に、ＵＸＧＡ表示方式の液晶表示装置を作製する場合
における期間の数値の一例を示す。
【０１０１】以上、ＳＸＧＡ、ＵＸＧＡの各表示方式の
液晶表示装置の場合について述べてたが、続いて、ＶＧ
Ａ、ＨＶＧＡ(half ＶＧＡ）、ＱＶＧＡ(quarterＶＧ
Ａ）の各表示方式の液晶表示装置の場合について述べ
る。
【０１０２】先ず、ＶＧＡ表示方式の液晶表示装置の場
合について説明する。ＶＧＡ表示方式の規格は、６４０
画素×４８０画素であり、１画素がＲ，Ｇ，Ｂの３ドッ
トからなることから、信号ラインの総本数は１９２０
（＝６４０×３）本となる。
【０１０３】ここで、先述したＳＸＧＡ、ＵＸＧＡの各
表示方式の場合と同様の条件のもとに、ドライバＩＣの
出力ピン数として例えば３２０本を設定したとすると、
３時分割駆動の場合は、ドライバＩＣの総出力ピン数と
しては、信号ライン数（４８００ライン）の３分の１で
良いことから、本例では、ドライバＩＣの個数として、
２（＝６４０／３２０）個が設定される。
【０１０４】すなわち、ＶＧＡ表示方式の液晶表示装置
において、３時分割駆動を採った場合には、図２４に示
すように、各々３２０本の出力ピンを持つ２個のドライ
バＩＣ４４-1，４４-2が、液晶表示パネル４０とは別体
の外部基板（図示せず）上に一定の間隔をもって配置さ
れ、フレキシブルケーブル１５を介して液晶表示パネル
４０の額縁の接続部分１６にて時分割スイッチ（図示せ
ず）と接続されることになる。
【０１０５】このように、ＶＧＡ表示方式の液晶表示装
置において、３時分割駆動を採ることにより、ドライバ
ＩＣの出力ピン数として例えば３２０本を設定した場
合、ドライバＩＣの個数が２個で済むため、３時分割駆
動を採らず、例えば３８４ピンの汎用ドライバＩＣを用
いると、６（＝１９２０／３８４＝５余り１０）個のド
ライバＩＣ（内、１個は１０ピンのみ使用）を必要とし
ていた場合に比べて、スタンバイ電力は３分の１以下と
なる。
【０１０６】また、ドライバＩＣのコスト低減にもつな
がる。しかも、今後、集積回路技術の進歩に伴い、これ
以上のドライバＩＣのピン数が期待され、それに伴って
ドライバＩＣの１個の設定も可能となるため、消費電力
と製品コストのより低減が期待できることになる。
【０１０７】なお、ＨＶＧＡ表示方式の規格は、６４０
画素×２４０画素であり、水平方向の画素数については
ＶＧＡ表示方式と同じであることから、信号ラインの総
本数についても同じ１９２０本である。したがって、ド
ライバＩＣの出力ピン数として例えば３２０本を設定し
た場合、設定されるドライバＩＣの個数も同じ２個とな
る。
【０１０８】一方、ＱＶＧＡ表示方式の規格は、３２０
画素×２４０画素であることから、信号ラインの総本数
は９６０本となる。ここで、ドライバＩＣの出力ピン数
として例えば３２０本を設定したとすると、３時分割駆
動の場合は、ドライバＩＣの総出力ピン数としては、信
号ライン数（９６０ライン）の３分の１で良いことか
ら、ＱＶＧＡ表示方式では、図２５に示すように、ドラ
イバＩＣの個数として、１（＝３２０／３２０）個が設
定される。
【０１０９】ところで、例えば、標準的なＶＧＡ規格Ｉ
ＢＭ ＶＧＡ（ｍｏｄｅ−４）表示方式では、その水平
走査時間は３１．７７８μｓである。ここで、３時分割
を行う訳であるから、３１．７７８μｓの３分割以下の
時間で選択する必要がある。つまり、サンプリング時間
が１０．５９μｓ以下であることが必要となる。ＱＶＧ
Ａ表示方式では、例えば水平走査時間を６３μｓとする
と、３時分割でサンプリング時間が１０．５９μｓ以下
であることが必要となる。
【０１１０】なお、ドライバＩＣ４４の出力波形の立ち
上がり、立ち下がり時間（スルーレート）、ブランキン
グ期間の設定およびドライバＩＣ４４の出力の立ち上が
り波形と立ち下がり波形との対称性については、先述し
たＳＸＧＡ表示方式の場合と同様のことが言える。図２
６に、ＶＧＡ，ＱＶＧＡの各表示方式の液晶表示装置を
作製する場合における期間の数値の一例を示す。
【０１１１】上述したように、例えば３時分割駆動にお
いて、液晶表示パネル４０の額縁サイズが規定されると
き、その規定された額縁サイズのもとに、その額縁部分
の配線領域に配線可能な配線数によってドライバＩＣ４
４の出力ピン数ｎを決定するとともに、表示方式によっ
て決まる信号ラインの総本数をＮとするとき、ドライバ
ＩＣ４４の個数をＮ／ｎ個に設定するようにしたことに
より、時分割駆動を採らない場合に比べてドライバＩＣ
の個数を大幅に削減でき、スタンバイ電力を大幅に軽減
できるため、液晶表示装置全体の低消費電力化が可能と
なる。
【０１１２】ところで、表示方式に限らず、図１４のタ
イミングチャートにおけるブランキング期間（ａ），
（ｂ），（ｃ）では、時分割スイッチ（アナログスイッ
チ）がオフ状態にあり、信号ラインの電位が確定状態に
ある。このため、外部ＩＣであるドライバＩＣからの出
力に影響されない。したがって、このブランキング期間
（ａ），（ｂ），（ｃ）にドライバＩＣの出力回路を駆
動させることは、消費電力の無駄である。
【０１１３】図３には、ドライバＩＣの内部構成の一例
を示したが、実際には、図２７に示すように、Ｄ／Ａコ
ンバータ３５の後段に出力回路３６が配されているのが
一般的である。そこで、ここでは、ブランキング期間
（ａ），（ｂ），（ｃ）に出力回路３６を停止させ、消
費電力の低減を図ることとする。この出力回路３６は、
図２８に示すように、例えば、オペアンプと出力バッフ
ァからなるボルテージフォロワの回路構成となってい
る。
【０１１４】このボルテージフォロワ回路構成の出力回
路３６において、例えば、ブランキング期間（ａ），
（ｂ），（ｃ）にボルテージフォロワの電源をオフにす
ると、オペアンプ部に電流が流れなくなり、出力は高イ
ンピーダンス状態となる。このように、ブランキング期
間（ａ），（ｂ），（ｃ）に出力回路３６を停止させる
ことで、消費電力を低減できることになる。
【０１１５】次に、信号ラインを駆動するドライバＩＣ
へのデータの書き込みについて説明する。通常、液晶表
示パネル４０には、図２９に示すように、例えば３個の
ドライバＩＣ４４-1，４４-2，４４-3を経由して各々１
ライン分相当の記憶容量を持つ２個のメモリ回路（１）
７１，（２）７２が接続されている。
【０１１６】そして、最初は、メモリ回路７１に１ライ
ン分のデータを記憶し、しかる後スイッチ７３を切り替
えて次の１ラインの期間中にメモリ回路７２にデータを
記憶しながら、スイッチ７３に連動するスイッチ７５で
Ｒのみを選択してメモリ回路７１からＲデータをスイッ
チ７４-1を介して１ライン分読み出してドライバＩＣ４
４-1，４４-2，４４-3に書き込み、次にＧのみを選択し
て同様にＧデータを１ライン分書き込み、最後にＢのみ
を選択して同様にＢデータを１ライン分書き込む。
【０１１７】次の１ライン期間にはメモリ回路７１とメ
モリ回路７２とを入れ替えて同様の手順を繰り返すこと
によって画像を構成していく。一般的に、一番端のドラ
イバＩＣに１ドットずつ水平ドット数分のデータを転送
していくと数珠状にデータが送られて１ライン分のデー
タが複数のドライバＩＣにセットされ、その時点で液晶
表示パネル４０に一斉に１ライン分のデータを書き込む
ことで各色１ラインずつ画像を形成していく。この作業
を垂直画素数×３回分繰り返すことで１枚の画像が構成
される。
【０１１８】ところが、昨今の液晶表示装置の高画素化
に伴って水平方向の画素数も増え、また同時に、映像デ
ータの転送レートも早くなり、液晶表示パネルへの書き
込み時間も短くなってきている。一例として、ＳＸＧＡ
表示方式の液晶表示装置を考えた場合、映像データが２
００ＭＨｚ前後のデータ転送レートであり、この速度で
データが書き込めるドライバＩＣは現時点では存在しな
い。
【０１１９】そこで、本実施形態においては、複数のド
ライバＩＣに同時に別々のデータを書き込む手法を採る
ことで、既存のドライバＩＣでも使用できるようにす
る。これを実現するための具体的な構成の一例を図３０
に示す。本例では、話を分かり易くするため、水平３０
画素（Ｒ，Ｇ，Ｂ合計９０ドット）、ドライバＩＣ内の
シフトレジスタ３１（図２７参照）の段数を各々１０段
と仮定して説明する。
【０１２０】図３０に示すように、各々１ライン分相当
の記憶容量を持つメモリ回路（１）７１とメモリ回路
（２）７２が設けられ、これらを切り替えるスイッチ７
３を経由して映像データがメモリ回路７１又はメモリ回
路７２に供給される。メモリ回路７１，７２の出力側に
は、３端子ごとに１個ずつＲ，Ｇ，Ｂの各色を切り替え
るスイッチ７４-1〜７４-6が設けられ、さらにその後段
に再度メモリ回路７１とメモリ回路７２とを切り替える
スイッチ７５-1〜７５-3が設けられている。そして、ス
イッチ７５-1〜７５-3の各選択出力がドライバＩＣ４４
-1〜４４-3に与えられるようになっている。
【０１２１】また、メモリ回路７１，７２には、ドライ
バＩＣの数と同じ数のＲ，Ｇ，Ｂの出力があり、これら
は各々１〜１０ドット、１１〜２０ドット、２１〜３０
ドットのデータを順に出力するように構成されている。
一方、メモリ回路７１，７２の前段および後段に配され
ているスイッチ５３とスイッチ７５-1〜７５-3は互いに
連動しており、片方がメモリ回路７１を選択すると、も
う一方はメモリ回路７２を選択するようになっている。
【０１２２】上記の構成において、外部から入力される
映像データは、最初はスイッチ７３がメモリ回路７１側
に切り替わっていることにより、このスイッチ７３を介
してメモリ回路７１に１ライン分蓄えられる。その後、
スイッチ７３がメモリ回路７２側に切り替わることによ
り、次の１ライン分の映像データはメモリ回路７２に蓄
えられる。
【０１２３】そのとき、メモリ回路７１はドライバＩＣ
４４-1に対して１〜１０ドット目のデータを出力し、ド
ライバＩＣ４４-2に対しては１１〜２０ドット目のデー
タを出力し、又ドライバＩＣＩＣ４４-3に対しては２１
〜３０ドット目のデータを出力する。そして、次の１ラ
インではメモリ回路７１とメモリ回路７２とを入れ替え
て、上記と同様の動作を行ってこれを繰り返すことによ
り、１枚の画像が構成される。
【０１２４】このように、最初はメモリ回路７１に１ラ
イン分のデータを記憶し、次の１ライン期間中にメモリ
回路７２にデータを記憶しながら、スイッチ７４-1〜７
４-3でＲのみを選択してメモリ回路７１からＲデータを
１つのドライバＩＣ分だけ読み出して当該ドライバＩＣ
に書き込み、同時に別のドライバＩＣにも該当するデー
タを読み出して当該ドライバＩＣに書き込み、Ｇおよび
Ｂについても同様の方法にて書き込みを行うことによ
り、ドライバＩＣの各々に同時に別々のデータを書き込
むことができる。
【０１２５】これにより、各ドライバＩＣにデータを書
き込む速度を、ドライバＩＣの数をｎとすると、ｎ分の
１に減速することができるので、例えば映像データの転
送レートが２００ＭＨｚ、ドライバＩＣの数ｎが３個で
あれば、約６７ＭＨｚの動作速度を持つドライバＩＣで
処理できることになり、既存のドライバＩＣでも十分に
対応できることになる。また、１ライン分全てのデータ
を各ドライバＩＣに書き込む時間をｎ分の１に短縮する
ことができるので、その分だけ液晶表示パネルへの書き
込み時間を延ばすこともできる。
【０１２６】ところで、従来の液晶表示装置では、Ｒ，
Ｇ，Ｂの各々の電圧透過率特性は一致していなかった。
その理由は、色ごとに波長が違うため、その波長に依存
して液晶分子内での屈折率に差異が生じ、結果的に電
圧、透過率特性がＢに対してＲが負の電圧側にずれてい
るからである。
【０１２７】図３１（Ａ）に、ＴＮ(twist nematic) 液
晶を使用した場合の液晶の透過率と液晶に印加する電圧
の特性カーブ（Ｖ−Ｔカーブ）を示す。この特性図から
明らかなように、通常、Ｒ（透過波長が６００ｎｍ〜６
６０ｎｍ）、Ｇ（透過波長が３７０ｎｍ〜４６０ｎ
ｍ）、Ｇ（透過波長が５３０ｎｍ〜５５０ｎｍ）で、Ｖ
−Ｔカーブがシフトしている。
【０１２８】これは波長に依存して液晶分子の屈折率に
差異があるためである。波長の長いＲの方が屈折率が小
さいため、液晶に電圧を印加したとき、いち早く液晶に
よる光の９０度回転が損なわれる。Ｂは屈折率が大きい
ため、光の９０度回転が最後まで維持される。このた
め、Ｖ−Ｔカーブにおいて、同じ電圧を印加しても透過
率に差異が発生する。
【０１２９】液晶基板内の水平方向に時分割スイッチ
（アナログスイッチ）を配置した構成の本発明に係る液
晶表示装置において、選択スイッチ以外の信号ラインは
フローティング状態となっており、この状態では、隣接
する信号ライン間での信号電位の飛び込みの影響を受け
る。つまり、画素の信号ライン間にはライン間の容量が
存在し、時分割スイッチの周辺の等価回路を示す図３２
において、例えばスイッチＳ１が選択（ａ）された後に
スイッチＳ２が選択（ｂ）されると、スイッチＳ２の
“Ｈ”レベルの信号がスイッチＳ１に飛び込み、保持さ
れている電圧が飛び込み容量分だけ増加する。
【０１３０】これは、信号ライン間の容量をＣsig1と
し、一つの信号ラインの容量をＣsig2とすると、飛び込
みによる電圧ΔＶは、 ΔＶ＝Ｖsig ×Ｃsig1／（Ｃsig1＋Ｃsig2）…(1) となる。ここで、Ｖsig は、選択された信号ラインに入
力される信号電圧の振幅電圧である。この値を、ちょう
ど、液晶のＶ−Ｔカーブでの中間調の同じ透過率の状態
での印加電圧のシフト量を補完するように定めれば良
い。
【０１３１】ＲとＢの電圧のシフト量は０．３Ｖであ
り、これを飛び込みによる電圧ΔＶに当てはめる。ちな
みに、１ＨＶＣＯＭ（コモン）反転駆動法では、１Ｈ時
間は同一極性の電圧が信号ラインに印加されるため、先
に選択されたスイッチＳ１については、次のスイッチＳ
２が選択された場合に、保持された信号ラインの電位は
増加する。
【０１３２】また、スイッチＳ３が次に選択（ｃ）され
る。これは、スイッチＳ１に隣接するスイッチＳ３′か
ら飛び込み電位が入力されることを意味する。最終的に
は、スイッチＳ１に関しては２回、スイッチＳ２に関し
ては１回、信号ライン間の飛び込みの影響を受けること
になる。
【０１３３】ここでは、この現象に着目して、液晶の色
に依存してＶ−Ｔカーブの電圧シフトを補完する方法に
ついて述べる。ちなみに、１Ｈ反転駆動法に関しては、
図３３のタイミングチャートから明らかなように、１番
目に選択される信号ラインをＢ、２番目に選択される信
号ラインをＧ、３番目に選択される信号ラインをＲとす
る配置として、先に述べたＶ−Ｔカーブの補完を行って
いる。
【０１３４】一方、ドット反転駆動を行う場合、隣接す
る信号ライン間には常に逆の極性が印加されるため、信
号電位（振幅電位）としては、小さくなる方向で飛び込
み電圧が発生する。つまり、図３４に示すように、スイ
ッチＳ１が“Ｈ”レベルで書き込まれ（ａ）、その後ス
イッチＳ２が“Ｌ”レベルで書き込まれると（ｂ）、非
選択状態のスイッチＳ１に対して“Ｌ”レベルの電位が
飛び込む。その後、スイッチＳ３に“Ｈ”レベルが書き
込まれるが（ｃ）、スイッチＳ３に隣接するスイッチＳ
１′に対しては、同様に“Ｈ”レベルの飛び込みが発生
する。
【０１３５】しかし、スイッチＳ１に隣接するスイッチ
Ｓ３′はドット反転駆動であるため“Ｌ”レベルとな
る。これがスイッチＳ１に飛び込み、さらに電圧が減少
する。結局、一番最初に選択されたスイッチＳ１に対し
ては、信号電圧を減少させる電圧が２回発生し、スイッ
チＳ２に対しては、信号電圧を減少させる電圧が１回発
生する。
【０１３６】これを、液晶のＲ，Ｇ，ＢのＶ−Ｔカーブ
における電圧シフトを補完させるようにするためには、
図３５のタイミングチャートから明らかなように、一番
最初に選択される信号ラインをＲとし、２番目をＧ、３
番目をＢとすることが好ましいことがわかる。
【０１３７】以上の方法を採ることにより、図３１
（Ｂ）に示すように、中間調での電圧−透過率の特性カ
ーブは補完され、画像信号に忠実な表示が可能となる。
図３６には、本発明に係る画素配列と時分割スイッチの
走査方向の関係を示す。同図において、（Ａ）は１Ｈ反
転駆動法の場合を、（Ｂ）はドット反転駆動法の場合を
それぞれ示している。
【０１３８】なお、上述した方法は、信号ライン間に存
在する容量を積極的に、液晶の電圧−透過率特性の補完
に使用しているため、複雑な回路構成を必要とせず、色
配列だけを所定の順番にすることにより達成できる点
で、その効果は極めて大きいと言える。
【０１３９】ただし、信号ライン間の容量Ｃsig1と信号
ライン自体の容量Ｃsig2は、先に示した（１）式に対し
て、ΔＶ＝Ｖsig ×Ｃsig1／（Ｃsig1＋Ｃsig2）≦（液
晶内での電圧−透過率特性のＲとＧの電圧差）の条件を
満たすことが必要となる。例えば、液晶内での電圧−透
過率特性のＲとＧの電圧差が０．１５Ｖ、選択された信
号ラインに入力される信号電圧の振幅電圧Ｖsig が９Ｖ
である場合、これを補正するには、Ｃsig1／（Ｃsig1＋
Ｃsig2）が０．０１７となるように設計すれば良い。
【０１４０】このように、各表示方式の液晶表示装置に
おいて、ドライバＩＣ４４からは、Ｒ，Ｇ，Ｂの電圧−
透過率（Ｖ−Ｔ）特性のカーブを補正するような信号電
位を発生するようにしたことにより、中間調付近での
Ｒ，Ｇ，Ｂの透過率が一致するため、画像信号に対して
より忠実な色表現が可能となる。また、複雑な回路構成
を必要としないため、製造歩留りを低下させることな
く、色精度を向上させることができる。
【０１４１】
【発明の効果】以上説明したように、本発明による液晶
表示装置においては、複数のドライバ回路をそれぞれの
出力端子数を同じ数に設定して複数列分の信号ラインの
各々と対応関係をもって順に配置する際に、複数列分の
信号ラインに端数が出るとき、複数のドライバ回路のう
ちの１つの出力端子数を上記端数に設定するようにした
ことにより、ドライバ回路の出力端子を余らせることな
く信号ラインの各々と接続することができるため、液晶
表示パネルには画像表示に寄与しない余分な接続領域が
生じず、よって液晶表示パネルの水平方向の狭幅化が可
能になる。
【０１４２】また、本発明による他の液晶表示装置にお
いては、複数のドライバ回路のそれぞれの出力端子数
を、複数列分の信号ラインの総本数の約数に設定するよ
うにしたことにより、信号ラインには端数が生じず、ド
ライバ回路の出力端子を余らせることなく信号ラインの
各々と接続することができるため、液晶表示パネルには
画像表示に寄与しない余分な接続領域が生じず、よって
液晶表示パネルの水平方向の狭幅化が可能になる。
【図面の簡単な説明】
【図１】本発明に係るマトリクス型液晶表示装置におけ
る液晶表示部の配線図である。
【図２】画素の回路構成図である。
【図３】ドライバＩＣの内部構成の一例を示すブロック
図である。
【図４】本発明の第１実施形態を示す概略構成図であ
る。
【図５】本発明の第２実施形態を示す概略構成図であ
る。
【図６】時分割駆動を用いたマトリクス型液晶表示装置
における液晶表示部の配線図である。
【図７】３時分割駆動の場合の時分割スイッチの接続構
成図である。
【図８】３時分割駆動の場合の信号電圧の各画素への書
込み状態を示す図である。
【図９】３時分割駆動の場合の各信号のタイミングチャ
ートである。
【図１０】ある１組の時分割スイッチの具体的な構成を
示す回路図である。
【図１１】薄膜トランジスタの一例を示す断面構造図で
あり、（ａ）はボトムゲート構造の場合を、（ｂ）はト
ップゲート構造の場合をそれそれ示している。
【図１２】４時分割の場合（Ａ）と３時分割の場合
（Ｂ）との比較図である。
【図１３】ＳＸＧＡ表示方式の液晶表示装置の一例の構
成図である。
【図１４】ＳＸＧＡ表示方式の動作説明のためのタイミ
ングチャートである。
【図１５】ブランキング期間を設けた場合（実線）と設
けない場合（点線）の違いを説明するための波形図であ
る。
【図１６】液晶画素の回路構成を示す回路図である。
【図１７】ドライバＩＣの立ち上がり波形と立ち下がり
波形が時間軸に対して非対称の場合の波形図である。
【図１８】ドライバＩＣの立ち上がり波形と立ち下がり
波形が時間軸に対して対称の場合の波形図である。
【図１９】Ｃｓラインの電位のゆれの説明図である。
【図２０】１７インチＳＸＧＡ表示方式の場合のτｒｉ
ｓｅ，τｆａｌｌの時間差とＣｓラインのゆれのシミュ
レーション結果を示す図である。
【図２１】ＳＸＧＡ表示方式の場合の期間の数値の一例
を示す図である。
【図２２】ＵＸＧＡ表示方式の液晶表示装置の一例の構
成図である。
【図２３】ＵＸＧＡ表示方式の場合の期間の数値の一例
を示す図である。
【図２４】ＶＧＡ表示方式の液晶表示装置の一例の構成
図である。
【図２５】ＱＶＧＡ表示方式の液晶表示装置の一例の構
成図である。
【図２６】ＶＧＡ，ＱＶＧＡの各表示方式の場合の期間
の数値の一例を示す図である。
【図２７】ドライバＩＣの内部構成の他の例を示すブロ
ック図である。
【図２８】ドライバＩＣ内の出力回路の構成の一例を示
すブロック図である。
【図２９】メモリ回路周辺の構成の従来例を示すブロッ
ク図である。
【図３０】メモリ回路周辺の構成の改良例を示すブロッ
ク図である。
【図３１】ＴＮ液晶を使用した場合の液晶のＶ−Ｔカー
ブの特性図である。
【図３２】時分割スイッチの周辺の構成の一例を示す等
価回路図である。
【図３３】図３０の等価回路の動作を説明するためのタ
イミングチャートである。
【図３４】時分割スイッチの周辺の構成の他の例を示す
等価回路図である。
【図３５】図３２の等価回路の動作を説明するためのタ
イミングチャートである。
【図３６】画素配列と時分割スイッチの走査方向の関係
を示す図であり、（Ａ）は１Ｈ反転駆動法の場合を、
（Ｂ）はドット反転駆動法の場合をそれぞれ示してい
る。
【図３７】従来例を示す概略構成図である。
【符号の説明】
１０，４０…液晶表示パネル、１１-1〜１１-3，４１-1
〜４１-3…ゲートライン、１２-1〜１２-6，４２-1〜４
２-6…信号ライン、１３，４３…垂直駆動回路、１４-1
〜１４-3，４４-1〜４４-5…ドライバＩＣ、２０…画
素、２１…薄膜トランジスタ、２２…付加容量、２３…
液晶容量、３１…水平転送レジスタ、３２…サンプリン
グスイッチ群、３３…レベルシフタ、３４…データラッ
チ群、３５…Ｄ／Ａコンバータ（デジタルアナログ変換
回路）、３６…出力回路、７１，７２…メモリ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市川 弘明 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 寺口 晋一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 後藤 尚志 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 岡 豪人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 芥河 徹 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 坪田 浩嘉 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 マトリクス状に配線された複数行分のゲ
    ートラインと複数列分の信号ラインとの交差点に複数個
    の画素が２次元配置されてなる表示部と、 前記表示部の各画素に前記複数列分の信号ラインを介し
    て信号電位を与える複数のドライバ回路とを備え、 前記複数のドライバ回路をそれぞれの出力端子数を同じ
    数に設定して前記複数列分の信号ラインの各々と対応関
    係をもって順に配置する際に、前記複数列分の信号ライ
    ンに端数が出るとき、前記複数のドライバ回路のうちの
    １つの出力端子数を前記端数に設定することを特徴とす
    る液晶表示装置。
  2. 【請求項２】 前記複数のドライバ回路は、前記表示部
    が形成される透明絶縁基板の外部に配されたドライバＩ
    Ｃであることを特徴とする請求項１記載の液晶表示装
    置。
  3. 【請求項３】 マトリクス状に配線された複数行分のゲ
    ートラインと複数列分の信号ラインとの交差点に複数個
    の画素が２次元配置されてなる表示部と、 前記表示部の各画素に前記複数列分の信号ラインを介し
    て信号電位を与える複数のドライバ回路とを備え、 前記複数のドライバ回路のそれぞれの出力端子数を、前
    記複数列分の信号ラインの総本数の約数に設定すること
    を特徴とする液晶表示装置。
  4. 【請求項４】 前記複数のドライバ回路のそれぞれの出
    力端子数が同じ数であることを特徴とする請求項３記載
    の液晶表示装置。
  5. 【請求項５】 前記複数のドライバ回路のそれぞれの出
    力端子数が２のべき乗であることを特徴とする請求項３
    記載の液晶表示装置。
  6. 【請求項６】 前記複数のドライバ回路は、前記表示部
    が形成される透明絶縁基板の外部に配されたドライバＩ
    Ｃであることを特徴とする請求項３記載の液晶表示装
    置。
  7. 【請求項７】 前記複数のドライバ回路に書き込むため
    のデータを一時的に記憶する記憶回路と、 前記複数のドライバ回路に対して同時に別々のデータを
    前記記憶回路から書き込むべく制御する制御回路とを有
    することを特徴とする請求項３記載の液晶表示装置。
  8. 【請求項８】 前記表示部に隣接する額縁部分のサイズ
    が規定されるとき、その規定された額縁サイズのもと
    に、その額縁部分の配線領域に配線可能な配線数によっ
    て前記複数のドライバ回路のそれぞれの出力端子数ｎが
    決定されることを特徴とする請求項４記載の液晶表示装
    置。
  9. 【請求項９】 前記ドライバ回路の個数は、表示方式に
    よって決まる前記複数列分の信号ラインの総本数をＮと
    するとき、Ｎ／ｎ個に設定されることを特徴とする請求
    項８記載の液晶表示装置。
  10. 【請求項１０】 前記複数のドライバ回路の各々から出
    力される信号電位を時分割にて前記複数列分の信号ライ
    ンに与える時分割スイッチを有することを特徴とする請
    求項３記載の液晶表示装置。
  11. 【請求項１１】 前記複数のドライバ回路の信号出力波
    形は、立ち上がり、立ち下がり共に時間軸に対して対称
    であることを特徴とする請求項１０記載の液晶表示装
    置。
  12. 【請求項１２】 前記時分割スイッチの時分割数が３で
    あることを特徴とする請求項１０記載の液晶表示装置。
  13. 【請求項１３】 前記時分割スイッチで選択する期間
    は、水平走査期間の３分の１以下の期間であることを特
    徴とする請求項１２記載の液晶表示装置。
  14. 【請求項１４】 前記複数のドライバ回路の立ち上がり
    時間および立ち下がり時間は、前記時分割スイッチで選
    択する期間以下であることを特徴とする請求項１３記載
    の液晶表示装置。
  15. 【請求項１５】 前記時分割スイッチの選択期間の間に
    生じるブランキング期間は、（水平走査期間−時分割ス
    イッチの選択期間×３）／３以下であることを特徴とす
    る請求項１３記載の液晶表示装置。
  16. 【請求項１６】 前記複数のドライバ回路は、前記ブラ
    ンキング期間においてその出力回路の動作を停止する機
    能を持つことを特徴とする請求項１５記載の液晶表示装
    置。
  17. 【請求項１７】 前記複数のドライバ回路は、Ｒ
    （赤），Ｇ（緑），Ｇ（青）の電圧−透過率特性のカー
    ブを補正するような信号電位を発生することを特徴とす
    る請求項１２記載の液晶表示装置。
  18. 【請求項１８】 １Ｈ（Ｈは水平走査期間）反転駆動又
    は１Ｈコモン反転駆動において、前記時分割スイッチに
    よって１番目に選択される信号ラインが青、２番目に選
    択される信号ラインが緑、２番目に選択される信号線が
    赤であることを特徴とする請求項１２記載の液晶表示装
    置。
  19. 【請求項１９】 ドット反転駆動において、前記時分割
    スイッチによって１番目に選択される信号ラインが赤、
    ２番目に選択される信号ラインが緑、２番目に選択され
    る信号線が青であることを特徴とする請求項１０記載の
    液晶表示装置。
JP24139298A 1998-03-25 1998-08-27 表示装置 Expired - Fee Related JP4232227B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP24139298A JP4232227B2 (ja) 1998-03-25 1998-08-27 表示装置
EP99909300A EP1069457A4 (en) 1998-03-25 1999-03-23 LIQUID CRYSTAL DISPLAY DEVICE
PCT/JP1999/001441 WO1999049355A1 (fr) 1998-03-25 1999-03-23 Dispositif d'affichage a cristaux liquides
EP06125738A EP1755105A3 (en) 1998-03-25 1999-03-23 Driving circuit for colour liquid crystal display
KR1019997012190A KR100702635B1 (ko) 1998-03-25 1999-03-23 액정 표시 장치
KR1020067000168A KR100635445B1 (ko) 1998-03-25 1999-03-23 액정 표시 장치
JP2008236441A JP4835667B2 (ja) 1998-03-25 2008-09-16 液晶表示装置
US13/417,991 US20120162161A1 (en) 1998-03-25 2012-03-12 Liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7681398 1998-03-25
JP10-76813 1998-03-25
JP24139298A JP4232227B2 (ja) 1998-03-25 1998-08-27 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008236441A Division JP4835667B2 (ja) 1998-03-25 2008-09-16 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH11338438A true JPH11338438A (ja) 1999-12-10
JP4232227B2 JP4232227B2 (ja) 2009-03-04

Family

ID=26417935

Family Applications (2)

Application Number Title Priority Date Filing Date
JP24139298A Expired - Fee Related JP4232227B2 (ja) 1998-03-25 1998-08-27 表示装置
JP2008236441A Expired - Lifetime JP4835667B2 (ja) 1998-03-25 2008-09-16 液晶表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008236441A Expired - Lifetime JP4835667B2 (ja) 1998-03-25 2008-09-16 液晶表示装置

Country Status (4)

Country Link
EP (2) EP1069457A4 (ja)
JP (2) JP4232227B2 (ja)
KR (2) KR100635445B1 (ja)
WO (1) WO1999049355A1 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325798A (ja) * 2000-05-16 2001-11-22 Sony Corp 論理回路およびこれを用いた表示装置
JP2002099260A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 信号線駆動回路
JP2004309949A (ja) * 2003-04-10 2004-11-04 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
WO2005020206A1 (ja) * 2003-08-22 2005-03-03 Sony Corporation 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
US6864941B2 (en) 2001-09-27 2005-03-08 Citizen Watch Co., Ltd. Display apparatus characterized by wiring structure
JP2005181777A (ja) * 2003-12-22 2005-07-07 Sony Corp 表示装置及びその駆動方法
JP2005250065A (ja) * 2004-03-03 2005-09-15 Nec Electronics Corp ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム
JP2005321745A (ja) * 2004-04-07 2005-11-17 Sony Corp 表示装置および表示装置の駆動方法
JP2005331709A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
US7034276B2 (en) 2002-11-21 2006-04-25 Seiko Epson Corporation Driver circuit, electro-optical device, and drive method
JP2006337805A (ja) * 2005-06-03 2006-12-14 Casio Comput Co Ltd 表示駆動装置、表示装置及び駆動制御方法
KR100689064B1 (ko) 2003-09-17 2007-03-02 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
US7209111B2 (en) * 2002-06-27 2007-04-24 Renesas Technology Corp. Display control drive device and display system
JP2007219469A (ja) * 2006-02-14 2007-08-30 Toppoly Optoelectronics Corp マルチプレクサ、ディスプレイパネル及び電子装置
JP2007286572A (ja) * 2006-04-17 2007-11-01 Samsung Sdi Co Ltd 画素とこれを利用した有機電界発光表示装置及びその駆動方法
JP2007532943A (ja) * 2004-04-12 2007-11-15 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置
CN100378519C (zh) * 2004-02-17 2008-04-02 夏普株式会社 图像显示装置
JP2009151336A (ja) * 2009-04-02 2009-07-09 Renesas Technology Corp 液晶表示駆動装置および表示システム
US7576724B2 (en) 2005-08-08 2009-08-18 Tpo Displays Corp. Liquid crystal display device and electronic device
JP2009187024A (ja) * 2001-10-03 2009-08-20 Nec Corp 表示装置及び半導体装置
WO2011027589A1 (ja) 2009-09-02 2011-03-10 シャープ株式会社 デバイス基板
JP2012150496A (ja) * 2012-03-09 2012-08-09 Seiko Epson Corp 電気光学装置、電子機器および電気光学装置の駆動方法。
US8319760B2 (en) 2007-06-29 2012-11-27 Sony Corporation Display device, driving method of the same and electronic equipment incorporating the same
KR101329423B1 (ko) * 2007-04-23 2013-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
US8737647B2 (en) 2007-12-10 2014-05-27 Sony Corporation Display
JP2015114399A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 駆動装置、電気光学装置及び電子機器
JP2015232590A (ja) * 2014-06-09 2015-12-24 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の制御方法
JP2023015954A (ja) * 2021-07-20 2023-02-01 シャープディスプレイテクノロジー株式会社 液晶表示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927021B1 (ko) * 2003-02-28 2009-11-16 엘지디스플레이 주식회사 액정표시패널의 구동방법 및 장치
JP3875229B2 (ja) 2003-11-13 2007-01-31 シャープ株式会社 データラインの駆動方法およびそれを用いた表示装置並びに液晶表示装置
US7586474B2 (en) * 2003-12-11 2009-09-08 Lg Display Co., Ltd. Liquid crystal display and method of driving the same
US7492343B2 (en) * 2003-12-11 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device
KR100598738B1 (ko) 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시장치와 그의 구동방법
JP4694134B2 (ja) * 2004-03-09 2011-06-08 株式会社 日立ディスプレイズ 表示装置
US8681081B2 (en) 2004-07-21 2014-03-25 Sharp Kabushiki Kaisha Active matrix type display device and drive control circuit used in the same
KR100640894B1 (ko) * 2004-09-07 2006-11-02 엘지전자 주식회사 이동통신 단말기용 컬러 액정 표시 장치의 제어 장치 및 제어방법
JP2006154545A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置
WO2012161701A1 (en) * 2011-05-24 2012-11-29 Apple Inc. Application of voltage to data lines during vcom toggling
KR102098717B1 (ko) 2013-08-22 2020-04-09 삼성디스플레이 주식회사 표시 장치
CN104777687B (zh) * 2015-04-29 2017-12-26 深圳市华星光电技术有限公司 阵列基板及具有该阵列基板的显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824359B2 (ja) * 1986-03-03 1996-03-06 株式会社日立製作所 アクティブマトリクス型画像表示装置
EP0275140B1 (en) * 1987-01-09 1995-07-19 Hitachi, Ltd. Method and circuit for scanning capacitive loads
JPS6484297A (en) * 1987-09-28 1989-03-29 Toshiba Corp Display device
JPH0778672B2 (ja) * 1987-09-28 1995-08-23 松下電器産業株式会社 半導体素子
JPH01118895A (ja) * 1987-10-31 1989-05-11 Fujitsu General Ltd 液晶ディスプレイパネルの駆動方法
US5151689A (en) * 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JP2840378B2 (ja) * 1990-04-28 1998-12-24 三洋電機株式会社 液晶表示装置
JPH0452684A (ja) * 1990-06-20 1992-02-20 Nec Kansai Ltd 液晶表示パネルの駆動方法
JP2509017B2 (ja) * 1991-07-24 1996-06-19 富士通株式会社 アクティブマトリクス型液晶表示装置
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation
JP3167435B2 (ja) * 1992-07-27 2001-05-21 ローム株式会社 ドライバー回路
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置
EP0760508B1 (en) * 1995-02-01 2005-11-09 Seiko Epson Corporation Liquid crystal display device, and method of its driving
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
JP3277121B2 (ja) * 1996-05-22 2002-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶デイスプレイの中間表示駆動方式

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325798A (ja) * 2000-05-16 2001-11-22 Sony Corp 論理回路およびこれを用いた表示装置
JP2002099260A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 信号線駆動回路
US6864941B2 (en) 2001-09-27 2005-03-08 Citizen Watch Co., Ltd. Display apparatus characterized by wiring structure
US8035132B2 (en) 2001-10-03 2011-10-11 Nec Corporation Display device and semiconductor device
JP2009187024A (ja) * 2001-10-03 2009-08-20 Nec Corp 表示装置及び半導体装置
US8330688B2 (en) 2002-06-27 2012-12-11 Renesas Electronics Corporation Display control drive device and display system
US7209111B2 (en) * 2002-06-27 2007-04-24 Renesas Technology Corp. Display control drive device and display system
US9035977B2 (en) 2002-06-27 2015-05-19 Synaptics Display Devices Kk Display control drive device and display system
US8619009B2 (en) 2002-06-27 2013-12-31 Renesas Electronics Corporation Display control drive device and display system
US7834835B2 (en) 2002-06-27 2010-11-16 Renesas Electronics Corporation Display control drive device and display system
US7034276B2 (en) 2002-11-21 2006-04-25 Seiko Epson Corporation Driver circuit, electro-optical device, and drive method
JP2004309949A (ja) * 2003-04-10 2004-11-04 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
US7773084B2 (en) 2003-08-22 2010-08-10 Sony Corporation Image display device, image display panel, panel drive device, and method of driving image display panel
WO2005020206A1 (ja) * 2003-08-22 2005-03-03 Sony Corporation 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
KR100689064B1 (ko) 2003-09-17 2007-03-02 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
US7701426B2 (en) 2003-09-17 2010-04-20 Sharp Kabushiki Kaisha Display device and method of driving the same
JP2005181777A (ja) * 2003-12-22 2005-07-07 Sony Corp 表示装置及びその駆動方法
CN100378519C (zh) * 2004-02-17 2008-04-02 夏普株式会社 图像显示装置
US7760176B2 (en) 2004-03-03 2010-07-20 Nec Electronics Corporation Method and apparatus for time-divisional display panel drive
JP2005250065A (ja) * 2004-03-03 2005-09-15 Nec Electronics Corp ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム
JP2005321745A (ja) * 2004-04-07 2005-11-17 Sony Corp 表示装置および表示装置の駆動方法
JP2007532943A (ja) * 2004-04-12 2007-11-15 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置
JP2005331709A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
JP4710422B2 (ja) * 2005-06-03 2011-06-29 カシオ計算機株式会社 表示駆動装置及び表示装置
JP2006337805A (ja) * 2005-06-03 2006-12-14 Casio Comput Co Ltd 表示駆動装置、表示装置及び駆動制御方法
US7576724B2 (en) 2005-08-08 2009-08-18 Tpo Displays Corp. Liquid crystal display device and electronic device
JP2007219469A (ja) * 2006-02-14 2007-08-30 Toppoly Optoelectronics Corp マルチプレクサ、ディスプレイパネル及び電子装置
US9076382B2 (en) 2006-04-17 2015-07-07 Samsung Display Co., Ltd. Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof
JP2007286572A (ja) * 2006-04-17 2007-11-01 Samsung Sdi Co Ltd 画素とこれを利用した有機電界発光表示装置及びその駆動方法
KR101329423B1 (ko) * 2007-04-23 2013-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
US8319760B2 (en) 2007-06-29 2012-11-27 Sony Corporation Display device, driving method of the same and electronic equipment incorporating the same
US8737647B2 (en) 2007-12-10 2014-05-27 Sony Corporation Display
JP2009151336A (ja) * 2009-04-02 2009-07-09 Renesas Technology Corp 液晶表示駆動装置および表示システム
WO2011027589A1 (ja) 2009-09-02 2011-03-10 シャープ株式会社 デバイス基板
US8941630B2 (en) 2009-09-02 2015-01-27 Sharp Kabushiki Kaisha Device substrate
JP2012150496A (ja) * 2012-03-09 2012-08-09 Seiko Epson Corp 電気光学装置、電子機器および電気光学装置の駆動方法。
JP2015114399A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 駆動装置、電気光学装置及び電子機器
JP2015232590A (ja) * 2014-06-09 2015-12-24 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の制御方法
JP2023015954A (ja) * 2021-07-20 2023-02-01 シャープディスプレイテクノロジー株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP4232227B2 (ja) 2009-03-04
JP2009009156A (ja) 2009-01-15
EP1069457A4 (en) 2006-01-25
KR20060011918A (ko) 2006-02-03
KR100702635B1 (ko) 2007-04-02
EP1069457A1 (en) 2001-01-17
KR100635445B1 (ko) 2006-10-18
EP1755105A2 (en) 2007-02-21
EP1755105A3 (en) 2007-06-20
JP4835667B2 (ja) 2011-12-14
WO1999049355A1 (fr) 1999-09-30
KR20010014131A (ko) 2001-02-26

Similar Documents

Publication Publication Date Title
JP4835667B2 (ja) 液晶表示装置
US7508479B2 (en) Liquid crystal display
JP3092537B2 (ja) 液晶表示装置
KR100522278B1 (ko) 전기 광학 장치의 구동 회로 및 전기 광학 장치
JP5483517B2 (ja) 液晶表示装置
US8115714B2 (en) Display device and method of driving the same
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
JP2001042287A (ja) 液晶表示装置およびその駆動方法
JP2000310963A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
US20060274028A1 (en) Display drive device, display device having the same and method for driving display panel
KR20060080778A (ko) 표시장치의 구동방법 및 이를 수행하기 위한 표시장치
KR20040083051A (ko) 표시 장치 및 주사선용 드라이버 회로
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
US7508371B2 (en) Liquid crystal display device
JPH10253987A (ja) 液晶表示装置
JP2000075841A (ja) 液晶表示装置
JP2000275611A (ja) 液晶表示装置
JP2015094766A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
US20120162161A1 (en) Liquid crystal display
JPH10149141A (ja) 液晶表示装置
JP4826061B2 (ja) 電気光学装置、その駆動回路および電子機器
JPH09329809A (ja) 液晶表示装置
JP2000310964A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2009192666A (ja) 電気光学装置、駆動回路および電子機器
JP4075937B2 (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees