KR101872481B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101872481B1
KR101872481B1 KR1020110117066A KR20110117066A KR101872481B1 KR 101872481 B1 KR101872481 B1 KR 101872481B1 KR 1020110117066 A KR1020110117066 A KR 1020110117066A KR 20110117066 A KR20110117066 A KR 20110117066A KR 101872481 B1 KR101872481 B1 KR 101872481B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
sub
data
gate
Prior art date
Application number
KR1020110117066A
Other languages
English (en)
Other versions
KR20130051740A (ko
Inventor
조영직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110117066A priority Critical patent/KR101872481B1/ko
Publication of KR20130051740A publication Critical patent/KR20130051740A/ko
Application granted granted Critical
Publication of KR101872481B1 publication Critical patent/KR101872481B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 저온 구동시 한 수평주기 동안에 발생하는 데이터 트랜지션(Data Transition)을 감소시켜 소비전력을 줄이는 것을 특징으로 한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 보다 상세하게는 저온 구동시 소비전력을 줄이기 위한 액정표시장치 및 그 구동방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 전기발광표시장치(Electro Luminescent Display device) 등이 연구되고 있다.
이 중에서 액정표시장치는 현재 가장 널리 사용되는 평판 표시 장치 중 하나이며, 화소전극과 공통전극 등이 형성되는 두 기판과, 두 기판 사이의 액정층을 포함한다.
이러한 액정표시장치는, 전극에 인가된 전압에 의해 생성된 전기장에 따라 액정층의 액정분자들의 배향을 결정하고, 입사광의 편광을 제어하여 영상을 표시한다.
그리고, 액정표시장치는 동화상 표시에 유리하고 높은 콘트라스트비(contrast ratio)로 인하여 기존의 음극선관(Cathode Ray Tube)을 대체하면서 이동 단말기의 표시장치(노트북 모니터 등)뿐만 아니라 컴퓨터의 모니터, 텔레비전 등으로 다양하게 이용되고 있다.
도1은 일반적인 액정표시장치의 부화소영역의 등가회로를 개략적으로 도시한 도면이다.
도1에 도시한 바와 같이, 액정표시장치에는 서로 교차하여 부화소영역(SP)을 정의하는 게이트 배선(GL) 및 데이터 배선(DL)이 형성된다.
그리고, 각 부화소영역(SP)에는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정커패시터(Clc)가 형성된다.
박막트랜지스터(T)는 게이트 배선(GL)을 통해 게이트 신호에 의해 온/오프가 제어된다.
예를 들어, 게이트 배선(GL)을 통해 게이트 하이 전압(VGH)을 공급 받는 경우에는 박막트랜지스터(T)가 턴-온(Turn-On)되고, 게이트 로우 전압(VGL)을 공급 받는 경우에는 박막트랜지스터(T)가 턴-오프(Turn-Off)된다.
그리고, 박막트랜지스터(T)가 턴-온(Turn-On)되는 동안에 데이터 배선(DL)을 통해 데이터 신호가 액정커패시터(Clc)에 공급된다.
이때, 액정커패시터(Clc)는 액정층을 사이에 두고 대면하는 공통 전극(미도시)과 박막트랜지스터(T)에 접속된 화소전극(미도시)으로 구성된다.
이와 같이, 박막트랜지스터(T)를 통해 화소전극에 충전되는 화소전압에 따라 액정의 배열 상태가 변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
그리고, 스토리지 캐패시터(Cst)는, 액정커패시터(Clc)에 충전된 데이터 신호를 다음 프레임까지 유지시키는 역할을 한다.
도2는 종래의 액정패널을 개략적으로 도시한 도면이고, 도3은 종래의 액정패널의 구동을 설명하기 위해 참조되는 도면이다. 도1을 참조하여 설명한다.
도2에 도시한 바와 같이, 종래의 액정패널은, 다수의 부화소영역(도1의 SP)을 포함한다. 다수의 부화소영역(SP)은, 예를 들어, 적, 녹, 청 부화소영역(SP)일 수 있으며, 그러한 적, 녹, 청 부화소영역(SP)이 가로방향(수평방향) 및 세로방향(수직방향)으로 순차적으로 배치될 수 있다.
그리고, 다수의 부화소영역(SP)에는 다수의 게이트 배선(Gn, Gn+1, Gn+2, Gn+3, ) 및 다수의 데이터 배선(Dm-3, Dm-2, Dm-1, Dm, Dm+1, Dm+2, Dm+3, )에 연결되는 박막트랜지스터 등이 형성될 수 있다.
이러한 박막트랜지스터는 각 게이트 배선을 통해 전달되는 게이트 신호에 응답하여 턴-온(Turn-On)되고, 턴-온(Turn-On) 시간 동안에 각 데이터 배선을 통해 데이터 신호를 액정커패시터(Clc)에 공급할 수 있다.
이와 같은, 박막트랜지스터는 제 1 박막트랜지스터와 제 2 박막트랜지스터로 구분될 수 있다.
여기서, 제 1 박막트랜지스터는 좌측의 데이터 배선과 연결되고, 제 2 박막트랜지스터는 우측의 데이터 배선과 연결될 수 있다.
예를 들어, 제 N 번째 게이트 배선(Gn)과 연결되는 제 1 박막트랜지스터는, 좌측의 데이터 배선과 연결될 수 있다.
그리고, 제 N+1 번째 게이트 배선(Gn+1)과 연결되는 제 2 박막트랜지스터는, 우측의 데이터 배선과 연결될 수 있다.
한편, 저온 구동(Low Temperature Driving)시 소비전력을 테스트하기 위해 여러 테스트 영상 패턴을 이용할 수 있다.
예를 들어, 테스트 영상 패턴은 솔리드 형태의 블랙 또는 화이트 영상 패턴, 모자이크 형태의 블랙 및 화이트 영상 패턴, 수직 스트라이프 형태의 블랙 및 화이트 영상 패턴, 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴 등일 수 있다.
이하에서는 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴을 이용하여 소비전력을 테스트하는 것을 예를 들어 설명하기로 한다.
도2에서 게이트 배선 별로 수평 스트라이프 형태의 화이트 및 블랙 영상이 구현되고 있음을 도시하였다.
즉, 제 N 번째 게이트 배선(Gn)과 연결된 제 1 박막트랜지스터를 포함하는 부화소영역(SP)에서는 화이트 영상이 구현되고, 제 N+1 번째 게이트 배선(Gn+1)과 연결되는 제 2 박막트랜지스터를 포함하는 부화소영역(SP)에서는 블랙 영상이 구현되고 있다.
이와 같이 종래의 액정패널에서 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴을 구현하기 위해서, 수평주기마다 화이트 영상과 블랙 영상에 대응되는 데이터 신호를 인가할 필요가 있다.
그 결과, 도3에 도시한 바와 같이, 제 N-2 번째 내지 제 M 번째 데이터 배선(Dm-2~Dm)을 통해 전달되는 각각 데이터 신호는 모두 한 수평주기(1H)마다 데이터 트랜지션(Data Transition)이 발생하게 된다.
이를 자세히 설명하면, 부화소영역에서 계조를 구현하기 위해서는 액정의 배열 상태 변화에 따른 광 투과율 변화를 이용하는데, 액정의 배열 상태는 화소전극과 공통전극에서의 전압차에 따라 달라지게 된다.
즉, 부화소영역에서 구현되는 계조는 화소전극에 충전되는 화소전압과 공통전압과의 전압차에 의해 조절될 수 있다.
그리고, 계조를 구현하기 위한 전압레벨은 데이터 신호의 극성에 따라 달라질 수 있다.
예를 들어, 데이터 신호의 극성이 정극성(+)인 경우에는 로우레벨에 의해 구현되는 계조가 블랙인 반면에, 데이터 신호의 극성이 부극성(-)인 경우에는 로우레벨에 의해 구현되는 계조가 화이트가 된다.
도2 및 도3을 다시 살펴보면, 제 M-2 번째 데이터 배선(Dm-2) 및 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호의 극성은 부극성(-)이다. 이때, 제 M-2 번째 데이터 배선(Dm-2) 및 제 M 번째 데이터 배선(Dm)과 연결되는 부화소영역으로 인가되는 공통전압은 (-)값을 갖게 된다.
그 결과 제 M-2 번째 데이터 배선(Dm-2) 및 제 M 번째 데이터 배선(Dm)과 연결되는 부화소영역의 계조는 데이터 신호가 하이레벨일 경우에 블랙이 된다.
한편, 제 M-1 번째 데이터 배선(Dm-1)을 통해 인가되는 데이터 신호의 극성은 정극성(+)이다. 이때, 제 M-1 번째 데이터 배선(Dm-1)과 연결되는 부화소영역으로 인가되는 공통전압은 (+)값을 갖게 된다.
그 결과 제 M-1 번째 데이터 배선(Dm-1)과 연결되는 부화소영역의 계조는 데이터 신호가 하이레벨일 경우에 화이트가 된다.
즉, 종래의 액정패널에서 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴을 구현하기 위해서, 데이터 배선에서는 수평주기마다 데이터 트랜지션(Data Transition)이 발생하게 된다.
이와 같이 종래의 액정패널에서는 모든 데이터 배선에서 수평주기마다 데이터 트랜지션(Data Transition)이 발생하기 때문에 소비전력에 취약하다는 문제점이 있었다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 저온 구동시 데이터 트랜지션(Data Transition)을 감소시켜 소비전력을 줄일 수 있는 액정표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위한 액정표시장치는, 영상을 표시하는 액정패널과, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과, 상기 다수의 부화소영역 각각에 형성되는 제 1 내지 제 4 박막트랜지스터를 포함하며, 상기 제 1 박막트랜지스터는 제 N 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되고, 상기 제 2 박막트랜지스터는, 제 N-1 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되며, 상기 제 3 박막트랜지스터는, 제 N+1 번째 게이트 배선 및 제 M-3 번째 데이터 배선과 연결되고, 상기 제 4 박막트랜지스터는, 제 N 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결되는 것을 특징으로 한다.
여기서, 상기 액정패널에는, 인접하는 상기 제 1 박막트랜지스터 및 제 2 박막트랜지스터 그리고 제 1 박막트랜지스터를 포함하는 제 1 부화소그룹이 상기 게이트 배선이 연장된 방향으로 반복적으로 배열되고, 인접하는 상기 제 3 박막트랜지스터 및 제 4 박막트랜지스터 그리고 상기 제 3 박막트랜지스터를 포함하는 제 2 부화소그룹이 상기 게이트 배선이 연장된 방향으로 반복적으로 배열되며, 상기 제 1 부화소그룹 및 제 2 부화소그룹이 상기 데이터 배선이 연장된 방향으로 반복적으로 배열될 수 있다.
그리고, 상기 제 1 부화소그룹에는 제 1 극성의 데이터 신호가 인가되고, 상기 게이트 배선이 연장된 방향으로 상기 제 1 부화소그룹마다 교대로 제 2 극성 및 제 1 극성의 데이터 신호가 인가되고, 상기 제 2 부화소그룹에는 제 2 극성의 데이터 신호가 인가되고, 상기 게이트 배선이 연장된 방향으로 제 2 부화소그룹마다 교대로 제 1 극성 및 제 2 극성의 데이터 신호가 인가될 수 있다.
또한, 상기 제 1 부화소그룹 또는 제 2 부화소그룹에 인가되는 데이터 신호의 계조는 동일한 것이 바람직하다.
한편, 본 발명에 따른 영상 신호 및 제어신호를 공급하는 타이밍 제어부와; 게이트 신호를 생성하고, 생성된 상기 게이트 신호를 상기 액정패널로 공급하는 게이트 드라이버와; 상기 타이밍 제어부로부터 전달 받은 상기 영상 신호를 이용하여 데이터 신호를 생성하고, 생성된 상기 데이터 신호를 상기 액정패널로 전달하는 소스 드라이버를 더 포함할 수 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 실시예에 따른 액정표시장치의 구동방법은, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과, 상기 다수의 부화소영역 각각에 형성되는 제 1 내지 제 4 박막트랜지스터를 포함하는 액정표시장치의 구동방법에 있어서, 제 M-2 번째 데이터 배선을 통해 상기 제 2 박막트랜지스터 및 제 1 박막트랜지스터로 제 1 극성의 데이터 신호를 순차적으로 인가하고, 제 M-1 번째 데이터 배선을 통해 상기 제 4 박막트랜지스터 및 제 3 박막트랜지스터로 제 2 극성의 데이터 신호를 순차적으로 인가하며, 제 M 번째 데이터 배선을 통해 상기 제 1 박막트랜지스터 및 제 3 박막트랜지스터로 제 1 극성의 데이터 신호를 순차적으로 인가하는 단계를 포함하며, 상기 제 1 박막트랜지스터는 제 N 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되고, 상기 제 2 박막트랜지스터는, 제 N-1 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되며, 상기 제 3 박막트랜지스터는, 제 N+1 번째 게이트 배선 및 제 M-3 번째 데이터 배선과 연결되고, 상기 제 4 박막트랜지스터는, 제 N 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결되는 것을 특징으로 한다.
여기서, 상기 제 M-2 번째 데이터 배선을 통해 인가되는 상기 제 1 극성의 데이터 신호의 전압레벨은 하이레벨이고, 상기 제 M-1 번째 데이터 배선을 통해 인가되는 상기 제 2 극성의 데이터 신호의 전압레벨은 하이레벨이고, 상기 제 M 번째 데이터 배선을 통해 인가되는 상기 제 1 극성의 데이터 신호의 전압레벨은 한 수평기간마다 하이레벨 및 로우레벨이 반복되는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법에서는, 저온 구동시 한 수평주기 동안에 발생하는 데이터 트랜지션(Data Transition)을 감소시킬 수 있다.
그 결과 저온 구동시 소비전력을 줄일 수 있다.
도1은 일반적인 액정표시장치의 부화소영역의 등가회로를 개략적으로 도시한 도면이다.
도2는 종래의 액정패널을 개략적으로 도시한 도면이다.
도3은 종래의 액정패널의 구동을 수평 주기 단위로 설명하기 위해 참조되는 도면이다.
도4는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.
도5는 본 발명에 따른 액정패널을 개략적으로 도시한 도면이다.
도6은 본 발명에 따른 소스 드라이버에서 출력되는 데이터 신호의 극성을 나타내는 도면이다.
도7은 본 발명에 따른 액정패널의 구동을 설명하기 위해 참조되는 도면이다.
도8a 내지 8c는 본 발명의 실시예에 따른 액정패널의 구동을 데이터 배선 별로 설명하기 위해 참조되는 도면이다.
도9는 본 발명의 실시예에 따른 액정패널의 구동을 수평 주기 단위로 설명하기 위해 참조되는 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도4는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도5는 본 발명에 따른 액정패널을 개략적으로 도시한 도면이다.
도4에 도시한 바와 같이, 본 발명에 따른 액정표시장치(100)는, 액정패널(110)과 소스 드라이버(120), 게이트 드라이버(130)와, 소스 드라이버(120) 및 게이트 드라이버(130) 각각의 구동 타이밍을 제어하기 위한 타이밍 제어부(140) 등을 포함할 수 있다.
액정패널(110)은, 다수의 게이트 배선(GL) 및 다수의 데이터 배선(DL)이 서로 교차하여 정의되는 다수의 부화소영역(SP)을 포함할 수 있으며, 다수의 부화소영역(SP)은, 예를 들어, 적, 녹, 청 부화소영역(SP)일 수 있으며, 가로방향(수평방향)으로 순차적으로 배치될 수 있다.
그리고, 다수의 부화소영역(SP)에는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정커패시터(Clc)가 형성될 수 있다.
이러한 박막트랜지스터는 각각의 게이트 배선을 통해 전달되는 게이트 신호에 응답하여 턴-온(Turn-On)되고, 턴-온(Turn-On) 시간 동안에 각각의 데이터 배선을 통해 데이터 신호를 액정커패시터(Clc)에 공급할 수 있다.
박막트랜지스터(T)는 게이트 배선(GL)을 통해 게이트 신호, 즉 게이트 하이 전압(VGH)을 공급 받는 경우 턴-온(Turn-On)됨에 따라 데이터 배선(DL)을 통해 데이터 신호를 액정커패시터(Clc)에 공급하며, 게이트 배선(GL)을 통해 게이트 로우 전압(VGL)을 공급 받는 경우 턴-오프(Turn-Off)된다.
액정커패시터(Clc)는 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극(미도시)과 박막트랜지스터(T)에 접속된 화소전극(미도시)으로 구성된다.
이러한 액정커패시터(Clc)는 박막트랜지스터(T)를 통해 충전되는 데이터 신호에 따라 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
그리고, 스토리지 캐패시터(Cst)는, 액정커패시터(Clc)에 충전된 데이터 신호를 다음 프레임까지 유지시키는 역할을 한다.
도5에 도시한 바와 같이, 본 발명에 따른 액정패널(110)에서의 다수의 부화소영역(SP)에는 다수의 게이트 배선(Gn-1, Gn, Gn+1, Gn+2, Gn+3, ) 및 다수의 데이터 배선(Dm-3, Dm-2, Dm-1, Dm, Dm+1, Dm+2, Dm+3, )에 연결되는 스위칭 박막트랜지스터가 형성되어 있다.
본 발명에 따른 액정패널에서의 박막트랜지스터는, 제 1 박막트랜지스터 내지 제 4 박막트랜지스터로 구분될 수 있다.
여기서, 제 1 박막트랜지스터는 하부의 게이트 배선 및 우측의 데이터 배선과 연결되고, 제 2 박막트랜지스터는 상부의 게이트 배선 및 좌측의 데이터 배선과 연결될 수 있다.
그리고, 제 3 박막트랜지스터는 하부의 게이트 배선 및 좌측의 데이터 배선과 연결되고, 제 4 박막트랜지스터는 상부의 게이트 배선 및 우측의 데이터 배선과 연결될 수 있다.
예를 들어, 제 1 박막트랜지스터는, 제 N 번째 게이트 배선(Gn) 및 제 M-2 번째 데이터 배선(Dm-2)과 연결될 수 있고, 제 2 박막트랜지스터는, 제 N-1 번째 게이트 배선(Gn-1) 및 제 M-2 번째 데이터 배선(Dm-2)과 연결될 수 있다.
제 3 박막트랜지스터는, 제 N+1 번째 게이트 배선(Gn+1) 및 제 N-3 번째 데이터 배선(Dm-3)과 연결될 수 있고, 제 4 박막트랜지스터는, 제 N 번째 게이트 배선(Gn) 및 제 M-1 번째 데이터 배선(Dm-1)과 연결될 수 있다.
본 발명에 따른 액정패널에서의 박막트랜지스터의 배치를 좀 더 자세히 설명하면, 제 x 번째 수평라인에서는 제 1 박막트랜지스터과 연결되는 제 1 부화소영역(SP1) 및 제 2 박막트랜지스터과 연결되는 제 2 부화소영역(SP2) 및 제 1 박막트랜지스터과 연결되는 제 3 부화소영역(SP3)이 하나의 단위가 되어 게이트 배선이 연장되는 방향(수평방향)으로 반복적으로 형성되어 있다.
이하에서는, 인접하는 세 개의 제 1 박막트랜지스터 및 제 2 박막트랜지스터 그리고 제 1 박막트랜지스터를 제 1 부화소그룹으로 볼 수 있다.
다시 말해서, 제 x 번째 수평라인에서는 제 1 부화소그룹이 수평방향(행방향)으로 반복적으로 배열된다.
다른 한편으로는 인접하는 상기 제 1 박막트랜지스터 및 제 2 박막트랜지스터 그리고 제 N 번째 게이트 배선 및 제 M 번째 데이터 배선과 연결된 제 5 박막트랜지스터를 포함하는 제 1 부화소그룹이 수평방향(행방향)으로 반복적으로 배열된 것으로 볼 수도 있다.
그리고, 제 x+1 번째 수평라인에서는 제 3 박막트랜지스터과 연결되는 제 4 부화소영역(SP4) 및 제 4 박막트랜지스터과 연결되는 제 5 부화소영역(SP5) 및 제 3 박막트랜지스터과 연결되는 제 6 부화소영역(SP6)이 하나의 단위가 되어 게이트 배선이 연장되는 방향(수평방향)으로 반복적으로 형성되어 있다.
이하에서는, 인접하는 세 개의 제 3 박막트랜지스터 및 제 4 박막트랜지스터 그리고 제 3 박막트랜지스터를 제 2 부화소그룹으로 볼 수 있다.
다시 말해서, 제 x+1 번째 수평라인에서는 제 2 부화소그룹이 수평방향(행방향)으로 반복적으로 배열된다.
다른 한편으로는 인접하는 상기 제 3 박막트랜지스터 및 제 4 박막트랜지스터 그리고 제 N+1 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결된 제 6 박막트랜지스터를 포함하는 제 2 부화소그룹이 상기 게이트 배선이 수평방향(행방향)으로 반복적으로 배열된 것으로 볼 수도 있다.
한편, 제 y 번째 수직라인에서는 제 1 박막트랜지스터과 연결되는 제 1 부화소영역(SP1) 및 제 3 박막트랜지스터과 연결되는 제 4 부화소영역(SP4)이 데이터 배선이 연장되는 방향(수직방향)으로 반복적으로 형성되어 있다.
그리고, 제 y+1 번째 수직라인에서는 제 2 박막트랜지스터과 연결되는 제 2 부화소영역(SP2) 및 제 4 박막트랜지스터과 연결되는 제 5 부화소영역(SP5)이 데이터 배선이 연장되는 방향(수직방향)으로 반복적으로 형성되어 있다.
다시 말해서, 제 y 번째 수직라인에서는 제 1 박막트랜지스터 및 제 3 박막트랜지스터가 수직방향(열방향)으로 반복적으로 배열되고, 제 y+1 번째 수직라인에서는 제 2 박막트랜지스터 및 제 4 박막트랜지스터가 수직방향(열방향)으로 반복적으로 배열된다.
즉, 제 1 부화소그룹 및 제 2 부화소그룹이 수직방향(열방향)으로 반복적으로 배열된다.
결국 본 발명에 따른 액정패널에서는 제 1 내지 제 6 부화소영역(SP1~SP6)이 하나의 배치단위(A)가 되어 게이트 배선이 연장되는 방향(수평방향) 또는 데이터 배선이 연장되는 방향(수직방향)으로 반복적으로 형성되어 있다.
다시 도4를 살펴보면, 소스 드라이버(120)는 액정패널(110)로 데이터 신호를 공급하는 적어도 하나의 드라이버 IC(미도시)를 포함할 수 있다.
소스 드라이버(120)는 타이밍 제어부(140)로부터 전달 받은 다수의 데이터 제어 신호 및 영상 신호를 이용하여 데이터 신호를 생성하고, 생성한 데이터 신호를 다수의 데이터 배선(DL)을 통해 액정패널(110)로 공급한다.
게이트 드라이버(130)는 GIP(Gate In Panel)방식 등으로 형성될 수 있으며, 타이밍 제어부(140)로부터 전달 받은 다수의 게이트 제어신호를 이용하여 게이트신호를 생성하고, 생성된 게이트신호를 다수의 게이트 배선(GL)을 통해 액정패널(110)로 공급할 수 있다.
다시 말해서, 게이트 드라이버(130)는 게이트 스타트 신호(GSP) 및 게이트 클럭 신호(GCLK) 등에 의해 게이트 신호의 출력 타이밍이 결정되고, 해당 타이밍에 순차적으로 게이트 신호를 다수의 게이트 배선(GL)를 통해 액정패널(110)로 공급할 수 있다.
타이밍 제어부(140)는 그래픽 카드와 같은 시스템으로부터 수직동기신호(VSY), 수평동기신호(HSY), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받아 게이트 드라이버(130) 및 소스 드라이버(120)의 동작 타이밍을 제어하기 위한 다수의 게이트 제어신호, 다수의 데이터제어신호를 각각 생성하여 해당 드라이버로 공급할 수 있다.
예를 들어, 타이밍 제어부(140)는, 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 인에이블(SOE) 등과 같은 다수의 데이터 제어신호 등을 생성하여 소스 드라이버(120)의 적어도 하나의 드라이버 IC로 공급할 수 있다.
그리고, 타이밍 제어부(140)는 다수의 데이터 제어신호와 함께 영상 신호(RGB)를 소스 드라이버(120)에 공급하여 소스 드라이버(120)가 영상 신호(RGB) 및 다수의 데이터 제어신호를 이용하여 데이터 신호를 생성하고, 생성된 데이터 신호를 액정패널(110)의 다수의 데이터배선(DL)에 공급하도록 제어할 수 있다.
도6은 본 발명에 따른 소스 드라이버에서 출력되는 데이터 신호의 극성을 나타내는 도면이고, 도7은 본 발명에 따른 액정패널의 구동을 설명하기 위해 참조되는 도면이다. 도5를 참조하여 설명한다.
도6에 도시한 바와 같이, 임의의 프레임 동안에 제 M-2 번째 데이터 배선 및 제 M 번째 데이터 배선(Dm-2, Dm)을 통해 인가되는 데이터 신호의 극성은 정극성(+)이고, 제 M-1 번째 데이터 배선 및 제 N+1 번째 데이터 배선(Dm-1, Dm+1)을 통해 인가되는 데이터 신호의 극성은 반전되어 부극성(-)이다.
다음 프레임 동안에 제 M-2 번째 데이터 배선 및 제 M 번째 데이터 배선(Dm-2, Dm)을 통해 인가되는 데이터 신호의 극성은 부극성(-)이고, 제 M-1 번째 데이터 배선 및 제 N+1 번째 데이터 배선(Dm-1, Dm+1)을 통해 인가되는 데이터 신호의 극성은 반전되어 정극성(+)이다.
즉, 본 발명에 따른 액정패널은 수직라인(Column) 반전 방식에 의해 구동되는 바, 한 프레임 동안에 소스 드라이버에서 출력되는 데이터 신호는 데이터 배선마다 동일한 극성을 유지하고 다음 프레임에는 극성이 반전된다.
다시 말해서, 소스 드라이버에서 출력되는 데이터 신호는 프레임 단위로 극성이 반전되어 액정패널로 인가된다.
그런데, 본 발명에 따른 액정패널은 제 1 박막트랜지스터 내지 제 4 박막트랜지스터를 이용하여 구동되기 때문에 실제로 액정패널에서 표시되는 데이터 신호의 극성은 도7에 도시한 바와 같다.
도7에 도시한 바와 같이, 본 발명에 따른 액정패널에서는 수평방향으로 인접한 3개의 부화소영역 별로 동일한 극성의 데이터 신호가 인가된다.
예를 들어, 제 1 내지 제 3 부화소영역(SP1~SP3)에는 동일하게 정극성(+)의 데이터 신호가 인가되고, 제 1 내지 제 3 부화소영역(SP1~SP3)과 수평방향으로 인접하는 3개의 부화소영역에는 부극성(-)의 데이터 신호가 인가될 수 있다.
그 결과 인접한 3개의 부화소영역마다 수평방향으로 인가되는 데이터 신호의 극성은 정극성(+)과 부극성(-) 순으로 교대로 반복될 수 있다.
또한, 제 1 내지 제 3 부화소영역(SP1~SP3)과 수직방향으로 인접하는 제 4 내지 제 6 부화소영역(SP4~SP6)에는 동일하게 부극성(-)의 데이터 신호가 인가될 수 있다.
따라서, 인접한 3개의 부화소영역마다 수직방향으로 인가되는 데이터 신호의 극성이 정극성(+)과 부극성(-) 순으로 교대로 반복될 수 있다.
그리고, 본 발명에 따른 액정패널의 구동에서도 다른 반전 구동 방식에서와 같이 프레임 별로 극성을 반전하여 인가될 수 있다.
도8a 내지 8c는 본 발명의 실시예에 따른 액정패널의 구동을 데이터 배선 별로 설명하기 위해 참조되는 도면이고, 도9는 본 발명의 실시예에 따른 액정패널의 구동을 수평 주기 단위로 설명하기 위해 참조되는 도면이다. 도4 및 도5를 참조하여 설명한다.
도8a에 도시한 바와 같이, 임의의 프레임 동안에 제 M-2 번째 데이터 배선(Dm-2)을 통해 인가되는 데이터 신호의 극성은 모두 정극성(+)이다.
먼저, 제 N-1 번째 게이트 배선(Gn-1)에 연결되는 제 2 박막트랜지스터가 턴-온(Turn-On)되는 동안에(①), 제 M-2 번째 데이터 배선(Dm-2)을 통해 제 2 부화소영역(SP2)의 제 2 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
그리고, 제 N 번째 게이트 배선(Gn)에 연결되는 제 1 박막트랜지스터가 턴-온(Turn-On)되는 동안에(②), 제 M-2 번째 데이터 배선(Dm-2)을 통해 제 1 부화소영역(SP1)의 제 1 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
다음으로, 제 N+1 번째 게이트 배선(Gn+1)에 연결되는 제 2 박막트랜지스터가 턴-온(Turn-On)되는 동안에(③), 제 M-2 번째 데이터 배선(Dm-2)을 통해 제 2 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
그리고 나서, 제 N+2 번째 게이트 배선(Gn+2)에 연결되는 제 1 박막트랜지스터가 턴-온(Turn-On)되는 동안에(④), 제 M-2 번째 데이터 배선(Dm-2)을 통해 제 1 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
이때, 본 발명의 실시예에 따른 액정패널에서는 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴을 구현할 때, 제 M-2 번째 데이터 배선(Dm-2)을 통해 인가되는 데이터 신호의 계조가 모두 정극성(+)의 화이트가 되도록 제 1 박막트랜지스터 및 제 2 박막트랜지스터가 배치되어 있다.
도8b에 도시한 바와 같이, 임의의 프레임 동안에 제 M-1 번째 데이터 배선(Dm-1)을 통해 인가되는 데이터 신호의 극성은 모두 부극성(-)이다.
먼저, 제 N 번째 게이트 배선(Gn)에 연결되는 제 4 박막트랜지스터가 턴-온(Turn-On)되는 동안에(②), 제 M-1 번째 데이터 배선(Dm-1)을 통해 제 5 부화소영역(SP5)의 제 4 박막트랜지스터로 부극성(-)의 데이터 신호가 인가될 수 있다.
그리고, 제 N+1 번째 게이트 배선(Gn+1)에 연결되는 제 3 박막트랜지스터가 턴-온(Turn-On)되는 동안에(③), 제 M-1 번째 데이터 배선(Dm-1)을 통해 제 6 부화소영역(SP6)의 제 3 박막트랜지스터로 부극성(-)의 데이터 신호가 인가될 수 있다.
다음으로, 제 N+2 번째 게이트 배선(Gn+2)에 연결되는 제 4 박막트랜지스터가 턴-온(Turn-On)되는 동안에(④), 제 M-1 번째 데이터 배선(Dm-1)을 통해 제 4 박막트랜지스터로 부극성(-)의 데이터 신호가 인가될 수 있다.
다음으로, 제 N+3 번째 게이트 배선(Gn+2)에 연결되는 제 3 박막트랜지스터가 턴-온(Turn-On)되는 동안에(⑤), 제 M-1 번째 데이터 배선(Dm-1)을 통해 제 3 박막트랜지스터로 부극성(-)의 데이터 신호가 인가될 수 있다.
이때, 본 발명의 실시예에 따른 액정패널에서는 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴을 구현할 때, 제 M-1 번째 데이터 배선(Dm-1)을 통해 인가되는 데이터 신호의 계조가 모두 부극성(-)의 블랙이 되도록 제 3 박막트랜지스터 및 제 4 박막트랜지스터가 배치되어 있다.
도8c에 도시한 바와 같이, 임의의 프레임 동안에 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호의 극성은 모두 정극성(+)이다.
먼저, 제 N 번째 게이트 배선(Gn)에 연결되는 제 1 박막트랜지스터가 턴-온(Turn-On)되는 동안에(②), 제 M 번째 데이터 배선(Dm)을 통해 제 3 부화소영역(SP3)의 제 1 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
그리고, 제 N+1 번째 게이트 배선(Gn+1)에 연결되는 제 3 박막트랜지스터가 턴-온(Turn-On)되는 동안에(③), 제 M 번째 데이터 배선(Dm)을 통해 제 3 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
다음으로, 제 N+2 번째 게이트 배선(Gn+2)에 연결되는 제 1 박막트랜지스터가 턴-온(Turn-On)되는 동안에(④), 제 M 번째 데이터 배선(Dm)을 통해 제 1 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
다음으로, 제 N+3 번째 게이트 배선(Gn+2)에 연결되는 제 3 박막트랜지스터가 턴-온(Turn-On)되는 동안에(⑤), 제 M 번째 데이터 배선(Dm)을 통해 제 3 박막트랜지스터로 정극성(+)의 데이터 신호가 인가될 수 있다.
이때, 본 발명의 실시예에 따른 액정패널에서는 수평 스트라이프 형태의 블랙 및 화이트 영상 패턴을 구현할 때, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호의 계조는 수평주기마다 정극성(+)의 화이트 또는 정극성(+)의 블랙이 되도록 제 1 박막트랜지스터 및 제 3 박막트랜지스터가 배치되어 있다.
즉, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호의 계조는 한 수평주기(1H)마다 화이트 또는 블랙일 수 있다.
따라서, 도9에 도시한 바와 같이, 제 M-2 번째 데이터 배선(Dm-2) 및 제 M-1 번째 데이터 배선(Dm-1)을 통해서 인가되는 데이터 신호는 동일한 극성의 동일한 계조를 나타내는 전압으로, 한 프레임동안에 데이터 트랜지션(Data Transition)이 없이 액정패널로 동일한 값이 전달된다.
이를 자세하게 살펴보면, 제 M-2 번째 데이터 배선(Dm-2)을 통해 인가되는 데이터 신호의 극성은 정극성(+)이다. 이때, 제 M-2 번째 데이터 배선(Dm-2)과 연결되는 부화소영역으로 인가되는 공통전압은 (+)값을 갖게 된다.
그 결과 제 M-2 번째 데이터 배선(Dm-2)과 연결되는 부화소영역의 계조는 데이터 신호가 하이레벨일 경우에 화이트가 되고, 로우레벨일 경우에 블랙이 된다.
도시된 바와 같이, 제 M-2 번째 데이터 배선(Dm-2)을 통해서 인가되는 데이터 신호는 모두 하이레벨이므로, 제 M-2 번째 데이터 배선(Dm-2)과 연결되는 부화소영역의 계조는 화이트를 나타낸다.
반면에, 제 M-1 번째 데이터 배선(Dm-1)을 통해 인가되는 데이터 신호의 극성은 부극성(-)이다. 이때, 제 M-1 번째 데이터 배선(Dm-1)과 연결되는 부화소영역으로 인가되는 공통전압은 (-)값을 갖게 된다.
그 결과 제 M-1 번째 데이터 배선(Dm-1)과 연결되는 부화소영역의 계조는 데이터 신호가 로우레벨일 경우에 화이트가 되고, 하이레벨일 경우에 블랙이 된다.
도시된 바와 같이, 제 M-1 번째 데이터 배선(Dm-1)을 통해서 인가되는 데이터 신호는 모두 하이레벨이므로, 제 M-1 번째 데이터 배선(Dm-1)과 연결되는 부화소영역의 계조는 블랙을 나타낸다.
한편, 제 M 번째 데이터 배선(Dm)을 통해서 인가되는 데이터 신호는 동일한 정극성(+)을 유지하기는 하나, 한 수평주기(1H)마다 인가되는 전압 레벨이 바뀌면서 데이터 트랜지션(Data Transition)이 발생하고 있다.
이때, 제 M 번째 데이터 배선(Dm)과 연결되는 부화소영역의 계조는 데이터 신호가 하이레벨일 경우에 화이트가 되고, 로우레벨일 경우에 블랙이 된다.
도시된 바와 같이, 제 M 번째 데이터 배선(Dm)을 통해서 인가되는 데이터 신호의 전압 레벨은 하이레벨 또는 로우레벨이 반복되기 때문에 제 M 번째 데이터 배선(Dm)과 연결되는 부화소영역의 계조는 순차 반복적으로 화이트 또는 블랙을 나타낸다.
종래의 액정패널에서는 모든 데이터 배선에서 수평주기마다 데이터 트랜지션(Data Transition)이 발생하기 때문에 소비전력에 취약하다는 문제점이 있었다.
하지만, 본 발명에 따른 액정패널에서는 세 개의 데이터 배선 중 하나의 데이터 배선에서만 데이터 트랜지션(Data Transition)이 발생하기 때문에 종래대비 발생하는 데이터 트랜지션(Data Transition)이 감소하게 된다.
그 결과 본 발명에 따른 액정표시장치에서는 저온 구동시 소비전력을 줄일 수 있다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
100: 액정표시장치 110: 액정패널
120: 소스 드라이버 130: 게이트 드라이버
140: 타이밍 제어부

Claims (7)

  1. 영상을 표시하는 액정패널과, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과, 상기 다수의 부화소영역 각각에 형성되는 제 1 내지 제 4 박막트랜지스터를 포함하며,
    상기 제 1 박막트랜지스터는, 제 N 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되고,
    상기 제 2 박막트랜지스터는, 제 N-1 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되며,
    상기 제 3 박막트랜지스터는, 제 N+1 번째 게이트 배선 및 제 M-3 번째 데이터 배선과 연결되고,
    상기 제 4 박막트랜지스터는, 제 N 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결되며,
    상기 액정패널에는,
    인접하는 상기 제 1 박막트랜지스터 및 제 2 박막트랜지스터 그리고 제 N 번째 게이트 배선 및 제 M 번째 데이터 배선과 연결된 제 5 박막트랜지스터를 포함하는 제 1 부화소그룹이 상기 게이트 배선이 연장된 방향으로 반복적으로 배열되고,
    인접하는 상기 제 3 박막트랜지스터 및 제 4 박막트랜지스터 그리고 제 N+1 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결된 제 6 박막트랜지스터를 포함하는 제 2 부화소그룹이 상기 게이트 배선이 연장된 방향으로 반복적으로 배열되며,
    상기 제 1 부화소그룹과 제 2 부화소그룹이 상기 데이터 배선이 연장된 방향으로 교번하여 반복적으로 배열되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제 1 부화소그룹에는 제 1 극성의 데이터 신호가 인가되고, 상기 게이트 배선이 연장된 방향으로 상기 제 1 부화소그룹마다 교대로 제 2 극성 및 제 1 극성의 데이터 신호가 인가되고,
    상기 제 2 부화소그룹에는 제 2 극성의 데이터 신호가 인가되고, 상기 게이트 배선이 연장된 방향으로 제 2 부화소그룹마다 교대로 제 1 극성 및 제 2 극성의 데이터 신호가 인가되는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서,
    상기 제 1 부화소그룹 또는 제 2 부화소그룹에 인가되는 데이터 신호의 계조는 동일한 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서,
    영상 신호 및 제어신호를 공급하는 타이밍 제어부와;
    게이트 신호를 생성하고, 생성된 상기 게이트 신호를 상기 액정패널로 공급하는 게이트 드라이버와;
    상기 타이밍 제어부로부터 전달 받은 상기 영상 신호를 이용하여 데이터 신호를 생성하고, 생성된 상기 데이터 신호를 상기 액정패널로 전달하는 소스 드라이버
    를 더 포함하는 것을 특징으로 하는 액정표시장치.
  6. 영상을 표시하는 액정패널과, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과, 상기 다수의 부화소영역 각각에 형성되는 제 1 내지 제 4 박막트랜지스터를 포함하는 액정표시장치의 구동방법에 있어서,
    제 M-2 번째 데이터 배선을 통해 상기 제 2 박막트랜지스터 및 제 1 박막트랜지스터로 제 1 극성의 데이터 신호를 순차적으로 인가하고,
    제 M-1 번째 데이터 배선을 통해 상기 제 4 박막트랜지스터 및 제 3 박막트랜지스터로 제 2 극성의 데이터 신호를 순차적으로 인가하며,
    제 M 번째 데이터 배선을 통해 상기 제 1 박막트랜지스터 및 제 3 박막트랜지스터로 제 1 극성의 데이터 신호를 순차적으로 인가하는 단계를 포함하며,
    상기 제 1 박막트랜지스터는 제 N 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되고,
    상기 제 2 박막트랜지스터는, 제 N-1 번째 게이트 배선 및 제 M-2 번째 데이터 배선과 연결되며,
    상기 제 3 박막트랜지스터는, 제 N+1 번째 게이트 배선 및 제 M-3 번째 데이터 배선과 연결되고,
    상기 제 4 박막트랜지스터는, 제 N 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결되며,
    상기 액정패널에는,
    인접하는 상기 제 1 박막트랜지스터 및 제 2 박막트랜지스터 그리고 제 N 번째 게이트 배선 및 제 M 번째 데이터 배선과 연결된 제 5 박막트랜지스터를 포함하는 제 1 부화소그룹이 상기 게이트 배선이 연장된 방향으로 반복적으로 배열되고,
    인접하는 상기 제 3 박막트랜지스터 및 제 4 박막트랜지스터 그리고 제 N+1 번째 게이트 배선 및 제 M-1 번째 데이터 배선과 연결된 제 6 박막트랜지스터를 포함하는 제 2 부화소그룹이 상기 게이트 배선이 연장된 방향으로 반복적으로 배열되며,
    상기 제 1 부화소그룹과 제 2 부화소그룹이 상기 데이터 배선이 연장된 방향으로 교번하여 반복적으로 배열되는 것을 특징으로 하는 액정표시장치의 구동방법.

  7. 제6항에 있어서,
    상기 제 M-2 번째 데이터 배선을 통해 인가되는 상기 제 1 극성의 데이터 신호의 전압레벨은 하이레벨이고,
    상기 제 M-1 번째 데이터 배선을 통해 인가되는 상기 제 2 극성의 데이터 신호의 전압레벨은 하이레벨이고,
    상기 제 M 번째 데이터 배선을 통해 인가되는 상기 제 1 극성의 데이터 신호의 전압레벨은 한 수평기간마다 하이레벨 및 로우레벨이 반복되는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020110117066A 2011-11-10 2011-11-10 액정표시장치 및 그 구동방법 KR101872481B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110117066A KR101872481B1 (ko) 2011-11-10 2011-11-10 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110117066A KR101872481B1 (ko) 2011-11-10 2011-11-10 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20130051740A KR20130051740A (ko) 2013-05-21
KR101872481B1 true KR101872481B1 (ko) 2018-06-29

Family

ID=48661622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110117066A KR101872481B1 (ko) 2011-11-10 2011-11-10 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101872481B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467364B1 (ko) * 2015-11-03 2022-11-15 삼성디스플레이 주식회사 표시 장치
KR102627340B1 (ko) * 2016-07-13 2024-01-19 엘지디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319345B1 (ko) * 2009-08-04 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Also Published As

Publication number Publication date
KR20130051740A (ko) 2013-05-21

Similar Documents

Publication Publication Date Title
US9251755B2 (en) Gate driver and liquid crystal display including the same
US8063876B2 (en) Liquid crystal display device
US9035937B2 (en) Liquid crystal display and method of operating the same
US20110249046A1 (en) Liquid crystal display device
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
KR20070111041A (ko) 액정표시장치 및 이의 구동방법
KR20140147300A (ko) 표시 장치 및 그 구동 방법
KR20060023395A (ko) 액정 표시 장치 및 그 구동 방법
KR20130057704A (ko) 표시 장치 및 그 구동 방법
KR20080000746A (ko) 액정표시장치
US20120098816A1 (en) Liquid Crystal Display and Driving Method Thereof
US7760196B2 (en) Impulsive driving liquid crystal display and driving method thereof
KR101872481B1 (ko) 액정표시장치 및 그 구동방법
KR101985245B1 (ko) 액정표시장치
US8624800B2 (en) Liquid crystal display device and driving method thereof
KR20130035029A (ko) 액정표시장치 및 그 구동방법
KR20080026718A (ko) 액정 표시 장치
KR20120090888A (ko) 액정 표시 장치
KR20060067291A (ko) 표시 장치
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR101481669B1 (ko) 액정표시장치
KR20160046981A (ko) 표시패널
KR102290615B1 (ko) 액정표시장치
KR20160035142A (ko) 액정표시장치와 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right