KR20080000746A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080000746A
KR20080000746A KR1020060058494A KR20060058494A KR20080000746A KR 20080000746 A KR20080000746 A KR 20080000746A KR 1020060058494 A KR1020060058494 A KR 1020060058494A KR 20060058494 A KR20060058494 A KR 20060058494A KR 20080000746 A KR20080000746 A KR 20080000746A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
supplied
dummy
shift register
Prior art date
Application number
KR1020060058494A
Other languages
English (en)
Other versions
KR101243540B1 (ko
Inventor
김태만
박준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060058494A priority Critical patent/KR101243540B1/ko
Publication of KR20080000746A publication Critical patent/KR20080000746A/ko
Application granted granted Critical
Publication of KR101243540B1 publication Critical patent/KR101243540B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 화질을 향상시킬 수 있는 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 표시영역과 비표시영역으로 구분되고, 상기 표시영역 상에 형성된 더미 게이트라인을 포함하는 복수의 게이트라인 및 복수의 데이터라인이 배열된 액정패널과, 상기 비표시영역 상에 형성된 게이트 드라이버를 포함하고, 상기 비표시영역 상에 형성되고 상기 더미 게이트라인으로 구동신호를 공급하는 더미 쉬프트 레지스터를 포함하는 것을 특징으로 한다.
스타트 펄스(SP) 신호, 더미 게이트라인

Description

액정표시장치{Liquid crystal display device}
도 1은 종래 액정표시장치를 나타낸 도면.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면.
도 3은 도 2의 게이트라인의 구동전압을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106a, 106b:제 1 및 제 2 데이터 드라이버 IC
107a, 107b:제 1 및 제 2 데이터 TCP
108:타이밍 컨트롤러
110(d):더미 쉬프트 레지스터
110-1 ~ 110-n:제 1 내지 제 n 쉬프트 레지스터
112:데이터 PCB 116:레벨 쉬프터
본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(CRT)을 대체하면서 LCD(이하, '액정표시장치'라 함)가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
도 1은 종래 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래 액정표시장치는 소정의 화상을 표시하는 액정패널(2)과, 상기 액정패널(2)의 일측면에 구비된 데이터 PCB(12)와, 상기 데이터 PCB(12)와 상기 액정패널(2) 사이에 접속된 복수의 데이터 TCP(7a, 7b)와 상기 복수의 데이터 TCP(7a, 7b) 내부에 실장된 복수의 데이터 드라이버 IC(6a, 6b)와, 상 기 액정패널(2)의 타측면에 구비된 게이트 드라이버(4)와, 상기 데이터 PCB(12) 내부에 실장된 소정의 제어신호를 생성하는 타이밍 컨트롤러(8) 및 상기 타이밍 컨트롤러(8)로부터 공급된 제어신호를 이용하여 소정의 전압을 생성하는 레벨 쉬프터(16)를 포함한다.
상기 액정패널(2)에는 복수의 게이트라인(GL1 ~ GLn)과, 상기 게이트라인(GL1 ~ GLn)에 수직 방향으로 배열된 복수의 데이터라인(DL1 ~ DLm)과, 상기 게이트라인(GL1 ~ GLn) 및 상기 데이터라인(DL1 ~ DLm)에 연결된 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)에 연결된 화소전극(P)과, 상기 화소전극(P)과 전단 게이트라인 사이에 형성된 스토리지 캐패시터(Cst)를 구비한다.
또한, 상기 액정패널(2)은 제 1 및 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 주입된 액정으로 이루어져 있다. 상기 제 1 기판 상에는 제조 비용을 줄이기 위해 상기 게이트 드라이버(4)가 내장될 수 있다.
상기 게이트 드라이버(4)는 위에서 언급한 바와 같이, 상기 제 1 기판상에 형성되어 있다. 상기 게이트 드라이버(4)에는 상기 게이트라인(GL1 ~ GLn)과 대응된 n 개의 쉬프트 레지스터(10-1 ~ 10-n)가 내장되어 있다.
상기 n 개의 쉬프트 레지스터(10-1 ~ 10-n)는 상기 게이트라인(GL1 ~ GLn)과 대응되고 복수의 박막트랜지스터(TFT)로 이루어져 있다.
상기 타이밍 컨트롤러(8)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭 신호를 이용하여 소정의 제어신호를 생성한다.
상기 레벨 쉬프터(16)는 상기 타이밍 컨트롤러(8)로부터 소정의 제어신호와 관계된 스타트 펄스(SP) 신호와, 소정의 전압들을 공급받고, 도시되지 않은 DC/DC 컨버터를 통해 만들어진 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 기준 전압으로 공급받는다. 상기 레벨 쉬프터(16)는 상기 스타트 펄스(SP) 신호와 소정의 전압들을 상기 게이트 하이 전압(VGL) 및 게이트 로우 전압(VGL)의 레벨로 만든다. 또한, 상기 레벨 쉬프터(16)는 상기 스타트 펄스(SP) 신호와 소정의 전압들 및 소정의 제어신호를 제 1 데이터 TCP(7a)를 통해 상기 게이트 드라이버(4)로 공급한다.
상기 게이트 드라이버(4)는 상기 스타트 펄스(SP) 신호와 소정의 전압들 구동을 위해 이용하고, 상기 소정의 제어신호를 조합하여 하나의 게이트 출력 신호를 만들어 낸다.
이와 같이 구성된 액정표시장치는 위에서 언급한 바와 같이, 게이트 드라이버(4)가 상기 액정패널(2)의 제 1 기판 상에 형성된 GIP(Gate In Panel) 구조로 이루어져 있다. 또한, 상기 액정패널(2)은 스토리지 온 게이트(Storage On Gate)방식으로 이루어져 있다.
상기 액정패널(2) 상에 형성된 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로 소정의 게이트 전압(Vgate)이 공급된다. 상기 제 1 게이트라인(GL1)으로 정의되는 화소영역에 형성된 스토리지 캐패시터(Cst)는 공통전압(Vcom)과 연결되어 있다. 상기 제 1 게이트라인(GL1)으로 정의되는 화소영역에는 일정하게 공통전압(Vcom)이 공급된다.
상기 제 1 게이트 라인(GL1) 내지 제 n 게이트라인(GLn)에는 상기 레벨 쉬프터(16)로부터 공급된 스타트 펄스(SP) 신호에 따라 순차적으로 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)이 공급된다.
상기 제 2 내지 제 n 게이트라인(GL1 ~ GLn) 각각은 전단 게이트라인(GL1 ~ GLn-1) 사이에 스토리지 캐패시터(Cst)가 형성된다. 위에서 언급한 바와 같이, 상기 제 1 게이트라인(GL1)은 전단 게이트라인이 존재하지 않기 때문에 스토리지 캐패시터(Cst)를 공통전극(미도시)를 이용해서 형성하게 된다.
따라서 상기 제 1 게이트라인(GL1)으로 정의되는 화소영역의 스토리지 캐패시터(Cst)는 공통전압(Vcom)에 영향을 받게 된다.
상기 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로 게이트 하이 전압(VGH)이 공급되면 상기 제 1 내지 제 n 게이트라인(GL1 ~ GLn)과 연결된 박막트랜지스터(TFT)는 턴-온(turn-on)된다.
이와 동시에, 전단 게이트라인(GL1 ~ GLn-1)과 연결된 스토리지 캐패시터(Cst)에 데이터 전압이 충전된다. 상기 전단 게이트라인(GL1 ~ GLn-1)과 연결된 스토리지 캐패시터(Cst)는 상기 제 2 내지 제 n 게이트라인(GL2 ~ GLn)으로 공급된 게이트 하이 전압(VGH)에 영향을 받게된다.
상기 제 2 내지 제 n 게이트라인(GL2 ~ GLn-1)과 연결된 스토리지 캐패시터(Cst)에 동일한 데이터 전압이 충전되면, 상기 공통전압(Vcom)과 연결된 스토리지 캐패시터(Cst)를 제외한 나머지 스토리지 캐패시터(Cst)에 충전된 데이터 전압은 게이트 하이 전압(VGH)에 영향을 받게된다.
즉, 상기 제 1 내지 제 n-1 게이트라인(GL1 ~ GLn-1)과 연결된 스토리지 캐패시터(Cst)에 충전된 데이터 전압은 게이트 하이 전압(VGH)으로 인해 영향을 받게 된다.
이로인해, 상기 제 1 내지 제 n-1 게이트라인(GL1 ~ GLn-1)과 연결된 스토리지 캐패시터(Cst)에 충전된 데이터 전압은 상기 공통전압(Vcom)과 연결된 스토리지 캐패시터(Cst)에 충전된 데이터 전압과 상이하게 된다.
예컨대, 상기 공통전압(Vcom)과 연결된 스토리지 캐패시터(Cst)에 충전된 데이터 전압이 상기 제 1 내지 제 n-1 게이트라인(GL1 ~ GLn-1)과 연결된 스토리지 캐패시터(Cst)에 충전된 데이터 전압보다 작게 되므로, 상기 제 1 게이트라인(GL1)으로 정의되는 화소영역은 다른 게이트라인들(GL2 내지 GLn) 상의 화소영역보다 밝게 보이는 현상이 발생한다.
이러한 현상으로 인해, 화면의 상부에 띠 형상의 밝음 현상으로 인해 화질이 저하되는 문제점이 있었다.
본 발명은 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 표시영역과 비표시영역으로 구분되고, 상기 표시영역 상에 형성된 더미 게이트라인을 포함하는 복수의 게이트라인 및 복수의 데이터라인이 배열된 액정패널과, 상기 비표시영역 상 에 형성된 게이트 드라이버를 포함하고, 상기 비표시영역 상에 형성되고 상기 더미 게이트라인으로 구동신호를 공급하는 더미 쉬프트 레지스터를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 소정의 화상을 표시하는 액정패널(102)과, 상기 액정패널(102)의 일측면에 구비된 데이터 PCB(112)와, 상기 액정패널(102)과 상기 데이터 PCB(112) 사이에 접속된 복수의 데이터 TCP(107a, 107b)와, 상기 복수의 데이터 TCP(107a, 107b) 각각에 실장된 복수의 데이터 드라이버 IC(106a, 106b)와, 상기 액정패널(102)의 타측면에 구비된 게이트 드라이버(104)를 포함한다.
상기 액정표시장치는 상기 게이트 드라이버(104)가 기판 상에 내장되어 있는 형태로 이루어져 있다.
상기 액정패널(102)은 박막트랜지스터(TFT)가 구비된 제 1 기판과, 컬러필터층이 구비된 제 2 기판, 상기 제 1 및 제 2 기판 사이에 형성된 액정층으로 이루어져 있다.
상기 액정패널(102)에는 복수의 화소영역을 정의하는 복수의 게이트라인(GL0 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)이 배열되며, 그 교차부에는 상기 박막트랜지스터(TFT)가 형성되고, 상기 박막트랜지스터(TFT)는 화소전극(미도시)과 전기적으로 전기적으로 연결되어 있으며 상기 화소전극으로 소정의 데이터 전압을 공급한다.
상기 박막트랜지스터(TFT)는 상기 복수의 게이트라인(GL0 ~ GLn)과 일체로 형성된 게이트 전극과, 상기 데이터라인(DL1 ~ DLm)과 일체로 형성되어 소정 간격 이격된 소스 및 드레인 전극과, 액티브층으로 이루어져 있다.
상기 박막트랜지스터(TFT)는 상기 복수의 게이트라인(GL0 ~ GLn)들 중 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로부터 게이트 하이 전압(VGH)이 공급되면 턴-온(turn-on)되고, 게이트 로우 전압(VGL)이 공급되면 턴-오프(turn-off)된다.
또한, 상기 박막트랜지스터(TFT)의 드레인 전극은 도시되지 않은 화소전극과 연결되고, 상기 화소전극은 전단 게이트라인과 오버랩 되어 스토리지 캐패시터(Cst)를 형성한다.
상기 스토리지 캐패시터(Cst)는 상기 복수의 데이터라인(DL1 ~ DLm)으로부터 공급된 데이터 전압을 한 프레임동안 유지하여 상기 액정패널(102) 상에 소정의 화상이 표시되도록 한다.
구체적으로 상기 스토리지 캐패시터(Cst)는 화소전극과 전단 게이트라인 사이에서 형성되는데 다음 프레임에서 상기 게이트라인으로 게이트 하이 전압(VGH)이 공급되기전까지 상기 데이터라인(DL1 ~ DLm)으로부터 공급된 데이터 전압을 유지하게 된다.
상기 액정패널(102)의 일측에는 앞서 서술한 바와 같이, 상기 게이트 드라이버(104)가 내장되어 있다.
상기 복수의 데이터 드라이버 IC(106a, 106b)는 상기 타이밍 컨트롤러(108) 로부터 공급된 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)에 아날로그 전압으로 변환된 데이터 전압을 공급한다. 상기 데이터 전압이 상기 데이터라인(DL1 ~ DLm)으로 공급됨에 따라 상기 액정패널(102) 상에 소정의 화상이 표시된다.
이때, 상기 데이터 전압은 상기 타이밍 컨트롤러(108)로부터 공급된 디지털 신호인 R, G, B 데이터 신호를 감마전압 생성부(미도시)에서 생성된 감마전압을 이용하여 아날로그 전압으로 변환된 값을 의미한다.
상기 데이터 PCB(112) 내부에는 소정의 제어신호를 생성하는 타이밍 컨트롤러(108)와, 상기 소정의 제어신호를 이용하여 스타트 펄스(SP) 신호 및 소정의 전압들을 생성하는 레벨 쉬프터(116)가 실장되어 있다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭 신호를 이용하여 소정의 제어신호를 생성한다. 상기 소정의 제어신호는 상기 레벨 쉬프터(116)로 공급된다.
또한, 상기 타이밍 컨트롤러(108)는 상기 시스템으로부터 공급된 프레임 단위의 R, G, B 데이터 신호를 라인 단위의 R, G, B 데이터 신호로 정렬하여 상기 복수의 데이터 드라이버 IC(106a, 106b)로 공급한다.
상기 게이트 드라이버(104)는 상기 액정패널(102)에 배열된 복수의 게이트라인(GL0 ~ GLn)과 대응되는 복수의 쉬프트 레지스터(110-1 ~ 110-n)로 이루어져 있다.
상기 레벨 쉬프터(116)는 상기 타이밍 컨트롤러(108)로부터 소정의 제어신호 와 관계된 스타트 펄스(SP) 신호와, 소정의 전압들을 공급받고, 도시되지 않은 DC/DC 컨버터를 통해 만들어진 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 기준 전압으로 공급받는다.
상기 스타트 펄스(SP) 신호는 도시되지 않은 시스템으로부터 공급된 수직동기신호(Vsync)의 블랭크 구간에서 상기 수직동기신호(Vsync)의 라이징 타임(rising time)보다 1 수평구간(1H) 앞서 출력되어 상기 레벨 쉬프터(116)로 공급된다.
또한, 상기 레벨 쉬프터(116)는 상기 스타트 펄스(SP) 신호와 소정의 전압들을 상기 게이트 하이 전압(VGL) 및 게이트 로우 전압(VGL)의 레벨로 만든다. 상기 레벨 쉬프터(116)는 상기 스타트 펄스(SP) 신호와 소정의 전압들 및 소정의 제어신호를 제 1 데이터 TCP(107a)를 통해 상기 게이트 드라이버(104)로 공급한다.
상기 게이트 드라이버(106)는 복수의 쉬프트 레지스터(110(d) ~ 110-n)로 이루어져 있다. 상기 복수의 쉬프트 레지스터(110(d) ~ 110-n)는 상기 액정패널(102)에 배열된 복수의 게이트라인(GL0 ~ GLn)과 전기적으로 연결되어 있다.
상기 액정패널(102)에 배열된 더미 게이트라인(GL0)은 제 1 내지 제 n 게이트라인(GL1 ~ GLn)과 동일한 재질로 이루어지며 동일 공정을 통해 형성된다.
이때, 상기 복수의 쉬프트 레지스터(110(d) ~ 110-n)는 소정의 트랜지스터(T)로 이루어져 있고 상기 소정의 트랜지스터(T)는 소정의 클럭신호로 구동된다. 이때, 상기 소정의 클럭신호는 일정한 레벨을 갖는 전압값을 의미한다.
상기 복수의 쉬프트 레지스터(110(d) ~ 110-n)의 갯수는 상기 복수의 게이트라인(GL0 ~ GLn)의 갯수와 대응되어 구비된다.
상기 더미 게이트라인(GL0)은 상기 게이트 드라이버(104)의 더미 쉬프트 레지스터(110(d))와 전기적으로 연결되고, 상기 제 1 게이트라인(GL1)은 상기 게이트 드라이버(104)의 제 1 쉬프트 레지스터(110-1)와 전기적으로 연결된다.
상기 제 n 게이트라인(GLn) 또한 상기 게이트 드라이버(104)의 제 n 쉬프트 레지스터(110-n)와 전기적으로 연결된다.
상기 더미 쉬프트 레지스터(110(d))는 상기 게이트 드라이버(104)에 구비된 제 1 내지 제 n 쉬프트 레지스터(110-1 ~ 110-n)와 동일한 회로로 이루어진다.
상기 더미 게이트라인(GL0)을 포함하여 상기 복수의 게이트라인(GL0 ~ GLn)에는 위에서 언급한 바와 같이, 상기 스타트 펄스(SP) 신호에 따라 순차적으로 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)이 공급된다. 상기 스타트 펄스(SP) 신호는 상기 게이트 하이 전압(VGH)과 동일한 전압 레벨을 갖는 전압값을 의미한다.
상기 더미 쉬프트 레지스터(110(d))는 상기 스타트 펄스(SP) 신호의 폴링 타임(falling time) 구간에 동기되어 상기 더미 쉬프트 레지스터(110(d))와 대응된 상기 액정패널(102)의 더미 게이트라인(GL0)으로 게이트 하이 전압(VGH)을 공급한다.
위에서 언급한 바와 같이, 상기 스타트 펄스(SP) 신호는 수직동기신호(Vsync)의 블랭크 구간동안 상기 수직동기신호(Vsync)의 라이징 타임(rising time)의 1 수평구간(1H) 전에 미리 출력되어 상기 더미 쉬프트 레지스터(110(d))로 공급된다.
이로인해, 상기 더미 쉬프트 레지스터(110(d))를 포함한 복수의 쉬프트 레지스터(110(d)) ~ 110-n)가 순차적으로 구동될 수 있다.
상기 더미 쉬프트 레지스터(110(d))의 출력단은 상기 제 1 쉬프트 레지스터(110-1)와 연결되어 있다. 따라서, 상기 더미 쉬프트 레지스터(110(d))에서 출력된 게이트 하이 전압(VGH)은 상기 제 1 쉬프트 레지스터(110-1)로 공급된다.
상기 제 1 쉬프트 레지스터(110-1)로 공급된 게이트 하이 전압(VGH)에 의해 상기 제 1 쉬프트 레지스터(110-1)는 상기 게이트 하이 전압(VGH)의 폴링 타임(falling time) 구간에 동기되어 상기 제 1 쉬프트 레지스터(110-1)와 대응된 상기 액정패널(102)의 제 1 게이트라인(GL1)으로 게이트 하이 전압(VGH)을 공급한다.
상기 제 1 쉬프트 레지스터(110-1)의 출력단은 상기 제 2 쉬프트 레지스터(110-2)와 연결되어 있다. 따라서, 상기 제 1 쉬프트 레지스터(110-1)에서 출력된 게이트 하이 전압(VGH)은 상기 제 2 쉬프트 레지스터(110-2)로 공급된다.
상기 제 2 쉬프트 레지스터(110-2)로 공급된 게이트 하이 전압(VGH)에 의해 상기 제 2 쉬프트 레지스터(110-2)는 상기 게이트 하이 전압(VGH)의 폴링 타임(falling time) 구간에 동기되어 상기 제 2 쉬프트 레지스터(110-2)와 대응된 상기 액정패널(102)의 제 2 게이트라인(GL2)으로 게이트 하이 전압(VGH)을 공급한다.
이와 같이, 상기 액정패널(102)에 배열된 더미 게이트라인(GL0)으로 게이트 하이 전압(VGH)이 공급된후, 순차적으로 상기 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로 게이트 하이 전압(VGH)이 공급된다.
상기 게이트 드라이버(104) 내부에 상기 액정패널(102)의 더미 게이트라 인(GL0)과 전기적으로 연결된 더미 쉬프트 레지스터(110(d))를 별도로 구비하여 상기 더미 게이트라인(GL0)에도 게이트 하이 전압(VGH)이 공급되도록 한다.
이로인해, 상기 더미 게이트라인(GL0)은 상기 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로 공급된 게이트 하이 전압(VGH)과 동일한 게이트 하이 전압(VGH)이 공급될 수 있다.
결국, 상기 더미 게이트라인(GL0)으로 공급된 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 평균값과 상기 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로 공급된 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 평균값이 동일해진다.
도 3은 도 2의 게이트라인의 구동전압을 나타낸 도면이다.
도 2 및 도 3에 도시된 바와 같이, 상기 레벨 쉬프터(116)는 상기 타이밍 컨트롤러(108)로부터 소정의 제어신호와 관련된 상기 스타트 펄스(SP) 신호를 공급받아서 상기 스타트 펄스(SP) 신호를 증폭시켜, 이를 상기 더미 쉬프트 레지스터(110(d))로 상기 스타트 펄스(SP) 신호를 공급한다.
위에서 언급한 바와 같이, 상기 스타트 펄스(SP) 신호는 수직동기신호(Vsync)의 블랭크 구간동안 상기 수직동기신호(Vsync)의 라이징 타임(rising time)의 1 수평구간(1H) 전에 미리 출력되어 상기 더미 쉬프트 레지스터(110(d))로 공급된다.
이로인해, 상기 더미 쉬프트 레지스터(110(d))를 포함한 복수의 쉬프트 레지스터(110(d)) ~ 110-n)가 순차적으로 구동될 수 있다.
이로인해, 상기 더미 쉬프트 레지스터(110(d))와 전기적으로 연결된 액정패 널(102)의 더미 게이트라인(GL0)으로 상기 스타트 펄스(SP) 신호가 1 수평구간(1H) 동안 공급된다.
이때, 상기 스타트 펄스(SP) 신호는 위에서 언급한 바와 같이, 게이트 하이 전압(VGH)과 동일한 전압 레벨을 갖는 전압값을 의미한다.
상기 레벨 쉬프터(116)로부터 공급된 스타트 펄스(SP) 신호가 상기 더미 쉬프트 레지스터(110(d))로 공급되면, 1 수평구간(1H)이 지난 뒤에 게이트 하이 전압(VGH)이 상기 더미 쉬프트 레지스터(110(d))와 연결된 상기 액정패널(102)의 더미 게이트라인(GL0)으로 공급된다.
다시 말하면, 상기 더미 쉬프트 레지스터(110(d))로 공급된 스타트 펄스(SP) 신호의 폴링 타임(falling time)에 동기되어 상기 더미 게이트라인(GL0)으로 게이트 하이 전압(VGH)이 공급된다.
상기 더미 게이트라인(GL0)으로 게이트 하이 전압(VGH)이 공급되는 동안 상기 게이트 하이 전압(VGH)은 제 1 쉬프트 레지스터(110-1)로 공급되고, 상기 더미 게이트라인(GL0)으로 공급된 게이트 하이 전압(VGH)의 폴링 타임(falling time)에 동기되어 상기 액정패널(102)의 제 1 게이트라인(GL1)으로 공급된다.
결국, 상기 더미 게이트라인(GL0)으로 게이트 하이 전압(VGH)이 공급되고 상기 더미 게이트라인(GL0)으로 공급된 게이트 하이 전압(VGH)의 폴링 타임(falling time)에 동기되어 상기 제 1 게이트라인(GL1)으로 게이트 하이 전압(VGH)이 순차적으로 공급된다.
또한, 상기 제 1 게이트라인(GL1)으로 공급된 게이트 하이 전압(VGH)의 폴링 타임(falling time)에 동기되어 제 2 게이트라인(GL2)으로 게이트 하이 전압(VGH)이 순차적으로 공급된다.
이와 같이, 상기 복수의 게이트라인(GL0 ~ GLn)으로 공급된 전압들의 평균값이 유사해짐에 따라 종래의 액정표시장치에서, 더미 게이트라인(GL0)으로 게이트 로우 전압(VGL)만을 공급해서 발생한 화질저하와 같은 문제점을 극복할 수 있다.
본 발명에 따른 액정표시장치는 게이트 드라이버 내에 더미 쉬프트 레지스터를 구비하여 상기 더미 쉬프트 레지스터와 전기적으로 연결된 더미 게이트라인으로 게이트 하이 전압(VGH)을 공급하도록 한다.
이에 따라, 본 발명에 따른 액정표시장치는 상기 더미 게이트라인(GL0)으로도 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)이 공급되어 액정패널(102)의 제 1 내지 제 n 게이트라인(GL1 ~ GLn)으로 공급된 게이트 전압(Vgate)의 평균값과 동일해 진다.
결국, 종래의 액정표시장치에서 더미 게이트라인(GL0)으로 게이트 로우 전압(VGL)만이 공급되어 발생했던 화질저하와 같은 문제점을 해결하여 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 더미 쉬프트 레지스터를 별도로 구비하여 액정패널 상에서 상기 더미 쉬프트 레지스터와 전기적으로 연결된 더미 게이트라인으로 게이트 하이 전압을 공급함으로써, 상기 더미 게이트라인으로 공급된 전압의 평균값과 상기 더미 게이트라인을 제외한 게이트라인으 로 공급된 게이트 전압의 평균값이 동일해짐에 따라 종래의 액정표시장치에서 발생한 화질저하와 같은 문제점을 해결하여 화질을 향상시킬 수 있다.

Claims (4)

  1. 표시영역과 비표시영역으로 구분되고, 상기 표시영역 상에 형성된 더미 게이트라인을 포함하는 복수의 게이트라인 및 복수의 데이터라인이 배열된 액정패널;
    상기 비표시영역 상에 형성된 게이트 드라이버를 포함하고,
    상기 비표시영역 상에 형성되고 상기 더미 게이트라인으로 구동신호를 공급하는 더미 쉬프트 레지스터를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 구동신호는 수직동기신호의 블랭크 구간동안 상기 수직동기신호의 라이징 타임보다 1 수평구간 미리 출력되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 구동신호의 폴링 시점에 동기되어 상기 복수의 게이트라인 중 제 1 게이트라인으로 하이 레벨 신호가 공급되는 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서,
    상기 제 1 게이트라인으로 공급된 하이 레벨 신호의 폴링 시점에 동기되어 제 2 내지 제 n 게이트라인으로 순차적으로 하이 레벨 신호가 공급되는 것을 특징으로 하는 액정표시장치.
KR1020060058494A 2006-06-28 2006-06-28 액정표시장치 KR101243540B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058494A KR101243540B1 (ko) 2006-06-28 2006-06-28 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058494A KR101243540B1 (ko) 2006-06-28 2006-06-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080000746A true KR20080000746A (ko) 2008-01-03
KR101243540B1 KR101243540B1 (ko) 2013-03-20

Family

ID=39212869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058494A KR101243540B1 (ko) 2006-06-28 2006-06-28 액정표시장치

Country Status (1)

Country Link
KR (1) KR101243540B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014731A (ko) * 2012-07-25 2014-02-06 엘지디스플레이 주식회사 내장형 게이트 드라이버를 갖는 표시장치와 그 구동방법
KR101430983B1 (ko) * 2012-06-27 2014-08-20 주식회사 실리콘웍스 입력 버퍼, 상기 입력 버퍼를 갖는 게이트 드라이버 집적 회로 및 액정표시장치 구동 회로
US9343030B2 (en) 2009-12-29 2016-05-17 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
KR20160060333A (ko) * 2014-11-20 2016-05-30 엘지디스플레이 주식회사 표시장치
US9361843B2 (en) 2012-09-28 2016-06-07 Silicon Works Co., Ltd. Input buffer circuit and gate driver IC including the same
KR20160067315A (ko) * 2014-12-03 2016-06-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US9437166B2 (en) 2011-08-08 2016-09-06 Samsung Display Co., Ltd. Bi-directional driving scan driver
WO2024159448A1 (zh) * 2023-02-01 2024-08-08 京东方科技集团股份有限公司 显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101760521B1 (ko) 2011-03-04 2017-07-21 엘지디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091388A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343030B2 (en) 2009-12-29 2016-05-17 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
US9437166B2 (en) 2011-08-08 2016-09-06 Samsung Display Co., Ltd. Bi-directional driving scan driver
KR101430983B1 (ko) * 2012-06-27 2014-08-20 주식회사 실리콘웍스 입력 버퍼, 상기 입력 버퍼를 갖는 게이트 드라이버 집적 회로 및 액정표시장치 구동 회로
KR20140014731A (ko) * 2012-07-25 2014-02-06 엘지디스플레이 주식회사 내장형 게이트 드라이버를 갖는 표시장치와 그 구동방법
US9361843B2 (en) 2012-09-28 2016-06-07 Silicon Works Co., Ltd. Input buffer circuit and gate driver IC including the same
KR20160060333A (ko) * 2014-11-20 2016-05-30 엘지디스플레이 주식회사 표시장치
KR20160067315A (ko) * 2014-12-03 2016-06-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
WO2024159448A1 (zh) * 2023-02-01 2024-08-08 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
KR101243540B1 (ko) 2013-03-20

Similar Documents

Publication Publication Date Title
KR101243540B1 (ko) 액정표시장치
KR101285054B1 (ko) 액정표시장치
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
US8416231B2 (en) Liquid crystal display
US8711073B2 (en) Flat panel crystal display employing simultaneous charging of main and subsidiary pixel electrodes
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101244575B1 (ko) 액정표시장치
JP2007011363A (ja) 液晶表示装置及びその駆動方法
KR20030083309A (ko) 액정표시장치
US20080001882A1 (en) Liquid crystal display device and method of driving the same
KR20070071322A (ko) 액정패널
KR20070109345A (ko) 액정표시장치 및 그의 구동방법
JP2015018064A (ja) 表示装置
KR20140147300A (ko) 표시 장치 및 그 구동 방법
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
US20130135360A1 (en) Display device and driving method thereof
US8913046B2 (en) Liquid crystal display and driving method thereof
KR20070025662A (ko) 액정표시장치 및 그의 구동방법
US20080088556A1 (en) Method of driving liquid crystal display device
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR20120050113A (ko) 액정 표시 장치 및 그 구동 방법
KR101245942B1 (ko) 액정패널, 액정표시장치 그의 구동방법
KR20070024893A (ko) 액정표시장치 및 그의 구동방법
KR102290615B1 (ko) 액정표시장치
KR20180014337A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8