KR20070071322A - 액정패널 - Google Patents

액정패널 Download PDF

Info

Publication number
KR20070071322A
KR20070071322A KR1020050134661A KR20050134661A KR20070071322A KR 20070071322 A KR20070071322 A KR 20070071322A KR 1020050134661 A KR1020050134661 A KR 1020050134661A KR 20050134661 A KR20050134661 A KR 20050134661A KR 20070071322 A KR20070071322 A KR 20070071322A
Authority
KR
South Korea
Prior art keywords
lines
thin film
common voltage
voltage
gate
Prior art date
Application number
KR1020050134661A
Other languages
English (en)
Other versions
KR101256665B1 (ko
Inventor
신형범
김홍식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050134661A priority Critical patent/KR101256665B1/ko
Priority to US11/448,109 priority patent/US8144089B2/en
Priority to TW095120278A priority patent/TWI374415B/zh
Priority to CN200610091843A priority patent/CN100587788C/zh
Publication of KR20070071322A publication Critical patent/KR20070071322A/ko
Application granted granted Critical
Publication of KR101256665B1 publication Critical patent/KR101256665B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

킥백전압(ㅿVp)을 감소시켜 화질을 향상시킬 수 있는 액정패널이 개시된다.
본 발명에 따른 액정패널은 복수의 화소영역을 정의하는 복수의 게이트라인과 복수의 데이터라인과, 상기 복수의 게이트라인과 평행하게 배열된 복수의 공통전압라인과, 상기 복수의 데이터라인과 평행하게 배열되며 상기 복수의 데이터라인의 좌측면에 형성되어 상기 복수의 게이트라인과 함께 복수의 더미 화소영역을 정의하는 더미 공통전압라인과, 상기 복수의 화소영역상에 형성된 제 1 박막트랜지스터 및 상기 복수의 더미 화소영역 상에 형성된 제 2 박막트랜지스터를 포함한다.
킥백전압(ㅿVp), 박막트랜지스터, 화소영역

Description

액정패널{Liquid crystal panel}
도 1은 종래의 액정표시장치를 나타낸 도면.
도 2는 도 1의 액정패널에 인가되는 전압을 나타낸 파형도.
도 3은 본 발명의 제 1 실시예에 따른 액정패널을 구비한 액정표시장치를 나타낸 도면.
도 4는 도 3의 액정패널을 상세히 나타낸 도면.
도 5는 도 3의 액정패널에 인가되는 전압을 나타낸 파형도.
도 6은 본 발명의 제 2 실시예에 따른 액정패널을 상세히 나타낸 도면.
본 발명은 액정표시장치에 관한 것으로 특히, 킥백전압(ㅿVp)을 감소시켜 화질을 향상시킬 수 있는 액정패널에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(CRT)을 대체하면서 LCD(이하, '액정표시장치'라 함)가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
도 1은 종래의 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널(2)과, 상기 액정패널(2)의 복수개의 게이트라인(GL0 ~ GLn)을 구동하기 위한 게이트 드라이버(4)와, 상기 액정패널(2)의 데이터라인(DL1 ~ DLm)을 구동하기 위한 데이터 드라이버(6)와, 상기 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하기 위한 타이밍 컨트롤러(8)를 구비한다.
상기 액정패널(2)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 그 교차부에는 박막트랜지스터(TFT)와 상기 박막트랜지스터(TFT)와 연결된 화소전극(미도시)이 형성된다. 상기 화소전극은 상기 복수의 게이트라인 (GL1 ~ GLn)과 평행하게 배열된 공통전압라인(VL1, VL2,,)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
상기 게이트 드라이버(4)는 상기 타이밍 컨트롤러(8)로부터 생성된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL1 ~ GLn)으로 스캔신호를 공급한다. 상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)로부터 생성된 데이터 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)으로 데이터 전압을 공급한다.
상기 타이밍 컨트롤러(8)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭신호를 이용해서 상기 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어하는 소정의 제어신호를 생성한다.
이와 같은 방식으로 구동되는 액정표시장치에 있어서, 상기 복수의 게이트라인(GL0 ~ GLn)에는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)이 공급된다. 여기서, 상기 게이트라인(GL0~ GLn)에 해당하는 수평기간동안(1H) 게이트 하이 전압(VGH)을 공급하고, 나머지 기간에는 게이트 로우 전압(VGL)을 인가한다.
이때, 상기 게이트 하이 전압(VGH)은 상기 박막트랜지스터(TFT)를 턴-온(turn-on) 시키며 상기 박막트랜지스터(TFT)가 턴-온(turn-on) 되는 기간동안 상기 데이터 드라이버(6)로부터 공급된 데이터 전압이 상기 화소전극에 충전된다.
상기 게이트라인(GL0 ~ GLn)에 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 바뀌면서 상기 박막트랜지스터(TFT)는 턴-오프(turn-off) 상태로 바뀌게 되고 그순간 상기 화소전극에 충전된 데이터 전압(Vd)은 도 2에 도시된 바와 같이, 상기 박막트랜지스터(TFT)의 기생 용량(Cgs)에 의해 킥백전압(ㅿVp) 만큼 전압강하가 발생한다.
상기 킥백전압(ㅿVp)은 하기 수학식 1으로 표현된다.
Figure 112005078166030-PAT00001
여기서,
Figure 112005078166030-PAT00002
는 킥백전압(ㅿVp)이고
Figure 112005078166030-PAT00003
는 박막트랜지스터(TFT)의 게이트 전극(G)과 소스전극(C) 사이의 캐패시터이다. 또한,
Figure 112005078166030-PAT00004
는 스토리지 캐패시터이고,
Figure 112005078166030-PAT00005
는 액정셀의 캐패시터이며,
Figure 112005078166030-PAT00006
는 게이트 하이 전압이고,
Figure 112005078166030-PAT00007
은 게이트 로우 전압을 나타낸다.
상기 킥백전압(ㅿVp)으로 인해 상기 액정패널(2) 상에 표시되는 화상에는 플리커 및 잔상이 발생되어 화질이 저하되는 문제점을 초래하게 된다. 따라서, 상기 킥백전압(ㅿVp)이 감소되는 구조를 갖는 액정패널에 대한 연구가 행해지고 있다.
본 발명은 킥백전압(ㅿVp)을 감소시켜 화질을 향상시킬 수 있는 구조를 갖는 액정패널을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정패널은 복수의 화소영역을 정의하는 복수의 게이트라인과 복수의 데이터라인과, 상기 복수의 게이트라인과 평행하게 배열된 복수의 공통전압라인과, 상기 복수의 데이터라인과 평행하게 배열되며 상기 복수의 데이터라인의 좌측면에 형성되어 상기 복수의 게이트라인과 함께 복수의 더미 화소영역을 정의하는 더미 공통전압라인과, 상기 복수의 화소영역상에 형성된 제 1 박막트랜지스터 및 상기 복수의 더미 화소영역 상에 형성된 제 2 박막트랜지스터를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정패널을 구비한 액정표시장치를 나타낸 도면이다.
도 3에 도시된 바와같이, 본 발명에 따른 액정표시장치는 복수의 화소영역을 정의하는 복수의 게이트라인(GL0 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(102)과, 상기 복수의 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(104)와, 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)를 포함한다.
상기 액정표시장치에 관한 자세한 설명 중 위에서 언급한 바와 동일한 설명은 생략하기로 한다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 화소영역을 정의하고, 상기 게이트라인(GL0 ~ GLn)과 평행하게 공 통전압라인(VL1, VL2,,)이 배열되어 있다. 상기 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열된 그 교차부에는 스위칭 소자인 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)와 상기 제 1 박막트랜지스터(TFT-1)와 연결된 화소전극(미도시)이 형성되어 있다.
상기 화소전극은 상기 복수의 공통전압라인(VL1, VL2,,)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 복수의 게이트라인(GL1 ~ GLn)과 연결되어 있고 상기 복수의 게이트라인(GL1 ~ GLn)으로 공급되는 스캔신호 즉, 게이트 하이 전압(VGH)에 의해 턴-온(turn-on)되고, 게이트 로우 전압(VGL)에 의해 턴-오프(turn-off)된다.
상기 제 1 박막트랜지스터(TFT-1)는 상기 화소전극과 연결되어 있는데 상기 화소전극은 상기 공통전압라인(VL1, VL2,,)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
또한, 상기 액정패널(102)은 제 1 및 제 2 기판과 상기 제 1 및 제 2 기판 사이에 주입된 액정으로 이루어져 있다.
도 4는 도 3의 액정패널을 상세히 나타낸 도면이다.
도 3 및 도 4에 도시된 바와 같이, 상기 액정패널(102) 상에는 복수의 화소영역을 정의하는 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 1 내지 제 4 데이터라인(DL1 ~ DL4)이 배열되어 있고 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 평행하게 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)이 배열되어 있다.
상기 화소영역에는 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성되어 있고 상기 제 1 박막트랜지스터(TFT-1)는 도시되지 않은 화소전극과 연결되어 있다. 상기 화소전극은 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)에는 상기 액정에 기준전압이 되는 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 제 2 내지 제 4 게이트라인(GL2 ~ GL4)과 전기적으로 연결되어 있고 상기 제 2 내지 제 4 게이트라인(GL2 ~ GL4)으로 게이트 하이 전압(VGH)이 공급되면 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 턴-온(turn-on)된다.
상기 제 1 박막트랜지스터(TFT-1)가 턴-온(turn-on) 되면, 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)을 통해 데이터 신호가 상기 제 1 박막트랜지스터(TFT-1)의 소스 및 드레인 단자를 통해 상기 화소전극으로 공급된다.
또한, 상기 제 2 박막트랜지스터(TFT-2)가 동시에 턴-온(turn-on) 되면, 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)을 통해 상기 제 2 박막트랜지스터(TFT-2)의 소스 및 드레인 단자로 공통전압(Vcom)이 공급된다.
이어 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)으로 게이트 로우 전압(VGL)이 공급되는데, 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)으로 공급된 게이트 로우 전압(VGL)은 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)로 공급된다.
상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)의 게이트 단자로 상기 게이트 로우 전압(VGL)이 공급되면 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 턴-오프(turn-off) 된다. 상기 제 1 박막트랜지스터(TFT-1)가 턴-오프(tufn-off) 되면 상기 화소전극으로 공급된 데이터 신호는 킥백전압(ㅿVp) 만큼의 전압강하가 발생하게 된다.
또한, 상기 제 2 박막트랜지스터(TFT-2)의 소스 및 드레인 단자로 공급된 공통전압(Vcom)도 도 5에 도시된 바와 같이, 상기 킥백전압(ㅿVp) 만큼의 전압강하(ㅿVcom)가 발생하게 된다.
결국, 상기 화소전극에 공급된 데이터 신호에서 발생한 킥백전압(ㅿVp)과 상기 제 2 박막트랜지스터(TFT-2)로 공급된 공통전압(Vcom)에서 발생한 전압강하(ㅿVcom)가 서로 동일해지므로 상기 킥백전압(ㅿVp)이 상쇄된다.
이로인해, 상기 화소전극으로 공급된 데이터 신호는 상기 복수의 게이트라인(GL1 ~ GLn)으로 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 변경되는 순간에 발생하는 킥백전압(ㅿVp)이 상쇄되어 종래의 액정패널에서 발생한 플리커와 같은 화질저하가 발생하지 않는다.
본 발명에 따른 액정패널(102)은 화소영역 각각에 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 구비함으로써 킥백전압(ㅿVp)을 방지하여 플리커를 방지할 수 있는 한편, 상기 화소영역 각각에 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 구비함에 따라 개구율이 감소하게 되는 문제점이 발생하게 되었다.
따라서, 상기 화소영역의 개구율을 감소시키지 않으면서 상기 킥백전압(ㅿ Vp)을 방지할 수 있는 액정표시장치에 대한 연구가 초래된다.
도 6은 본 발명의 제 2 실시예에 따른 액정패널을 상세히 나타낸 도면이다.
도 6에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정패널(202)은 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 교차로 배열된 제 1 내지 제 4 데이터라인(DL1 ~ DL4)과, 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 평행하게 배열된 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)을 포함한다. 또한, 상기 액정패널(202)에는 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)과 평행한 더미 공통전압라인(200)이 배열된다.
상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)은 일예로, 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 동일 공정을 통해 형성되고, 상기 더미 공통전압라인(200)은 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)과 동일 공정을 통해 형성된다.
상기 액정패널(202)은 제 1 및 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 주입된 액정으로 이루어져있다.
상기 더미 공통전압라인(200)은 상기 제 1 데이터라인(DL1)의 좌측에 위치하며 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 교차로 배열되어 더미 화소영역(Pd)을 정의한다.
즉, 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)은 복수의 화소영역(P)을 정의하고 상기 더미 공통전압라인(200)과 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)은 복수의 더미 화소영역(Pd) 을 정의한다.
상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 상기 더미 공통전압라인(200)으로 정의되는 복수의 더미 화소영역(Pd)에는 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 상기 더미 공통전압라인(200)의 교차부에 제 1 박막트랜지스터(TFT-1)와 상기 제 1 박막트랜지스터(TFT-1)와 전기적으로 연결되어 있는 화소전극(미도시)이 형성된다. 또한, 상기 더미 화소영역(Pd)에는 제 1 스토리지 캐패시터(Cst-1)가 형성된다.
상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)으로 정의되는 복수의 화소영역(P)에는 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)과 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)의 교차부에 제 2 박막트랜지스터(TFT-2)와 상기 제 2 박막트랜지스터(TFT-2)와 전기적으로 연결되어 있는 화소전극이 형성된다. 또한, 상기 화소영역(P)에는 제 2 스토리지 캐패시터(Cst-2)가 형성된다.
상기 더미 화소영역(Pd) 상에 형성된 화소전극(미도시)은 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)과 전기적으로 연결되어 있다. 이를 상세히 하면, 상기 더미 화소영역(Pd) 상에 형성된 화소전극으로 공급되는 전압은 상기 화소영역(P) 상에 형성된 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)으로 공급된다.
이때, 상기 더미 공통전압라인(200) 및 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)에는 공통전압(Vcom)이 공급된다.
상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 제 1 내지 제 3 게 이트라인(GL1 ~ GL3)으로 공급되는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)에 의해 동시에 턴-온/오프(turn-on/off) 된다.
상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)으로 게이트 하이 전압(VGH)이 공급되면 상기 더미 화소영역(Pd)에 형성된 제 1 박막트랜지스터(TFT-1)가 턴-온(turn-on)되고 상기 더미 공통전압라인(200)으로 공급된 공통전압(Vcom)은 상기 제 1 박막트랜지스터(TFT-1)로 공급된다.
동시에 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)으로 게이트 하이 전압(VGH)이 공급되면 상기 화소영역(P)에 형성된 제 2 박막트랜지스터(TFT-2)가 턴-온(turn-on)되고 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)을 통해 데이터 신호가 상기 제 2 박막트랜지스터(TFT-2)로 공급된다.
이때, 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)과 상기 더미 공통전압라인(200)에는 서로 동일한 공통전압(Vcom)이 공급된다.
이어, 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)으로 게이트 로우 전압(VGL)이 공급되면 상기 더미 화소영역(Pd)에 형성된 제 1 박막트랜지스터(TFT-1)가 턴-오프(turn-off)되고 상기 제 1 박막트랜지스터(TFT-1)로 공급된 공통전압(Vcom)은 상기 제 1 스토리지 캐패시터(Cst-1)로 공급되어 충전된다.
이때, 상기 제 1 박막트랜지스터(TFT-1)는 상기 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀌는 순간에 소정의 전압강하가 발생하게 되는데 이는 상기 제 1 스토리지 캐패시터(Cst-1)에 충전된 공통전압(Vcom)에 영향을 미친다.
즉, 상기 제 1 스토리지 캐패시터(Cst-1)에 충전된 공통전압(Vcom)은 상기 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀌는 순간에 전압강하(ㅿVcom)가 발생하게 된다. 상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)은 상기 제 1 박막트랜지스터(TFT-1)와 전기적으로 연결된 화소전극으로 공급된다.
이때, 상기 화소전극은 상기 화소영역(P) 상에 배열된 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)과 전기적으로 연결되어 있기 때문에 상기 화소전극으로 공급된 상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)은 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)으로 공급된다.
상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)으로 인해 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)에는 상기 공통전압(Vcom)과 상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)의 차이값이 공급된다.
이와 동시에, 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)으로 게이트 로우 전압(VGL)이 공급되면 상기 화소영역(P)에 형성된 제 2 박막트랜지스터(TFT-2) 역시 턴-오프(turn-off)된다.
상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)을 통해 상기 제 2 박막트랜지스터(TFT-2)로 공급된 상기 데이터 신호는 상기 제 2 스토리지 캐패시터(Cst-2)로 공급되고 한 프레임 동안 충전된다.
이때, 상기 제 2 박막트랜지스터(TFT-2) 역시 상기 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀌는 순간에 소정의 전압강하가 발생하게 되는데 이는 상기 제 2 스토리지 캐패시터(Cst-2)에 충전된 데이터 신호에 영향을 미친다.
즉, 상기 제 2 스토리지 캐패시터(Cst-2)에 충전된 데이터 신호는 상기 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 바뀌는 순간에 전압강하(ㅿVp)가 발생하게 된다. 상기 데이터 신호의 전압강하를 킥백전압(ㅿVp)이라고 한다.
상기 제 2 스토리지 캐패시터(Cst-2)에 공급된 데이터 신호는 상기 킥백전압(ㅿVp)만큼의 전압강하가 발생하며 상기 제 2 스토리지 캐패시터(Cst-2)에는 상기 데이터 신호와 상기 킥백전압(ㅿVp)의 차이값이 한 프레임 동안 충전된다.
상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)로 게이트 로우 전압(VGL)이 공급되면 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)과 상기 더미 공통전압라인(200)에는 위에서 언급한 바와 같이, 서로 상이한 전압이 공급된다.
즉, 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)로 게이트 로우 전압(VGL)이 공급되면, 상기 더미 공통전압라인(200)에는 공통전압(Vcom)이 공급되고 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)에는 상기 공통전압(Vcom)과 상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)이 공급된다.
이때, 상기 제 2 스토리지 캐패시터(Cst-2)는 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)과 상기 화소영역(P)에 형성된 화소전극이 오버랩되어 형성된 것이다. 따라서, 상기 제 2 스토리지 캐패시터(Cst-2)는 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)으로 공급된 전압값에 영향을 받는다.
결국, 상기 더미 화소영역(Pd)에서 발생한 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)은 상기 화소영역(P)에서 발생한 킥백전압(ㅿVp)과 서로 상쇄되어 종래의 액정패널에서 발생한 플리커와 같은 화질저하를 방지시킬 수 있다.
이를 위해, 상기 더미 화소영역(Pd)에서 발생한 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)은 상기 화소영역(P)에서 발생한 킥백전압(ㅿVp)과 서로 동일하도록 설정해야 한다.
상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)과 상기 킥백전압(ㅿVp)이 동일하여 서로 상쇄되도록 하기 위해서는 일예로, 상기 제 1 박막트랜지스터(TFT-1)의 기생용량(Cgs')과 상기 제 2 박막트랜지스터(TFT-2)의 기생용량(Cgs)의 크기에 따라 결정될 수 있다.
상기 제 1 박막트랜지스터(TFT-1)의 기생용량(Cgs')의 크기는 상기 제 2 박막트랜지스터(TFT-2)의 기생용량(Cgs)와 데이터라인 수의 곱에 의해 결정된다.
이와 같이 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)의 기생용량(Cgs', Cgs)의 크기를 결정함에 따라 상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)과 상기 킥백전압(ㅿVp)이 동일해질 수 있다.
상기 더미 화소영역(Pd)과 상기 화소영역(P) 상에 형성된 기생용량(Cgs')의 크기를 조정하여 상기 공통전압의 전압강하된 전압(ㅿVcom)과 상기 킥백전압(ㅿVp)을 동일하게 설정할 수 있다.
결국, 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 제 1 내지 제 3 게이트라인(GL1 ~ GL3)으로 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 바뀌는 순간 각각 영향을 받게된다.
이로인해, 상기 제 1 스토리지 캐패시터(Cst-1)에 충전된 공통전압(Vcom)은 소정의 전압강하가 발생하게 되고 상기 공통전압의 전압강하된 전압(ㅿVcom)은 상 기 화소영역(P)의 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)으로 공급된다.
상기 화소영역(P)의 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)으로 공급된 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)으로 인해 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)에는 상기 공통전압(Vcom)과 상기 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)의 차이값이 공급된다.
또한, 상기 제 2 스토리지 캐패시터(Cst-2)에 충전된 데이터 신호는 상기 킥백전압(ㅿVp)만큼의 전압강하가 발생하게 된다. 상기 제 2 스토리지 캐패시터(Cst-2)에 충전된 데이터 신호는 상기 킥백전압(ㅿVp)을 뺀 차이값이다.
상기 킥백전압(ㅿVp)과 상기 공통전압의 전압강하된 전압(ㅿVcom)은 서로 동일하여 상쇄된다.
따라서, 본 발명에 따른 액정패널은 종래의 액정패널에서 발생한 플리커와 같은 화질저하를 개선하고 화질을 향상시킬 수 있게된다. 또한, 화소영역 내부에 하나의 박막트랜지스터가 존재하므로 개구율이 향상될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정패널은 화소영역 이외에 더미 화소영역을 정의하고 상기 더미 화소영역 및 화소영역 내부에 하나의 박막트랜지스터를 구비하여 상기 더미 화소영역 상에서 발생한 공통전압(Vcom)의 전압강하된 전압(ㅿVcom)을 이용해서 상기 화소영역 상에서 발생한 킥백전압(ㅿVp)을 상쇄하여 종래의 액정패널에서 발생한 플리커를 방지하여 화질을 향상시키고 상기 화소영역 내부에 하나의 박막트랜지스터를 구비함으로써, 개구율을 향상시킬 수 있다.

Claims (10)

  1. 복수의 화소영역을 정의하는 복수의 게이트라인과 복수의 데이터라인;
    상기 복수의 게이트라인과 평행하게 배열된 복수의 공통전압라인;
    상기 복수의 데이터라인과 평행하게 배열되며 상기 복수의 데이터라인의 좌측면에 형성되어 상기 복수의 게이트라인과 함께 복수의 더미 화소영역을 정의하는 더미 공통전압라인;
    상기 복수의 화소영역상에 형성된 제 1 박막트랜지스터; 및
    상기 복수의 더미 화소영역 상에 형성된 제 2 박막트랜지스터를 포함하는 것을 특징으로 하는 액정패널.
  2. 제 1항에 있어서,
    상기 더미 화소영역은 상기 복수의 화소영역의 좌측면에 형성되는 것을 특징으로 하는 액정패널.
  3. 제 1항에 있어서,
    상기 더미 공통전압라인은 상기 복수의 데이터라인과 동일 공정을 통해 형성되는 것을 특징으로 하는 액정패널.
  4. 제 1항에 있어서,
    상기 복수의 공통전압라인은 상기 복수의 게이트라인과 동일 공정을 통해 형성되는 것을 특징으로 하는 액정패널.
  5. 제 1항에 있어서,
    상기 제 1 및 제 2 박막트랜지스터는 각각 화소전극과 전기적으로 연결되어 있는 것을 특징으로 하는 액정패널.
  6. 제 5항에 있어서,
    상기 제 2 박막트랜지스터와 연결된 화소전극은 상기 화소영역상의 복수의 공통전압라인과 전기적으로 연결되는 것을 특징으로 하는 액정패널.
  7. 제 1항에 있어서,
    상기 제 1 및 제 2 박막트랜지스터는 상기 복수의 게이트라인과 연결되어 상기 복수의 게이트라인으로 공급되는 게이트 하이 전압에 의해 동시에 턴-온되고, 상기 복수의 게이트라인으로 게이트 로우 전압이 공급되면 턴-오프되는 것을 특징으로 하는 액정패널.
  8. 제 1항에 있어서,
    상기 제 1 및 제 2 박막트랜지스터는 서로 동일한 것을 특징으로 하는 액정패널.
  9. 제 7항에 있어서,
    상기 제 1 및 제 2 박막트랜지스터로 상기 게이트 하이 전압이 공급되면 상기 더미 공통전압라인과 상기 복수의 공통전압라인에는 서로 동일한 전압이 공급되는 것을 특징으로 하는 액정패널.
  10. 제 7항에 있어서,
    상기 제 1 및 제 2 박막트랜지스터로 상기 게이트 로우 전압이 공급되면 상기 더미 공통전압라인과 상기 복수의 공통전압라인에는 서로 상이한 전압이 공급되는 것을 특징으로 하는 액정패널.
KR1020050134661A 2005-12-30 2005-12-30 액정패널 KR101256665B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050134661A KR101256665B1 (ko) 2005-12-30 2005-12-30 액정패널
US11/448,109 US8144089B2 (en) 2005-12-30 2006-06-07 Liquid crystal display device and driving method thereof
TW095120278A TWI374415B (en) 2005-12-30 2006-06-07 Liquid crystal display device and driving method thereof
CN200610091843A CN100587788C (zh) 2005-12-30 2006-06-12 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134661A KR101256665B1 (ko) 2005-12-30 2005-12-30 액정패널

Publications (2)

Publication Number Publication Date
KR20070071322A true KR20070071322A (ko) 2007-07-04
KR101256665B1 KR101256665B1 (ko) 2013-04-19

Family

ID=38214181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134661A KR101256665B1 (ko) 2005-12-30 2005-12-30 액정패널

Country Status (4)

Country Link
US (1) US8144089B2 (ko)
KR (1) KR101256665B1 (ko)
CN (1) CN100587788C (ko)
TW (1) TWI374415B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308265B1 (ko) * 2008-05-26 2013-09-13 엘지디스플레이 주식회사 액정표시장치
US9711098B2 (en) 2014-12-02 2017-07-18 Samsung Display Co., Ltd. Display apparatus with dummy pixel row and method of driving the display apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101398550B (zh) * 2007-09-26 2011-02-02 北京京东方光电科技有限公司 避免残像的方法及装置
CN101702065B (zh) * 2009-09-01 2011-07-13 深超光电（深圳）有限公司 像素阵列
KR101657217B1 (ko) * 2010-01-14 2016-09-19 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TWI417834B (zh) * 2010-12-23 2013-12-01 Au Optronics Corp 平面顯示面板
US8730229B2 (en) * 2011-09-28 2014-05-20 Apple Inc. Devices and methods for zero-bias display turn-off using VCOM switch
KR20130123998A (ko) * 2012-05-04 2013-11-13 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
CN102902122B (zh) * 2012-10-25 2015-07-15 京东方科技集团股份有限公司 阵列基板、显示装置及公共电极电压补偿方法
CN103018988A (zh) * 2012-12-06 2013-04-03 京东方科技集团股份有限公司 一种tft-lcd阵列基板及制作方法、显示装置
CN104932165B (zh) * 2015-07-20 2018-05-25 深圳市华星光电技术有限公司 一种液晶面板及电压调节方法
CN105446035B (zh) * 2015-12-04 2019-05-14 昆山龙腾光电有限公司 液晶显示面板
CN105629609A (zh) * 2016-02-18 2016-06-01 深圳市华星光电技术有限公司 阵列基板、液晶显示装置及液晶显示装置的驱动方法
JP2018155964A (ja) * 2017-03-17 2018-10-04 株式会社ジャパンディスプレイ 表示装置、及び表示装置の共通電圧調整方法
CN107255895B (zh) * 2017-07-03 2020-08-04 昆山龙腾光电股份有限公司 阵列基板和液晶显示装置及驱动方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06313876A (ja) * 1993-04-28 1994-11-08 Canon Inc 液晶表示装置の駆動方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP2001133808A (ja) * 1999-10-29 2001-05-18 Fujitsu Ltd 液晶表示装置およびその駆動方法
JP4562938B2 (ja) * 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
JP3730161B2 (ja) * 2001-11-28 2005-12-21 シャープ株式会社 液晶表示装置
TW588183B (en) * 2002-06-07 2004-05-21 Hannstar Display Corp A method and an apparatus for decreasing flicker of a liquid crystal display
JP2004264677A (ja) * 2003-03-03 2004-09-24 Hitachi Displays Ltd 液晶表示装置
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
TWI239424B (en) * 2003-10-15 2005-09-11 Hannstar Display Corp Liquid crystal display panel and driving method therefor
KR20050063585A (ko) * 2003-12-22 2005-06-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR101108343B1 (ko) * 2004-12-07 2012-01-25 엘지디스플레이 주식회사 액정표시장치
US7652649B2 (en) * 2005-06-15 2010-01-26 Au Optronics Corporation LCD device with improved optical performance
KR101182557B1 (ko) * 2005-06-24 2012-10-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101245944B1 (ko) * 2006-05-10 2013-03-21 엘지디스플레이 주식회사 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
KR101285054B1 (ko) * 2006-06-21 2013-07-10 엘지디스플레이 주식회사 액정표시장치
TWI354968B (en) * 2006-11-17 2011-12-21 Chunghwa Picture Tubes Ltd Liquid crystal display and display panel thereof
TWI362641B (en) * 2007-03-28 2012-04-21 Chunghwa Picture Tubes Ltd Liquid crystal display and display panel thereof
TWI356940B (en) * 2007-10-24 2012-01-21 Chunghwa Picture Tubes Ltd Liquid crystal display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308265B1 (ko) * 2008-05-26 2013-09-13 엘지디스플레이 주식회사 액정표시장치
US9711098B2 (en) 2014-12-02 2017-07-18 Samsung Display Co., Ltd. Display apparatus with dummy pixel row and method of driving the display apparatus

Also Published As

Publication number Publication date
CN1991964A (zh) 2007-07-04
US20070152936A1 (en) 2007-07-05
TW200725540A (en) 2007-07-01
KR101256665B1 (ko) 2013-04-19
CN100587788C (zh) 2010-02-03
TWI374415B (en) 2012-10-11
US8144089B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
KR101256665B1 (ko) 액정패널
KR101285054B1 (ko) 액정표시장치
US8228274B2 (en) Liquid crystal panel, liquid crystal display, and driving method thereof
JP5303095B2 (ja) 液晶表示装置の駆動方法
EP1860639B1 (en) Display device
WO2007135803A1 (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
US9007359B2 (en) Display device having increased aperture ratio
KR101243540B1 (ko) 액정표시장치
KR20090025511A (ko) 전기 영동 표시 장치 및 이의 구동방법
KR101354356B1 (ko) 액정표시장치
CN101809492B (zh) 显示装置和显示装置的驱动方法
US8004625B2 (en) Active matrix substrate with pre-charge components and liquid crystal display panel thereof
KR20070080314A (ko) 액정 표시 패널 및 그의 구동 장치
KR101182479B1 (ko) 액정 표시 장치 및 그 구동 방법
US10665201B2 (en) Display device
KR101373365B1 (ko) 액정표시장치
KR100640047B1 (ko) 액정표시소자
CN114019737B (zh) 一种阵列基板及其驱动方法、显示面板、显示装置
KR100922296B1 (ko) 액정표시장치
KR20070014561A (ko) 액정표시장치
KR102460262B1 (ko) 표시장치 및 그 구동방법
KR20070036813A (ko) 액정패널
KR20040058580A (ko) 액정 표시 장치 및 그 구동 방법
US20120127147A1 (en) Liquid Crystal Display and Driving Method Thereof
JP2007206181A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7