KR101182479B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101182479B1
KR101182479B1 KR1020050092192A KR20050092192A KR101182479B1 KR 101182479 B1 KR101182479 B1 KR 101182479B1 KR 1020050092192 A KR1020050092192 A KR 1020050092192A KR 20050092192 A KR20050092192 A KR 20050092192A KR 101182479 B1 KR101182479 B1 KR 101182479B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
pixel
odd
liquid crystal
Prior art date
Application number
KR1020050092192A
Other languages
English (en)
Other versions
KR20070037012A (ko
Inventor
채지은
문수환
김도헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050092192A priority Critical patent/KR101182479B1/ko
Publication of KR20070037012A publication Critical patent/KR20070037012A/ko
Application granted granted Critical
Publication of KR101182479B1 publication Critical patent/KR101182479B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 특히 데이터 라인 수를 저감하면서 화질을 향상시킬 수 있는 액정 표시 장치의 구동 장치 및 그 구동 방법에 관한 것이다.
본 발명은 액정 표시 장치에서 인접하는 두 화소가 하나의 데이터 라인을 공유하므로 액정 패널의 데이터 라인의 수를 줄일 수 있어 해상도를 증가시킬 수 있다.
또한, 본 발명은 상기 데이터 라인을 형성하기 위한 마스크의 오정렬에 의해 소스 전극 및 드레인 전극 패턴이 틀어져도 화소 전압을 일정하게 유지시킬 수 있으므로 각 화소의 화질이 균일하고 액정 패널 전면의 화질이 향상되며, 게이트 구동부로 입력되는 게이트 클럭 신호의 전압 레벨을 조절함으로써 게이트-소스 캐패시턴스의 차이를 보상할 수 있으므로 화질을 개선하는 방법이 용이하고 장치의 추가 없이 회로적으로 구현이 간단한 장점이 있다.
게이트 클럭, 게이트 구동부, 캐패시턴스

Description

액정 표시 장치 및 그 구동 방법{Liquid crystal display device and the operating method thereof}
도 1은 종래의 액정 표시 장치의 화소 구조를 나타낸 평면도.
도 2는 도 1의 액정 표시 장치의 화소 구조에 대한 등가 회로도.
도 3은 본 발명에 따른 실시예로서, 액정 표시 장치용 어레이 기판의 일부분을 보여주는 평면도.
도 4는 본 발명에 따른 액정 표시 장치용 어레이 기판의 개략적인 구조를 보여주는 등가 회로도.
도 5는 본 발명에 따른 게이트 구동부를 보여주는 도면.
도 6은 본 발명에 따른 게이트 클럭 파형을 보여주는 도면.
<도면의 주요부분에 대한 부호 설명>
111a, 111b : 제 1, 2 게이트 라인 111c, 111d : 제 3, 4 게이트 라인
112 : 공동 데이터 라인 113a, 113b : 화소 전극
116a, 116b : 반도체층 121a, 121b : 게이트 전극
122a, 122b : 소스 전극 124a, 124b : 드레인 전극
본 발명은 액정 표시 장치에 관한 것으로, 특히 데이터 라인 수를 저감하면서 화질을 향상시킬 수 있는 액정 표시 장치의 구동 장치 및 그 구동 방법에 관한 것이다.
최근, 정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔다.
그 중에, 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
일반적으로 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상 정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matri LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이하, 상기한 바와 같이 구성된 종래의 액정 표시 장치의 화소 구조를 도면을 참조하여 자세히 살펴본다.
도 1은 종래의 액정 표시 장치의 화소 구조를 나타낸 평면도이다.
도 1에 도시된 바와 같이, 종래의 액정 표시 장치는 복수개의 게이트 라인(11)과, 상기 게이트 라인(11)들과 교차하며 일정한 간격을 갖고 화소 영역(P)을 정의하는 복수개의 데이터 라인(12)이 형성된다.
상기 각 게이트 라인(11)과 각 데이터 라인(12)의 교차점에는 박막 트랜지스터(TFT)가 형성되며, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(11)에서 소정 돌출한 게이트 전극(21)과, 상기 게이트 전극(21) 상에 게이트 절연막(도시되지 않음)을 사이에 두고 형성된 반도체층(16)과, 상기 반도체층(16) 상에서 형성되며 상기 데이터 라인(12)에서 소정 돌출된 소스 전극(22) 및 상기 소스 전극(22)과 소정 간격 이격한 드레인 전극(24)으로 이루어지며, 상기 드레인 전극(24)과 연결되는 화소 전극(13)이 상기 화소 영역(P)에 형성된다.
도 2는 도 1의 액정 표시 장치의 화소 구조에 대한 등가 회로도이다.
도 2에 도시된 바와 같이, 복수개의 게이트 라인(G1, G2, ..., Gn-1, Gn)과 복수개의 데이터 라인(D1, D2, D3, ..., Dn)의 교차 부위에는 각각 박막 트랜지스터(TFT)가 구비되어 있으며, 상기 박막 트랜지스터의 드레인 전극과 연결되어 액정 캐패시터(CLC)가 형성되어 있다. 상기 액정 캐패시터(CLC)는 별도로 구성되는 소자가 아니라, 하부 기판 상의 화소 전극과 상부 기판 상의 공통 전극을 제 1, 제 2 전극으로 하며, 상하부 기판 사이에 형성되는 액정을 유전체로 하여 이루어지는 것이다. 이 때, 각 화소 전극에 충전되는 데이터 전압 값을 소정시간 유지시키는 것이 상기 액정 캐패시터(CLC)의 역할이다.
도면에는 도시되지 않았지만, 상기 화소 전극과 공통 전극 사이에 별도의 스토리지 캐패시터(Cst)가 형성되어 액정의 충전 시간을 조절할 수 있다.
이와 같은 종래의 일반적인 액정 표시 장치의 동작을 간단히 설명하면, 각 게이트 라인(G1, G2,...Gn-1, Gn)에 순차적으로 구동 전압(펄스 신호)이 인가되면 해당 게이트 라인(G1, G2, ...,Gn-1, Gn)에 연결된 박막 트랜지스터(TFT)가 턴온되며, 그 동안에 각 데이터 라인(D1, D2, D3,...,Dn)에 인가된 데이터 전압이 화소 전극에 인가되어 데이터 전압이 충전된다. 이 때, 각 화소 전극(13)별로 1 프레임 주기로 데이터 전압이 충전되고 다음 신호가 인가될 때까지 유지되어야 한다.
즉, 상기 각 게이트 라인에는 1프레임 시간마다 1회 게이트 전압이 순차적으로 인가되고, 상기 게이트 전압이 인가된 선택 화소에서는 상기 게이트 라인에 접속된 박막 트랜지스터의 게이트 전극의 전압이 높아지고, 박막 트랜지스터가 온(on)상태가 되며, 이때, 상기 액정 구동 전압은 상기 데이터 라인(15)으로부터 kqr막 트랜지스터의 드레인, 소스간을 경유하여 액정에 인가되어 액정용량과 보조용량을 합친 화소용량을 충전한다. 이 동작을 반복함으로써 각 프레임 시간마다 영상신 호에 대응시킨 전압이 패널 전면의 화소 용량에 인가되는 것이다.
최근 들어서는 이와 같은 액티브 매트릭스형 액정 표시 장치의 해상도가 상당히 높아지고 있으며, 이에 따라 고해상도의 액정 표시 장치의 경우 화소를 이루는 게이트 라인과 데이터 라인의 수가 많아지게 된다.
따라서, 상기 각 게이트 라인과 데이터 라인의 수에 대응되는 복수의 게이트 드라이버 IC 및 데이터 드라이브 IC가 실장되어야 한다.
그런데, XGA(1024×768)급의 경우, 데이터 라인 3072(R, G, B의 3개의 서브 화소가 하나의 화소를 구성하므로, 1024×3)개와 게이트 라인 768개에 대응하기 위해서 384개의 핀을 갖는 데이터 드라이버 IC 8개와 256개의 핀을 갖는 게이트 드라
이버 IC 3개가 필요하다.
여기서, 상기 데이터 드라이버 IC는 게이트 드라이버 IC보다 고가이며, 상기 데이터 드라이버 IC는 약 100mW 정도의 소비 전력이 사용되고, 게이트 드라이버 IC는 약 20mW의 소비 전력이 사용되므로, 게이트 드라이버 IC보다 상대적으로 수가 많은 데이터 드라이버 IC에 의해 제조 비용 및 전력 소비가 결정된다.
또한, 동일 사이즈의 패널 내에 고해상도를 구현하게 되면 개개의 화소가 갖는 폭이 미세화되며, 초미세화가 진행될수록 화소 구조에 대응하는 드라이브 IC를 실장하기 위하여 액정표시장치의 구동회로와 상기 액정 패널의 연결이 힘들어지고 있다.
이러한 문제점을 해결하기 위한 하나의 방안으로 데이터 라인 수를 절감하는 어레이 구조에 대한 연구가 활발히 이루어지고 있다.
본 발명은 데이터 라인 수를 절감하며 마스크의 오정렬에 대응하여 화소 전체의 캐패시터 용량를 일정하게 유지시킬 수 있는 구동 장치를 가지는 액정 표시 장치의 구동 장치를 제공하는 데 제 1의 목적이 있다.
또한, 본 발명은 게이트 오드(odd) 라인으로부터 신호를 인가받는 화소와 게이트 이븐(even) 라인들로부터 신호를 인가받는 화소의 전압 변동 발생할 경우 게이트 신호의 전압폭을 조절하여 제공하여 화질을 향상시킬 수 있는 액정 표시 장치의 구동 방법을 제공하는 데 제 2의 목적이 있다.
상기한 제 1 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 구동 장치는, 오드(odd) 게이트 라인, 이븐(even) 게이트 라인과 교차하여 오드, 이븐 화소를 정의하는 데이터 라인과; 상기 오드 게이트 라인과 연결되어 제 1 게이트 전압 신호를 인가하는 제 1 게이트 구동부와; 상기 이븐 게이트 라인과 연결되어 제 2 게이트 전압 신호를 인가하는 제 2 게이트 구동부와; 상기 데이터 라인과 연결되어 데이터 전압을 공급하는 데이터 구동부;를 구비하는 것을 특징으로 한다.
상기 데이터 라인은 상기 오드 화소와 이븐 화소로 데이터 전압을 인가하는 것을 특징으로 한다.
상기 제 1 게이트 전압 신호와 제 2 게이트 전압 신호의 폭이 서로 다른 것을 특징으로 한다.
상기 제 1 게이트 전압 신호와 제 2 게이트 전압 신호는 각각의 게이트 하이 (high) 전압과 게이트 로우(low) 전압의 차이(Vgh-Vgl)가 다른 것을 특징으로 한다.
상기 오드 화소와 이븐 화소의 게이트-소스 캐패시턴스가 서로 다른 것을 특징으로 한다.
상기 제 1, 2 게이트 구동부의 클럭 신호의 전압 폭이 서로 다른 것을 특징으로 한다.
또한, 상기한 제 2 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 구동 방법은, 오드(odd) 게이트 라인과 이븐(even) 게이트 라인이 데이터 라인과 교차하여 오드 화소와 이븐 화소를 정의하고, 상기 오드 게이트 라인과 연결되어 제 1 게이트 전압 신호를 인가하는 제 1 게이트 구동부와 상기 이븐 게이트 라인과 연결되어 제 2 게이트 전압 신호를 인가하는 제 2 게이트 구동부가 포함된 액정 패널을 구동하는 방법에 있어서, 상기 오드 화소와 이븐 화소의 화소 전압 변동값(ΔP)은 상기 제 1 게이트 전압 신호와 상기 제 2 게이트 전압 신호의 전압 폭을 다르게 인가하여 보상해주는 것을 특징으로 한다.
상기 오드 화소의 게이트-소스 캐패시턴스의 값이 감소되고 상기 이븐 화소의 게이트-소스 캐패턴스의 값이 증가되면 상기 제 1 게이트 구동부에서 공급되는 제 1 게이트 전압 신호의 전압 폭은 증가되고 상기 제 2 게이트 구동부에서 공급되는 제 2 게이트 전압 신호의 전압 폭은 감소되는 것을 특징으로 한다.
상기 제 1 게이트 전압 신호와 제 2 게이트 전압 신호는 각각의 게이트 하이(high) 전압과 게이트 로우(low) 전압의 차이(Vgh-Vgl)가 다른 것을 특징으로 한 다.
상기 제 1 게이트 구동부와 상기 제 2 게이트 구동부로 입력되는 게이트 클럭 신호의 전압 폭은 서로 다른 것을 특징으로 한다.
상기 오드 화소의 게이트-소스 캐패시턴스의 값이 감소되고 상기 이븐 화소의 게이트-소스 캐패턴스의 값이 증가되면 제 1 게이트 구동부에 게이트 클럭 신호의 전압 폭을 증가하여 입력시키고, 상기 제 2 게이트 구동부에 게이트 클럭 신호의 전압 폭을 감소하여 입력시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치용 어레이 기판에 대해서 구체적으로 설명한다.
도 3은 본 발명에 따른 실시예로서, 액정 표시 장치용 어레이 기판의 일부분을 보여주는 평면도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치용 어레이 기판은 좌, 우로 인접하여 배치된 화소가 데이터 라인을 공유하며, 각 화소에 데이터를 시분할하여 제공하는 구조를 가진다.
즉, 본 발명에 따른 액정 표시 장치용 어레이 기판은 복수의 게이트 오드 라인들과 복수의 게이트 이븐 라인들이 형성되며, 상기 게이트 오드 라인들과 상기 게이트 이븐 라인들은 서로 엇갈려 순차적으로 배열되어 있으며, 상기 게이트 오드 라인들과 상기 게이트 이븐 라인들과 수직으로 교차하여 시부할된 데이터 신호를 공급하는 데이터 라인들이 형성되어 있다.
상기 게이트 오드 라인들과 상기 게이트 이븐 라인들은 상기 데이터 라인들 과 교차하여 화소를 정의하는데, 상기 게이트 오드 라인들로부터 게이트 신호를 인가받는 오드 화소들과 상기 게이트 이븐 라인들로부터 게이트 신호를 인가받는 이븐 화소들이 있다.
또한, 상기 게이트 오드 라인들은 기판의 일단에 형성된 제 1 게이트 구동부와 연결되며 상기 게이트 이븐 라인들은 기판의 다른 일단에 형성된 제 2 게이트 구동부와 연결되어 각각 게이트 오드 라인들과 이븐 라인들로 신호를 인가한다.
여기서, 상기 제 1 게이트 구동부와 제 2 게이트 구동부에서 공급하는 게이트 신호의 전압폭이 다를 수 있으며, 이를 조절함으로써 상기 이븐 화소들과 오드 화소들의 화소 전압 변동값(ΔP)을 줄여 화질을 균일하게 만들어 줄 수 있다.
도 3에서는, 상기 게이트 오드 라인으로서 제 1 게이트 라인을 상기 게이트 이븐 라인으로서 제 2 게이트 라인으로 대표하여 지칭해서 본 발명에 따른 어레이 기판의 일부분을 설명한다.
상기 제 1, 2 게이트 라인(111a, 111b)과, 상기 제 1, 2 게이트 라인(111a, 111b)과 수직으로 교차하는 공동 데이터 라인(112)이 형성되어 있으며, 상기 제 1, 2 게이트 라인(111a, 111b)과 상기 공동 데이터 라인(112)은 교차하며 제 1, 2 화소를 정의한다.
여기서, 상기 제 1 화소는 상기 제 1 게이트 라인으로부터 게이트 신호를 입력받으며, 상기 제 2 화소는 상기 제 2 게이트 라인으로부터 게이트 신호를 입력받는다.
그리고, 상기 제 1, 2 게이트 라인(111a, 111b)과 상기 공동 데이터 라인 (112)의 교차점에는 제 1, 2 박막 트랜지스터(TFT1, TFT2)가 형성된다.
상기 제 1 박막 트랜지스터(TFT1)는 상기 제 1 게이트 라인(111a)에서 소정 돌출된 게이트 전극(121a)과, 상기 게이트 전극(121a) 상에 형성된 반도체층(116a)과, 상기 반도체층(116a) 상에 소정 영역 접촉된 소스 전극(122a) 및 드레인 전극(124a)과, 상기 드레인 전극(124a)과 접속하여 제 1 화소(P1)에 형성된 화소 전극(113a)을 포함하여 이루어진다.
여기서, 상기 제 1 박막 트랜지스터(TFT1)는 상기 제 1 게이트 라인(111a)과 연결된 게이트 전극(121a)과 상기 드레인 전극(124a) 사이에 제 1 게이트-소스 캐패시터(Cgs1)를 형성하고 있다.
한편, 상기 제 1 화소(P1)와 공동 데이터 라인(112)을 공유하며 이웃하는 제 2 화소(P2)에서, 상기 제 2 박막 트랜지스터(TFT2)는 상기 제 2 게이트 라인(111b)에서 소정 돌출된 게이트 전극(121b)과, 상기 게이트 전극(121b) 상에 형성된 반도체층(116b)과, 상기 반도체층(116b) 상에 소정 영역 접촉된 소스 전극(122b) 및 드레인 전극(124b)과, 상기 드레인 전극(124b)과 접속하여 제 1 화소(P1)에 형성된 화소 전극(113b)을 포함하여 이루어진다.
여기서, 상기 제 2 박막 트랜지스터(TFT2)는 상기 게이트 전극(121b)과 상기 드레인 전극(124b) 사이에 제 2 게이트-소스 캐패시터(Cgs2)를 형성하고 있다.
상기 제 1 게이트 라인(111a)과 연결된 상기 제 1 게이트 구동부와 상기 제 2 게이트 라인(111b)과 연결된 제 2 게이트 구동부는 게이트 클럭 신호의 전압폭이 다른 게이트 신호를 공급할 수 있으며, 이를 조절함으로써 상기 이븐 화소들과 오 드 화소들의 화소 전압의 변동값(ΔP)을 줄여 화질을 균일하게 만들어 줄 수 있다.
예를 들어, 상기 소스 전극 및 드레인 전극 패턴을 형성하기 위한 포토 공정시, 포토 마스크가 틀어져 상기 소스 전극 및 드레인 전극 패턴이 상, 하, 좌, 우로 틀어질 경우가 발생될 수 있다. 이런 경우, 상기 제 1, 2 게이트-소스 캐패시터(Cgs1, Cgs2) 값의 차이가 발생하게 되는데, 상기 제 1 게이트 구동부와 제 2 게이트 구동부에서 공급하는 게이트 신호의 전압레벨을 조절하여 화소 전압의 변동값(ΔP)을 보상해 줄 수 있다.
즉, 화소 전압의 변동값은,
Figure 112005055691612-pat00001
------------(1)
이다. 여기서, Cgs는 게이트 전극과 드레인 전극 사이의 캐패시턴스, Cst는 스토리지 캐패시턴스, Clc는 액정층을 유전물질로 하여 화소 전극과 공통 전극 사이에 형성된 캐패시턴스, Vgh는 게이트 하이 전압, Vgl은 게이트 로우 전압이다.
따라서, 상기 (1) 식에서 게이트-소스 캐패시턴스 값의 변화에 의해 증가되는 화소 전압의 변동값(ΔP)은 (Vgh-Vgl)의 값을 조절하여 감소시킬 수 있다.
그러므로, 상기 제 1 게이트-소스 캐패시턴스의 값은 감소되고 상기 제 2 게이트-소스 캐패시턴스의 값은 증가되면, 상기 제 1 게이트 라인과 연결된 제 1 게이트 구동부에서 적절히 큰 게이트 클럭 신호 레벨(Vgh-Vgl)의 값을 가지는 게이트 신호를 인가하여 주고, 상기 제 2 게이트 라인과 연결된 제 2 게이트 구동부에서 적절히 작은 게이트 클럭 신호 레벨 (Vgh-Vgl)의 값을 가지는 게이트 신호를 인가 하여 줌으로써 각 화소 전압의 변동값(ΔP)을 보상해줄 수 있어 전체적인 게이트-소스 캐패시터 용량이 균일해지며 화질을 개선할 수 있다.
여기서, 상기 제 1 게이트 라인(111a)은 게이트 오드 라인(GLo)들 중 하나이며, 상기 제 2 게이트 라인(111b)은 게이트 이븐 라인(GLe)들 중 하나이다.
도 4는 본 발명에 따른 액정 표시 장치용 어레이 기판의 개략적인 구조를 보여주는 등가 회로도이다.
기판 상에 복수의 데이터 라인(112)(DL)과 복수의 게이트 라인(111)(GL)을 가지며, 상기 복수의 게이트 라인(111)에서 홀수번째 라인들은 게이트 오드 라인들(GLo)로서 일측에 제 1 게이트 구동부(141)와 연결되어 있고, 상기 복수의 게이트 라인(111)에서 짝수번째 라인들은 게이트 이븐 라인들(GLe)로서 일측에 제 2 게이트 구동부(142)와 연결되어 있다. 그리고 , 상기 데이터 라인(112)은 좌, 우 화소에 대해서 공동으로 사용되므로 1/2배수로 감소되어 형성된다.
또한, 상기 데이터 라인(DL1, DL2,,,,)은 상기 게이트 오드 라인들(GL1, GL3,,,,GLo)과 교차하여 오드 화소(Po1, Po3)를 정의하며, 상기 데이터 라인(DL1, DL2,,,,)은 상기 게이트 이븐 라인들(GL2, GL4,,,GLe)과 교차하여 이븐 화소(Pe2, Pe4)를 정의한다.
한편, 상기 데이터 라인들(DL)에 데이터 전압을 공급하기 위한 데이터 구동부(130)도 형성되어 있다.
도 5는 본 발명에 따른 게이트 구동부를 보여주는 도면이고, 도 6은 본 발명에 따른 게이트 클럭 파형을 보여주는 도면이다.
본 발명에 따른 게이트 구동부는 게이트 오드 라인들(GLo)을 구동시키기 위한 제 1 게이트 구동부(141)가 있고, 게이트 이븐 라인들(GLe)을 구동시키기 위한 제 2 게이트 구동부(142)가 있으며 게이트 제어 신호를 생성한다.
상기 게이트 제어 신호는 외부로부터 공급되는 수직, 수평 동기 신호(Vsync, Hsync) 및 데이터 인에이블 신호(data enable;DE)를 이용하여 제 1 및 제 2 게이트 구동부 각각의 구동 타이밍을 제어하기 위한 게이트 스타트 펄스(gate start pulse : GSP), 게이트 오드 라인들(GLo)과 게이트 이븐 라인들(GLe)에 인가되는 전압 신호인 게이트 클럭(CLK), 게이트 출력 인에이블 신호(gate output enable :GOE)를 포함하는 게이트 제어 신호를 생성하여 상기 제 1 및 제 2 게이트 구동부(141, 142)에 각각 공급한다.
상기 제 1 게이트 구동부(141)는 제 1 및 제 3 게이트 클럭 입력 라인(CLK1, CLK3)과, 구동 전압(Vdd) 및 기저 전압(Vss) 입력 라인과, 게이트 스타트 펄스(GSP) 입력라인과, 각 입력 라인에 종속적으로 접속되어 게이트 오드 라인(GL1, GL3, GL5,,)에 게이트 펄스를 공급하는 스테이지들을 구비한다.
상기 제 2 게이트 구동부(142)는 제 2 및 제 4 게이트 클럭 입력 라인(CLK2, CLK4)과, 구동 전압(Vdd) 및 기저 전압(Vss) 입력 라인과, 게이트 스타트 펄스(GSP) 입력라인과, 각 입력 라인에 종속적으로 접속되어 게이트 이븐 라인(GLe)에 게이트 펄스를 공급하는 스테이지들을 구비한다.
이때, 상기 제 1, 2 게이트 구동부(141, 142)에 입력 라인의 일단에 입력되는 게이트 클럭의 신호의 파형을 도 6에 도시하였다.
도 6을 참조하면, 제 1 게이트 구동부(141)는 게이트 스타트 펄스(GSP)에 의해 구동되어 제 1 및 제 3 게이트 라인(GL1, GL3)으로 게이트 전압 클럭 신호를 입력하고, 상기 제 2 게이트 구동부(142)는 제 2 및 제 4 게이트 라인(GL2, GL4)으로 게이트 전압 클럭 신호를 입력한다.
이때, 상기 게이트-소스 캐패시턴스 값의 변화에 의해 증가되는 화소 전압의 변동값(ΔP)은 (Vgh-Vgl)의 값을 조절하여 감소시킬 수 있다.
그러므로, 상기 제 1 게이트-소스 캐패시턴스의 값은 감소되고 상기 제 2 게이트-소스 캐패턴스의 값은 증가되면, 상기 게이트 오드 라인(GLo)과 연결된 제 1 게이트 구동부(141)에서 적절히 큰 게이트 클럭 신호 레벨(a)의 값을 가지는 게이트 클럭 신호를 인가하여 전압 폭이 큰 게이트 펄스를 입력하여 주고, 상기 게이트 이븐 라인(GLe)과 연결된 제 2 게이트 구동부(142)에서 적절히 작은 게이트 클럭 신호 레벨(b)의 값을 가지는 게이트 클럭 신호를 인가하여 전압 폭이 작은 게이트 펄스를 입력하여 줌으로써 각 화소 전압의 변동값(ΔP)을 보상해줄 수 있어 전체적인 게이트-소스 캐패시터 용량이 균일해지며 화질을 개선할 수 있다.
여기서, 상기 게이트 오드 라인(GLo)과 상기 게이트 이븐 라인(GLe)으로 공급되는 게이트 클럭 신호 레벨(Vgh-Vgl)은 적절히 조절되어 입력될 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치의 구동 장치 및 그 구동 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치에서 인접하는 두 화소가 하나의 데이터 라인을 공유하므로 액정 패널의 데이터 라인의 수를 줄일 수 있어 해상도를 증가시킬 수 있는 제 1 효과가 있다.
또한, 본 발명은 상기 데이터 라인을 형성하기 위한 마스크의 오정렬에 의해 소스 전극 및 드레인 전극 패턴이 틀어져도 화소 전압을 일정하게 유지시킬 수 있으므로 각 화소의 화질이 균일하고 액정 패널 전면의 화질이 향상되는 제 2 효과가 있다.
또한, 본 발명은 게이트 구동부로 입력되는 게이트 클럭 신호의 전압 레벨을 조절함으로써 게이트-소스 캐패시턴스의 차이를 보상할 수 있으므로 화질을 개선하는 방법이 용이하고 장치의 추가 없이 회로적으로 구현이 간단한 효과가 있다.

Claims (11)

  1. 오드(odd) 게이트 라인, 이븐(even) 게이트 라인과 교차하여 오드, 이븐 화소를 정의하는 데이터 라인과;
    상기 오드 게이트 라인과 연결되어 제 1 게이트 전압 신호를 인가하는 제 1 게이트 구동부와;
    상기 이븐 게이트 라인과 연결되어 제 2 게이트 전압 신호를 인가하는 제 2 게이트 구동부와;
    상기 데이터 라인과 연결되어 데이터 전압을 공급하는 데이터 구동부;를 구비하고,
    상기 오드 화소와 이븐 화소의 게이트-소스 캐패시턴스는 서로 다른 값을 가지는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 데이터 라인은 상기 오드 화소와 이븐 화소로 데이터 전압을 인가하는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 제 1 게이트 전압 신호와 제 2 게이트 전압 신호의 폭이 서로 다른 것을 특징으로 하는 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 제 1 게이트 전압 신호와 제 2 게이트 전압 신호는 각각의 게이트 하이(high) 전압과 게이트 로우(low) 전압의 차이(Vgh-Vgl)가 다른 것을 특징으로 하는 액정 표시 장치.
  5. 삭제
  6. 제 1항에 있어서,
    상기 제 1, 2 게이트 구동부의 클럭 신호의 전압 폭이 서로 다른 것을 특징으로 하는 액정 표시 장치.
  7. 오드(odd) 게이트 라인과 이븐(even) 게이트 라인이 데이터 라인과 교차하여 오드 화소와 이븐 화소를 정의하고, 상기 오드 게이트 라인과 연결되어 제 1 게이트 전압 신호를 인가하는 제 1 게이트 구동부와 상기 이븐 게이트 라인과 연결되어 제 2 게이트 전압 신호를 인가하는 제 2 게이트 구동부가 포함된 액정 패널을 구동하는 방법에 있어서,
    상기 오드 화소와 이븐 화소의 게이트-소스 캐패시턴스는 서로 다른 값을 가지며,
    상기 오드 화소와 이븐 화소의 화소 전압 변동값(ΔP)은 상기 제 1 게이트 전압 신호와 상기 제 2 게이트 전압 신호의 전압 폭을 다르게 인가하여 보상해주는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  8. 제 7항에 있어서,
    상기 오드 화소의 게이트-소스 캐패시턴스의 값이 감소되고 상기 이븐 화소의 게이트-소스 캐패턴스의 값이 증가되면 상기 제 1 게이트 구동부에서 공급되는 제 1 게이트 전압 신호의 전압 폭은 증가되고 상기 제 2 게이트 구동부에서 공급되는 제 2 게이트 전압 신호의 전압 폭은 감소되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  9. 제 7항에 있어서,
    상기 제 1 게이트 전압 신호와 제 2 게이트 전압 신호는 각각의 게이트 하이(high) 전압과 게이트 로우(low) 전압의 차이(Vgh-Vgl)가 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  10. 제 7항에 있어서,
    상기 제 1 게이트 구동부와 상기 제 2 게이트 구동부로 입력되는 게이트 클럭 신호의 전압 폭은 서로 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  11. 제 7항에 있어서,
    상기 오드 화소의 게이트-소스 캐패시턴스의 값이 감소되고 상기 이븐 화소의 게이트-소스 캐패턴스의 값이 증가되면 제 1 게이트 구동부에 게이트 클럭 신호 의 전압 폭을 증가하여 입력시키고, 상기 제 2 게이트 구동부에 게이트 클럭 신호의 전압 폭을 감소하여 입력시키는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020050092192A 2005-09-30 2005-09-30 액정 표시 장치 및 그 구동 방법 KR101182479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092192A KR101182479B1 (ko) 2005-09-30 2005-09-30 액정 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092192A KR101182479B1 (ko) 2005-09-30 2005-09-30 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20070037012A KR20070037012A (ko) 2007-04-04
KR101182479B1 true KR101182479B1 (ko) 2012-09-12

Family

ID=38158987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092192A KR101182479B1 (ko) 2005-09-30 2005-09-30 액정 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101182479B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202710889U (zh) * 2012-07-26 2013-01-30 京东方科技集团股份有限公司 阵列基板单元、阵列基板、液晶显示面板及液晶显示装置
CN104062792B (zh) * 2014-07-04 2017-06-30 深圳市华星光电技术有限公司 一种用于驱动hsd液晶显示面板的方法及装置
KR102596604B1 (ko) * 2016-11-30 2023-11-01 엘지디스플레이 주식회사 드라이브 ic 및 그를 이용한 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228339A (ja) * 2002-02-01 2003-08-15 Nec Corp 液晶表示装置およびその駆動方法
JP2003316327A (ja) * 2002-04-23 2003-11-07 Internatl Business Mach Corp <Ibm> 表示装置、制御装置、及び制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228339A (ja) * 2002-02-01 2003-08-15 Nec Corp 液晶表示装置およびその駆動方法
JP2003316327A (ja) * 2002-04-23 2003-11-07 Internatl Business Mach Corp <Ibm> 表示装置、制御装置、及び制御方法

Also Published As

Publication number Publication date
KR20070037012A (ko) 2007-04-04

Similar Documents

Publication Publication Date Title
US9251755B2 (en) Gate driver and liquid crystal display including the same
US7602465B2 (en) In-plane switching mode liquid crystal display device
US8400390B2 (en) Gate driving device and liquid crystal display having the same
KR101256665B1 (ko) 액정패널
KR101285054B1 (ko) 액정표시장치
KR101018755B1 (ko) 액정 표시 장치
US20050001807A1 (en) Method for driving in-plane switching mode liquid crystal display device
US8299998B2 (en) Liquid crystal display device with first and second image signals about a middle voltage
US7369187B2 (en) Liquid crystal display device and method of driving the same
KR20030083312A (ko) 액정표시장치
US7176988B2 (en) Liquid crystal display panel and method of making the same
US8654054B2 (en) Liquid crystal display device and driving method thereof
US20110063199A1 (en) Display device
KR101182504B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101182479B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20080001106A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR101221295B1 (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR20050000991A (ko) 액정표시장치 및 그 구동방법
KR101245942B1 (ko) 액정패널, 액정표시장치 그의 구동방법
KR101373365B1 (ko) 액정표시장치
US20080150873A1 (en) Liquid crystal display device and driving method of the same
KR102028994B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20040043214A (ko) 액정표시장치의 구동장치 및 방법
KR102460262B1 (ko) 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7