KR102028994B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

Abstract

본 발명은 소비전력을 낮출 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것으로, 본 발명에 따른 액정 표시 장치는 동영상 및 정지 영상을 구현하는 액정 패널과; 상기 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와; 상기 액정 패널의 데이터 라인을 구동하는 데이터 드라이버와; 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 구비하며, 상기 액정 패널은 상기 게이트 라인 및 데이터 라인의 교차로 마련된 다수의 서브 화소 영역 각각에 형성되며 서로 다른 극성의 데이터 전압이 충전되는 제1 및 제2 액정셀과; 상기 제1 액정셀과 접속되며 산화물 반도체층을 가지는 제1 박막트랜지스터와; 상기 제1 액정셀과 동일한 서브 화소 영역에 위치하는 제2 액정셀에 접속되며 상기 산화물 반도체층을 가지는 제2 박막트랜지스터를 구비하는 것을 특징으로 한다.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF DRIVING THE SAME}

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 특히 소비전력을 낮출 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것이다.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 액정을 이용하여 액정 표시 장치 등이 각광받고 있다.

액정 표시 장치는 전계에 따라 유전 이방성을 갖는 액정의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정 표시 장치는 게이트 라인 및 데이터 라인의 교차로 마련된 각 화소 영역에 형성된 액정셀마다 박막 트랜지스터가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 패널과, 액정 패널의 게이트 라인을 구동하기 위한 게이트 드라이버와, 액정 패널의 데이터 라인을 구동하기 위한 데이터 드라이버를 구비한다.

이러한 액정 패널에 표시되는 영상은 정지 영상과 동영상으로 구분된다. 표시 패널에 표시되는 영상이 인접한 프레임과 비교하여 동일하면 정지 영상으로 판단하고, 비교결과 상이하면 동영상으로 판단한다.

정지 영상으로 판단되어 액정 패널에 장기간 정지 영상을 구현하는 경우, 액정 패널의 반도체층을 형성하는 아몰퍼스 실리콘은 오프전류특성이 좋지 않아 매 프레임마다 동일한 영상 데이터를 액정 패널에 공급해야 하므로 소비전력이 많이 소비되는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 소비전력을 낮출 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 동영상 및 정지 영상을 구현하는 액정 패널과; 상기 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와; 상기 액정 패널의 데이터 라인을 구동하는 데이터 드라이버와; 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 구비하며, 상기 액정 패널은 상기 게이트 라인 및 데이터 라인의 교차로 마련된 다수의 서브 화소 영역 각각에 형성되며 서로 다른 극성의 데이터 전압이 충전되는 제1 및 제2 액정셀과; 상기 제1 액정셀과 접속되며 산화물 반도체층을 가지는 제1 박막트랜지스터와; 상기 제1 액정셀과 동일한 서브 화소 영역에 위치하는 제2 액정셀에 접속되며 상기 산화물 반도체층을 가지는 제2 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치의 구동 방법은 게이트 라인 및 데이터 라인의 교차로 마련된 다수의 서브 화소 영역 각각에 형성된 제1 및 제2 액정셀과, 상기 제1 액정셀과 접속되며 산화물 반도체층을 가지는 제1 박막트랜지스터와, 상기 제1 액정셀과 동일한 서브 화소 영역에 위치하는 제2 액정셀 상기 제2 액정셀에 접속되며 상기 산화물 반도체층을 가지는 제2 박막트랜지스터를 포함하는 액정 패널에 표시될 영상 데이터가 정지 영상인지 동영상인지 판단하는 단계와; 상기 동영상으로 판단되면, 상기 제1 및 제2 액정셀에 서로 다른 극성의 데이터 전압을 충전하고 유지하여 동영상을 구현하는 단계와; 상기 정지 영상으로 판단되면, 상기 제1 및 제2 액정셀에 충전된 데이터 전압을 유지하여 정지 영상을 구현하는 단계를 포함하는 것을 특징으로 한다.

상기 제1 박막트랜지스터는 상기 데이터 라인 중 기수번째 데이터 라인 및 상기 게이트 라인과 접속되며, 상기 제2 박막트랜지스터는 상기 데이터 라인 중 우수번째 데이터 라인과 접속되며, 상기 제1 박막트랜지스터와 동일한 게이트 라인에 접속된 제2 박막트랜지스터를 구비하며, 상기 제1 및 제2 박막트랜지스터는 각 서브 화소 영역에서 좌우 또는 상하로 배치되는 것을 특징으로 한다.

상기 제1 액정셀은 상기 제1 박막트랜지스터와 접속되며 정극성 및 부극성 중 어느 하나의 데이터 전압이 공급되는 제1 화소 전극과; 상기 제1 화소 전극과 수평, 수직 또는 프린지 전계를 형성하는 제1 공통 전극을 구비하며, 상기 제2 액정셀은 상기 제2 박막트랜지스터와 접속되며 상기 정극성 및 부극성 중 나머지 하나의 데이터 전압이 공급되는 제2 화소 전극과; 상기 제2 화소 전극과 수평, 수직 또는 프린지 전계를 형성하는 제2 공통 전극을 구비하는 것을 특징으로 한다.

상기 액정 패널이 정지영상을 구현하는 동안 상기 액정 패널의 게이트 라인에는 게이트 로우 전압이, 상기 제1 및 제2 공통 전극에는 공통 전압이 공급되며, 상기 게이트 로우 전압 및 상기 공통 전압을 제외한 나머지 구동 전원은 오프되는 것을 특징으로 한다.

상기 액정 패널은 상기 정지 영상을 구현할 때 제1 주파수로 구동되고, 상기 동영상을 구현할 때 상기 제1 주파수보다 높은 제2 주파수로 구동되는 것을 특징으로 한다.

상기 제1 및 제2 박막트랜지스터는 상기 데이터 라인 각각을 기준으로 지그재그형태로 배열되는 것을 특징으로 한다.

본 발명은 정지 영상 구간 동안에는 게이트 로우 전압 및 공통 전압을 제외한 시스템의 구동 전원, 데이터 드라이버의 구동 전원 및 게이트 드라이버의 구동 전원이 오프되므로 소비전력을 절감할 수 있다. 또한, 본 발명은 정지 영상 구간 동안에 아몰퍼스 실리콘보다 누설전류가 낮은 산화물 반도체층을 이용하는 제1 및 제2 박막트랜지스터가 액정셀에 충전된 데이터 신호를 그대로 유지할 수 있으므로 동영상 구간과 동일한 휘도를 유지할 수 있다.

도 1은 본 발명에 따른 액정 표시 장치를 나타내는 블럭도이다.
도 2는 본 발명에 따른 액정 표시 장치의 구동 파형도이다.
도 3a 및 도 3b는 도 1에 도시된 액정 패널의 다양한 실시예를 나타내는 도면들이다.
도 4는 도 3a 및 도 3b에 도시된 제1 및 제2 박막트랜지스터의 온오프특성을 설명하기 위한 도면이다.
도 5는 도 3a 및 도 3b에 도시된 제1 및 제2 박막트랜지스터 및 액정셀에 공급되는 구동 파형을 설명하기 위한 도면이다.
도 6은 도 3a 및 도 3b에 도시된 제1 및 제2 박막트랜지스터를 DRD방식으로 배열한 도면이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.

도 1은 본 발명에 따른 액정 표시 장치를 나타내는 블럭도이다.

도 1에 도시된 액정 표시 장치는 화상을 표시하는 액정 패널(102)과, 액정 패널(102)을 구동하는 게이트 드라이버(104) 및 데이터 드라이버(106)와, 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 제어부(110)와, 타이밍 제어부(108)에 영상데이터와 동기 신호를 공급하는 시스템(108)을 구비한다.

시스템(108)은 액정 패널(102)에 표시하고자 하는 영상에 대한 영상 데이터와, 타이밍 제어부(110)를 제어하기 위한 다수의 동기 신호(DE, Hsync, Vsync, CLK)을 생성하여 타이밍 제어부(110)로 공급한다.

특히, 시스템(108)은 액정 패널(102)에 표시하고자 하는 영상이 정지영상인지 동영상인지를 판단하여 패널 셀프 리프레쉬(Panel Self Refresh; 이하, "PSR"이라 함)신호를 생성하는 PSR신호 생성부(118)를 포함한다.

PSR신호 생성부(118)는 연속적으로 입력되는 영상 데이터를 프레임 단위로 비교한다.

비교결과 현재 프레임과 이전 프레임 간에 영상 데이터의 변화량이 미리 정해진 임계값 미만이면, PSR신호 생성부(118)는 현재 프레임의 영상을 정지영상으로 판단하여 하이 레벨의 PSR를 생성하여 타이밍 제어부(110)로 공급한다. 그리고, 현재 프레임의 영상 데이터가 정지 영상 데이터로 판단되면, 시스템(108)은 입력된 현재 프레임의 영상 데이터를 타이밍 제어부(110)로 공급하지 않으므로, 정지영상이 구현되는 동안 시스템(108)은 동작 전원이 오프되어 소비 전력을 절감할 수 있다.

또한, 비교결과 현재 프레임과 이전 프레임 간에 영상 데이터의 변화량이 미리 정해진 임계값 이상이면, PSR신호 생성부(118)는 현재 프레임의 영상을 동영상으로 판단하여 로우 레벨의 PSR 신호를 생성하여 타이밍 제어부(110)로 공급한다. 그리고, 현재 프레임의 영상 데이터가 동영상 데이터로 판단되면, 시스템(108)은 입력된 현재 프레임의 영상 데이터를 타이밍 제어부(110)로 공급한다.

타이밍 제어부(110)는 제어 신호 발생부(112)와, 데이터 정렬부(114)와, 프레임 메모리(116)를 구비한다.

프레임 메모리(116)는 시스템(108)으로부터 입력된 영상 데이터를 프레임단위로 저장한다.

데이터 정렬부(114)는 프레임 메모리(116)에 저장된 영상 데이터를 정렬하여 데이터 드라이버(106)로 공급한다.

제어 신호 발생부(112)는 시스템(108)를 통해 입력된 다수의 동기 신호를 이용하여 게이트 드라이버(104)를 제어하기 위한 게이트 제어 신호 및 데이터 드라이버(106)를 제어하기 위한 데이터 제어 신호를 생성한다. 이러한 제어 신호 발생부(112)는 로우 레벨의 PSR신호에 응답하여 게이트 제어 신호를 게이트 드라이버(104)로, 데이터 제어 신호를 데이터 드라이버(106)로 공급한다. 이러한 제어 신호 발생부(112)는 하이 레벨의 PSR 신호에 응답하여 게이트 제어 신호 및 데이터 제어 신호와 구동 전원의 공급을 중단한다.

게이트 드라이버(104)는 타이밍 제어부(110)로부터의 게이트 제어 신호에 응답하여 게이트 하이 전압(VGH)을 게이트 라인(GL)에 순차적으로 공급하고, 그 외의 기간에는 게이트 오프 전압(VGL)을 공급한다. 특히, 게이트 드라이버(104)는 도 2에 도시된 바와 같이 로우 레벨의 PSR신호가 공급되는 기간동안 게이트 라인(GL)에 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급하고, 하이 레벨의 PSR신호가 공급되는 기간동안 게이트 라인(GL)에 게이트 하이 전압(VGH)의 공급을 차단하고 게이트 로우 전압(VGL)만을 공급한다. 이러한 게이트 드라이버(104)는 액정 패널(102)에 형성되는 박막트랜지스터와 동일 공정으로 형성되는 구동 트랜지스터를 이용하여 액정 패널 내에 위치할 수도 있다.

데이터 드라이버(106)는 타이밍 제어부(110)로부터의 데이터 제어 신호 및 감마 전압을 이용하여 디지털형태의 영상 데이터를 아날로그형태의 데이터 전압으로 변환하고, 변화된 데이터 전압을 데이터 라인(DL)에 공급한다. 즉, 데이터 드라이버(106)에는 로우 레벨의 PSR신호가 공급되는 동안 모든 구동 전원(예를 들어, VDD, VSS)이 계속해서 공급되므로, 데이터 드라이버(106)는 데이터 라인(DL)에 제1 주파수로 데이터 전압을 공급한다. 데이터 드라이버(106)에는 하이 레벨의 PSR신호가 공급되는 동안 구동 전원(예를 들어, VDD, VSS)이 공급되지 않으므로, 데이터 드라이버(106)는 데이터 라인(DL)에 데이터 전압을 공급할 수 없다. 한편, 데이터 드라이버(106)는 액정 패널(102)에 형성되는 박막트랜지스터의 누설전류를 고려하여 하이 레벨의 PSR신호가 공급되는 동안 30초~수 분마다 데이터 라인(DL)에 제1 주파수보다 낮은 제2 주파수로 데이터 전압을 공급할 수도 있다.

액정 패널(102)은 게이트라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부에 위치하는 다수의 서브 화소 영역을 구비한다. 다수의 서브 화소 영역 각각에는 도 3a 및 도 3b에 도시된 바와 같이 제1 및 제2 액정셀(Clc1, Clc2)과, 제1 및 제2 박막트랜지스터(T1,T2)가 형성된다.

게이트 라인들(GL1 내지 GLn)은 도 3a 및 도 3b에 도시된 바와 같이 상하 또는 좌우로 위치하는 제1 및 제2 박막트랜지스터(T1,T2) 각각의 게이트 전극에 게이트 신호를 공급한다.

데이터 라인들(DL1 내지 DLm)은 게이트 라인(GL1 내지 GLn)과 교차되게 형성되어 서브 화소 영역을 마련한다. 이러한 데이터 라인들(DL) 중 기수번째 데이터 라인들(DL1,DL3,...;DLi)은 제1 박막트랜지스터(T1)의 소스 전극에 제1 데이터 신호를 공급하고, 우수번째 데이터 라인들(DL2,DL4,...;DLj)은 제2 박막트랜지스터(T2)의 소스 전극에 제2 데이터 신호를 공급한다.

제1 박막트랜지스터(T1)는 게이트 라인(GL)에 공급되는 게이트 하이 전압(VGH)에 응답하여 기수번째 데이터 라인(DLi)에 공급되는 제1 데이터 신호를 제1 화소 전극(122a)에 충전되어 유지되게 한다. 이를 위하여, 제1 박막 트랜지스터(T1)는 게이트 라인(GL)에 접속된 게이트 전극, 기수번째 데이터 라인(DLi)과 접속된 소스 전극, 제1 화소 전극(122a)에 접속된 드레인 전극, 소스 및 드레인 전극 사이의 채널을 형성하는 산화물 반도체층을 구비한다.

제2 박막트랜지스터(T2)는 게이트 라인(GL)에 공급되는 게이트 하이 전압(VGH)에 응답하여 우수번째 데이터 라인(DLj)에 공급되는 제2 데이터 신호를 제2 화소 전극(122b)에 공급한다. 이를 위해, 제2 박막트랜지스터(T2)는 게이트 라인(GL)에 접속된 게이트 전극, 우수번째 데이터 라인(DLj)에 접속된 소스 전극, 제2 화소 전극(122b)에 접속된 드레인 전극, 소스 및 드레인 전극 사이의 채널을 형성하는 산화물 반도체층을 구비한다.

이러한 제1 및 제2 박막트랜지스터(T1,T2)는 채널을 산화물 반도체층으로 형성한다. 산화물 반도체층을 가지는 제1 및 제2 박막트랜지스터(T1,T2)는 도 4에 도시된 바와 같이 아몰퍼스 실리콘을 채널층으로 형성하는 박막트랜지스터에 비해 오프전류가 낮다. 이에 따라, 제1 및 제2 박막트랜지스터(T1,T2)는 액정 패널(102)에 데이터 신호가 공급되지 않는 정지 영상 구간 동안 액정셀(C1c1,Clc2)에 충전된 데이터 신호를 그대로 유지할 수 있다.

제1 및 제2 액정셀(Clc1,Clc2)은 각 서브 화소 영역에 형성된다.

제1 액정셀(Clc1)은 제1 박막트랜지스터(T1)에 접속된 제1 화소 전극(122a)과, 액정을 사이에 두고 제1 화소 전극(122a)과 수직 전계, 수평 전계 또는 프린지 전계를 형성하는 제1 공통 전극(124a)으로 이루어진다. 이러한 제1 액정셀(Clc1)은 공통 전압(Vcom)과 정극성(부극성)의 데이터 신호와의 차만큼의 전압이 인가되고, 인가된 전압에 따라 액정을 구동하여 광투과율을 조절함으로써 액정 패널(102)은 화상을 표시하게 된다.

제2 액정셀(Clc2)은 제2 박막트랜지스터(T1)에 접속된 제2 화소 전극(122b)과, 액정을 사이에 두고 제2 화소 전극(122b)과 수직 전계, 수평 전계 또는 프린지 전계를 형성하는 제2 공통 전극(124b)으로 이루어진다. 이러한 제2 액정셀(Clc2)은 공통 전압(Vcom)과 부극성(정극성)의 데이터 전압과 차만큼의 전압이 인가되고, 인가된 전압에 따라 액정을 구동하여 광투과율을 조절함으로써 액정 패널(102)은 화상을 표시하게 된다.

이와 같은 액정 패널(102)에 동영상이 구현되는 동안, 게이트 라인(GL)에 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)이, 기수 및 우수번째 데이터 라인(DLi, DLj)에 데이터 전압(Vd)이, 제1 및 제2 공통 전극(124a, 124b)에 공통 전압(Vcom)이 공급된다. 이에 따라, 제1 및 제2 액정셀(Clc1,Clc2)은 데이터 라인(DLi, DLj) 및 박막트랜지스터(T1,T2)를 통해 화소 전극(122a,122b)에 공급된 데이터 전압과, 제1 및 제2 공통 전극(124a, 124b)에 공급된 공통 전압과의 차만큼의 전압에 따라 액정을 구동하여 동영상을 표시한다.

또한, 액정 패널(102)에 정지 영상이 구현되는 동안, 게이트 라인(GL)에 게이트 로우 전압을, 제1 및 제2 공통 전극(124a, 124b)에 공통 전압만이 공급된다. 이에 따라, 산화물 반도체층을 가지는 제1 및 제2 박막트랜지스터(T1,T2)는 동영상 구현시 충전된 데이터 전압을 유지하므로, 제1 및 제2 액정셀(Clc1,Clc2)은 제1 및 제2 공통 전극(124a, 124b)에 공급된 공통 전압과, 데이터 전압과의 차만큼의 전압에 따라 액정을 구동하여 정지영상을 표시한다.

한편, 정지 영상을 장기간 구현하게 되면, 정극성의 데이터 전압이 공급되는 액정셀에는 양의 전하가 축적되고, 부극성의 데이터 전압이 공급되는 액정셀에는 음의 전하가 축적되어 잔상이 발생된다. 따라서, 본 발명에서는 도 5에 도시된 바와 같이 각 서브 화소마다 위치하는 제1 액정셀(Clc1)의 제1 화소 전극(122a)에 기수번째 데이터 라인(DLi)의 정극성(고전위) 데이터 전압이 공급되면, 제2 액정셀(Clc2)의 제2 화소 전극(122b)에는 우수번째 데이터 라인(DLj)의 부극성(저전위) 데이터 전압이 공급된다. 그리고, 제1 액정셀(Clc1)의 제1 화소 전극(122a)에 기수번째 데이터 라인(DLi)의 부극성(저전위) 데이터 전압이 공급되면, 제2 액정셀(Clc2)에 제2 화소 전극(122b)에는 우수번째 데이터 라인(DLj)의 정극성(고전위) 데이터 전압을 공급한다. 이에 따라, 본 발명은 정지영상을 장기간 구현하더라도 제1 액정셀(Clc1)에 축적되는 양(음)의 전하와 제2 액정셀(Clc2)에 축적되는 음(양)의 전하가 서로 상쇄되어 잔상을 방지할 수 있다.

한편, 본 발명에서는 도 3a 및 도 3b에 도시된 바와 같이 각 서브 화소 당 2개의 박막트랜지스터(T1,T2)을 구동하기 위해 2개의 데이터 라인(DLi, DLj)이 필요하므로 데이터 드라이버(106)를 이루는 데이터 집적 회로의 개수가 종래보다 증가하게 된다. 이에 따라, 도 6에 도시된 바와 같이 각 데이터 라인(DL)을 기준으로 제1 및 제2 박막트랜지스터(T1,T2)를 지그재그 형태로 배열시키는 더블 레이트 드라이빙(Double Rate Driving; DRD)방식을 이용하여 데이터 집적 회로의 개수를 줄일 수 있다.

이와 같이, 본원 발명은 하이 레벨의 PSR신호가 공급되는 동안, 즉 정지 영상 구간 동안에는 게이트 로우 전압(VGL) 및 공통 전압(Vcom)을 제외한 시스템(108)의 구동 전원, 데이터 드라이버(106)의 구동 전원 및 게이트 드라이버(104)의 구동 전원이 오프되므로 소비전력을 절감할 수 있다. 또한, 하이 레벨의 PSR신호가 공급되는 동안, 즉 정지 영상 구간 동안에 아몰퍼스 실리콘보다 누설전류가 낮은 산화물 반도체층을 이용하는 제1 및 제2 박막트랜지스터(T1,T2)는 액정셀(C1c1,Clc2)에 충전된 데이터 신호를 그대로 유지할 수 있으므로 동영상 구간과 동일한 휘도를 유지할 수 있다.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.

102 : 액정 패널 104 : 게이트 드라이버
106 : 데이터 드라이버 108 : 시스템
110 : 타이밍 제어부 112 : 제어 신호 발생부
114 : 데이터 정렬부 116 : 프레임 메모리
118 : PSR신호 생성부

Claims (13)

1. 동영상 및 정지 영상을 구현하는 액정 패널과;
   상기 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와;
   상기 액정 패널의 데이터 라인을 구동하는 데이터 드라이버와;
   상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 구비하며,
   상기 액정 패널은
   상기 게이트 라인 및 데이터 라인의 교차로 마련된 다수의 서브 화소 영역 각각에 형성되며 서로 다른 극성의 데이터 전압이 충전되는 제1 및 제2 액정셀과;
   상기 제1 액정셀과 접속되며 산화물 반도체층을 가지는 제1 박막트랜지스터와;
   상기 제1 액정셀과 동일한 서브 화소 영역에 위치하는 제2 액정셀에 접속되며 상기 산화물 반도체층을 가지는 제2 박막트랜지스터를 구비하며,
   상기 액정 패널이 상기 동영상을 구현하는 동안, 상기 데이터 드라이버에는 구동 전원(VDD,VSS)이 공급되고, 상기 액정 패널이 상기 정지 영상을 구현하는 동안, 상기 데이터 드라이버에는 구동 전원(VDD,VSS)이 공급되지 않는 액정 표시 장치.
2. 제 1 항에 있어서,
   상기 제1 박막트랜지스터는 상기 데이터 라인 중 기수번째 데이터 라인 및 상기 게이트 라인과 접속되며,
   상기 제2 박막트랜지스터는 상기 데이터 라인 중 우수번째 데이터 라인과 접속되며, 상기 제1 박막트랜지스터와 동일한 게이트 라인에 접속된 제2 박막트랜지스터를 구비하며,
   상기 제1 및 제2 박막트랜지스터는 각 서브 화소 영역에서 좌우 또는 상하로 배치되는 액정 표시 장치.
3. 제 2 항에 있어서,
   상기 제1 액정셀은
   상기 제1 박막트랜지스터와 접속되며 정극성 및 부극성 중 어느 하나의 데이터 전압이 공급되는 제1 화소 전극과;
   상기 제1 화소 전극과 수평, 수직 또는 프린지 전계를 형성하는 제1 공통 전극을 구비하며,
   상기 제2 액정셀은
   상기 제2 박막트랜지스터와 접속되며 상기 정극성 및 부극성 중 나머지 하나의 데이터 전압이 공급되는 제2 화소 전극과;
   상기 제2 화소 전극과 수평, 수직 또는 프린지 전계를 형성하는 제2 공통 전극을 구비하는 액정 표시 장치.
4. 제 3 항에 있어서,
   상기 액정 패널이 정지영상을 구현하는 동안 상기 액정 패널의 게이트 라인에는 게이트 로우 전압이, 상기 제1 및 제2 공통 전극에는 공통 전압이 공급되는 액정 표시 장치.
5. 제 1 항에 있어서,
   상기 액정 패널은 상기 정지 영상을 구현할 때 제1 주파수로 구동되고, 상기 동영상을 구현할 때 상기 제1 주파수보다 높은 제2 주파수로 구동되는 액정 표시 장치.
6. 제 1 항에 있어서,
   상기 제1 및 제2 박막트랜지스터는 상기 데이터 라인 각각을 기준으로 지그재그형태로 배열되는 액정 표시 장치.
7. 게이트 라인 및 데이터 라인의 교차로 마련된 다수의 서브 화소 영역 각각에 형성된 제1 및 제2 액정셀과, 상기 제1 액정셀과 접속되며 산화물 반도체층을 가지는 제1 박막트랜지스터와, 상기 제1 액정셀과 동일한 서브 화소 영역에 위치하는 상기 제2 액정셀에 접속되며 상기 산화물 반도체층을 가지는 제2 박막트랜지스터를 포함하는 액정 패널에 표시될 영상 데이터가 정지 영상인지 동영상인지 판단하는 단계와;
   상기 동영상으로 판단되면, 상기 제1 및 제2 액정셀에 서로 다른 극성의 데이터 전압을 충전하고 유지하여 동영상을 구현하는 단계와;
   상기 정지 영상으로 판단되면, 상기 동영상 구현시 상기 제1 및 제2 액정셀에 충전된 데이터 전압을 유지하여 정지 영상을 구현하는 단계를 포함하며,
   상기 액정 패널이 동영상을 구현하는 동안, 데이터 드라이버에는 구동 전원(VDD,VSS)이 공급되고, 상기 액정 패널이 정지 영상을 구현하는 동안, 상기 데이터 드라이버에는 구동 전원(VDD,VSS)이 공급되지 않는 액정 표시 장치의 구동 방법.
8. 제 7 항에 있어서,
   상기 제1 박막트랜지스터는 상기 데이터 라인 중 기수번째 데이터 라인 및 상기 게이트 라인과 접속되며,
   상기 제2 박막트랜지스터는 상기 데이터 라인 중 우수번째 데이터 라인과 접속되며, 상기 제1 박막트랜지스터와 동일한 게이트 라인에 접속된 제2 박막트랜지스터를 구비하며,
   상기 제1 및 제2 박막트랜지스터는 각 서브 화소 영역에서 좌우 또는 상하로 배치되는 액정 표시 장치의 구동 방법.
9. 제 8 항에 있어서,
   상기 제1 액정셀은
   상기 제1 박막트랜지스터와 접속되며 정극성 및 부극성 중 어느 하나의 데이터 전압이 공급되는 제1 화소 전극과;
   상기 제1 화소 전극과 수평, 수직 또는 프린지 전계를 형성하는 제1 공통 전극을 구비하며,
   상기 제2 액정셀은
   상기 제2 박막트랜지스터와 접속되며 상기 정극성 및 부극성 중 나머지 하나의 데이터 전압이 공급되는 제2 화소 전극과;
   상기 제2 화소 전극과 수평, 수직 또는 프린지 전계를 형성하는 제2 공통 전극을 구비하는 액정 표시 장치의 구동 방법.
10. 제 9 항에 있어서,
    상기 액정 패널이 정지영상을 구현하는 동안 상기 액정 패널의 게이트 라인에는 게이트 로우 전압이, 상기 제1 및 제2 공통 전극에는 공통 전압이 공급되는 액정 표시 장치의 구동 방법.
11. 제 7 항에 있어서,
    상기 액정 패널은 상기 정지 영상을 구현할 때 제1 주파수로 구동되고, 상기 동영상을 구현할 때 상기 제1 주파수보다 높은 제2 주파수로 구동되는 액정 표시 장치의 구동 방법.
12. 제 4 항에 있어서,
    상기 액정 패널이 정지 영상을 구현하는 동안과, 상기 액정 패널이 동영상을 구현하는 동안에는 상기 제1 및 제2 공통 전극에 동일한 공통 전압이 공급되는 액정 표시 장치.
13. 제 3 항에 있어서,
    상기 제1 및 제2 화소 전극은 상기 제1 및 제2 박막트랜지스터가 공통으로 접속된 상기 게이트 라인을 기준으로 대칭이며,
    상기 제1 및 제2 공통 전극은 상기 제1 및 제2 박막트랜지스터가 공통으로 접속된 상기 게이트 라인을 기준으로 대칭인 액정 표시 장치.

Images