KR101244575B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101244575B1
KR101244575B1 KR1020050135923A KR20050135923A KR101244575B1 KR 101244575 B1 KR101244575 B1 KR 101244575B1 KR 1020050135923 A KR1020050135923 A KR 1020050135923A KR 20050135923 A KR20050135923 A KR 20050135923A KR 101244575 B1 KR101244575 B1 KR 101244575B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
signal
start pulse
blank period
Prior art date
Application number
KR1020050135923A
Other languages
English (en)
Other versions
KR20070072009A (ko
Inventor
홍영기
김진성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050135923A priority Critical patent/KR101244575B1/ko
Publication of KR20070072009A publication Critical patent/KR20070072009A/ko
Application granted granted Critical
Publication of KR101244575B1 publication Critical patent/KR101244575B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

화질을 향상시킬 수 있는 액정표시장치 및 그의 구동방법이 개시된다.
본 발명에 따른 액정표시장치는 액정패널상의 복수의 게이트라인을 순차적으로 구동하는 게이트 드라이버 및 블랭크 구간의 일부를 포함하는 게이트 스타트 펄스를 상기 게이트 드라이버에 공급하는 게이트 제어신호 생성부를 포함한다.
GIP, 스타트 펄스 신호

Description

액정표시장치 {Liquid crystal display device}
도 1은 종래 액정표시장치를 나타낸 도면.
도 2는 도 1의 게이트 드라이버의 구동전압을 나타낸 도면.
도 3은 본 발명에 따른 액정표시장치를 나타낸 도면.
도 4는 도 3의 게이트 제어신호 생성부를 상세히 나타낸 도면.
도 5는 도 3의 게이트 드라이버의 구동전압을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106a:제 1 데이터 드라이버 IC 106b:제 2 데이터 드라이버 IC
107a:제 1 데이터 TCP 107b:제 2 데이터 TCP
108:타이밍 컨트롤러
110-1 ~ 110-n:제 1 내지 제 n 쉬프트 레지스터
112:데이터 PCB 114:제어부
115:게이트 제어신호 생성부 116:레벨 쉬프터
118:카운터 120:레지스터
122:비교부 124:단안정 멀티 바이브레이터
본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정표시장치 및 그의 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(CRT)을 대체하면서 LCD(이하, '액정표시장치'라 함)가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
도 1은 종래 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래 액정표시장치는 소정의 화상을 표시하는 액정패널(2)과, 상기 액정패널(2)의 일측면에 구비된 데이터 PCB(12)와, 상기 데이터 PCB(12)와 상기 액정패널(2) 사이에 접속된 복수의 데이터 TCP(7a, 7b)와 상기 복수의 데이터 TCP(7a, 7b) 내부에 실장된 복수의 데이터 드라이버 IC(6a, 6b)와, 상기 액정패널(2)의 타측면에 구비된 게이트 드라이버(4)와, 상기 데이터 PCB(12) 내부에 실장된 소정의 제어신호를 생성하는 타이밍 컨트롤러(8) 및 상기 타이밍 컨트롤러(8)로부터 공급된 제어신호를 이용하여 소정의 전압을 생성하는 레벨 쉬프터(16)를 포함한다.
상기 액정표시장치는 널리 공지된 기술이므로 이에 대한 상세한 설명은 생략하기로 한다.
이와 같이 구성된 액정표시장치는 위에서 언급한 바와 같이, 게이트 드라이버(4)가 상기 액정패널(2)의 제 1 기판 상에 형성된 GIP(Gate In Panel) 구조로 이루어져 있다. 또한, 상기 액정패널(2)은 스토리지 온 게이트(Storage On Gate)방식으로 이루어져 있다.
도 2는 도 1의 게이트 드라이버의 구동전압을 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 상기 게이트 드라이버(4)는 상기 레벨 쉬프터(16)로부터 스타트 펄스(Vst) 신호와 상기 스타트 펄스(Vst) 신호에 동기되는 제 1 내지 제 n 게이트 하이 전압(VGH-1 ~ VGH-n)을 상기 복수의 게이트라인(GL1 ~ GLn)으로 공급한다.
특히, 상기 스타트 펄스(Vst) 신호는 데이터 이네이블(DE) 신호에 동기되어 생성되는데 상기 데이터 이네이블(DE) 신호에서 하이(High) 구간은 상기 복수의 데이터라인(DL1 ~ DLm)으로 데이터 신호가 공급되어 상기 액정패널(2) 상에 표시되는 것을 의미한다. 상기 데이터 이네이블(DE) 신호는 1 프레임 동안 상기 액정패널(2)에 배열된 게이트라인(GL1 ~ GLn) 수만큼의 하이(High) 구간을 갖는다.
상기 스타트 펄스(Vst) 신호는 상기 데이터 이네이블(DE) 신호 중 제 1 하이(High) 구간에 동기되어 생성된다. 상기 스타트 펄스(Vst) 신호는 1 수평구간(1H) 동안 하이(High) 구간을 갖는데 상기 스타트 펄스(Vst) 신호의 폴링타임(falling time)에 동기되어 제 1 게이트라인(GL1)으로 제 1 게이트 하이 전압(VGH)이 공급된다.
상기 스타트 펄스(Vst) 신호에 동기되어 상기 제 1 게이트라인(GL1)으로 제 1 게이트 하이 전압(VGH)이 공급되기 때문에 상기 제 1 게이트 하이 전압(VGH-1)이 상기 스타트 펄스(Vst) 신호에 앞서지 않는다.
이어 순차적으로 제 2 게이트라인(GL2)으로 제 2 게이트 하이 전압(VGH-2)이 공급되는데, 상기 제 2 게이트 하이 전압(VGH-2)은 상기 제 1 게이트 하이 전압(VGH-1)과 동기되어 상기 제 2 게이트라인(GL2)으로 공급된다.
상기 제 2 게이트 하이 전압(VGH-2)은 2 수평구간(2H) 동안 공급되는데 이는 상기 제 2 게이트라인(GL2)과 연결된 박막트랜지스터(TFT)의 충전시간을 확보하기 위함이다. 상기 제 2 게이트라인(GL2)과 연결된 박막트랜지스터(TFT)의 충전시간이 부족하여 상기 액정패널(2) 상에 원하지 않는 데이터 신호에 해당하는 화상이 표시 되는 것을 방지하기 위해서 상기 제 2 게이트라인(GL2)으로 2 수평구간(2H)에 해당하는 제 2 게이트 하이 전압(VGH-2)을 공급하는 것이다.
상기 2 수평구간(2H) 동안 하이(High) 구간을 갖는 게이트 하이 전압은 상기 제 2 게이트라인(GL2) 뿐만아니라 상기 제 1 게이트라인(GL1)을 제외한 나머지 게이트라인(GL2 ~ GLn)으로 공급된다.
상기 제 1 게이트 하이 전압(VGH-1)은 상기 스타트 펄스(Vst) 신호의 폴링 타임(falling- time)에 동기되고 동시에 상기 데이터 이네이블(DE) 신호의 제 1 하이(High) 구간에 동기되기 때문에 1 수평구간(1H) 동안 상기 제 1 게이트라인(GL1)으로 공급된다.
즉, 상기 제 1 게이트라인(GL1)으로는 1 수평구간(1H) 동안 제 1 게이트 하이 전압(VGH-1)이 공급되고 상기 제 1 게이트라인(GL1)을 제외한 나머지 게이트라인(GL2 ~ GLn)에는 2 수평구간(2H) 동안 제 2 내지 제 n 게이트 하이 전압(VGH-2 ~ VGH-n)이 공급된다. 이로인해 상기 제 1 게이트라인(GL1)과 연결된 박막트랜지스터(TFT)의 충전시간은 상기 제 2 내지 제 n 게이트라인(GL2 ~ GLn)과 연결된 박막트랜지스터(TFT)의 충전시간보다 짧아지게 된다.
일예로 상기 액정패널(2) 상에 블랙 화면이 표시된다면, 상기 제 1 게이트라인(GL1)이 위치하는 부분은 상기 제 2 내지 제 n 게이트라인(GL2 ~ GLn)이 위치하는 부분보다 밝게 된다.
보다 상세히 하면, 상기 제 1 게이트라인(GL1)과 오버랩되어 형성된 스토리지 캐패시터(Cst)에 충전된 데이터 신호가 상기 제 2 내지 제 n 게이트라인(GL2 ~ GLn)과 오버랩되어 형성된 스토리지 캐패시터(Cst)에 충전된 데이터 신호보다 작게 된다. 따라서, 상기 제 1 게이트라인(GL1)이 위치하는 부분이 상기 제 2 내지 제 n 게이트라인(GL2 ~ GLn)이 위치하는 부분보다 밝게된다.
이러한 현상으로 인해, 화면의 상부에 띠 형상의 밝음 현상으로 인해 화질이 저하되는 문제점이 있었다.
본 발명은 블랭크 구간동안에 미리 스타트 펄스 신호를 게이트 드라이버로 공급하여 화질을 향상시킬 수 있는 액정표시장치 및 그의 구동방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 액정패널상의 복수의 게이트라인을 순차적으로 구동하는 게이트 드라이버 및 블랭크 구간의 일부를 포함하는 게이트 스타트 펄스를 상기 게이트 드라이버에 공급하는 게이트 제어신호 생성부를 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은 복수의 게이트라인과 데이터라인이 배열된 액정패널을 포함하는 액정표시장치에 있어서, 블랭크 구간의 일부를 포함하는 게이트 스타트 펄스 신호를 공급하는 단계 및 상기 게이트 스타트 펄스신호에 동기되어 복수의 게이트라인을 순차적으로 구동하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 3은 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 3에 도시된 바와같이, 본 발명의 액정표시장치는 소정의 화상을 표시하는 액정패널(102)과, 상기 액정패널(102)의 일측면에 구비된 데이터 PCB(112)와, 상기 액정패널(102)과 상기 데이터 PCB(112) 사이에 접속된 복수의 데이터 TCP(107a, 107b)와, 상기 복수의 데이터 TCP(107a, 107b) 각각에 실장된 복수의 데이터 드라이버 IC(106a, 106b)와, 상기 액정패널(102)의 타측면에 구비된 게이트 드라이버(104)를 포함한다.
이와 같이 구성된 액정표시장치는 위에서 언급한 바와 같이, 게이트 드라이버(104)가 상기 액정패널(102)의 제 1 기판 상에 형성된 GIP(Gate In Panel) 구조로 이루어져 있다. 또한, 상기 액정패널(102)은 스토리지 온 게이트(Storage On Gate)방식으로 이루어져 있다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과, 상기 게이트라인(GL0 ~ GLn)에 수직 방향으로 배열된 복수의 데이터라인(DL1 ~ DLm)과, 상기 게이트라인(GL0 ~ GLn) 및 상기 데이터라인(DL1 ~ DLm)에 연결된 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)에 연결된 화소전극(미도시)과, 상기 화소전극과 전단 게이트라인 사이에 형성된 스토리지 캐패시터(Cst)를 구비한다.
또한, 상기 액정패널(102)은 제 1 및 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 주입된 액정으로 이루어져 있다. 상기 제 1 기판 상에는 제조 비용을 줄이기 위해 상기 게이트 드라이버(104)가 내장될 수 있다.
상기 데이터 PCB(112) 내부에는 소정의 제어신호를 생성하는 타이밍 컨트롤 러(108)와, 상기 타이밍 컨트롤러(108)로부터 공급된 블랭크 제어신호 및 클럭신호를 이용하여 게이트 제어신호를 생성하는 게이트 제어신호 생성부(115)를 포함하는 제어부(114)와 상기 소정의 제어신호를 이용하여 스타트 펄스(SP) 신호 및 소정의 전압들을 생성하는 레벨 쉬프터(116)가 실장되어 있다.
상기 게이트 드라이버(104)는 위에서 언급한 바와 같이, 상기 제 1 기판상에 형성되어 있다. 상기 게이트 드라이버(104)에는 상기 게이트라인(GL1 ~ GLn)과 대응된 n 개의 쉬프트 레지스터(110-1 ~ 110-n)가 내장되어 있다.
상기 n 개의 쉬프트 레지스터(110-1 ~ 110-n)는 상기 게이트라인(GL1 ~ GLn)과 대응되고 복수의 박막트랜지스터(TFT)로 이루어져 있다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭 신호를 이용하여 소정의 제어신호를 생성한다. 또한, 상기 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)는 상기 게이트 제어신호 생성부(115)로 공급된다.
상기 게이트 제어신호 생성부(115)는 상기 수직/수평동기신호(Vsync/Hsync)를 이용하여 게이트 제어신호를 생성한다.
상기 게이트 제어신호 생성부(115)는 도 4에 도시된 바와 같이, 시스템으로부터 공급된 수직동기신호(Vsync)의 블랭크 구간동안 수평동기신호(Hsync)의 갯수를 카운트 하는 카운터(118)와, 상기 블랭크(Blank) 구간동안 스타트 펄스(Vst) 신호를 출력하는 시점을 알려주는 레지스터(120)와, 상기 카운터(118)로부터 카운터된 값과 상기 레지스터(120)에 저장된 시점을 비교하여 게이트 제어신호를 생성하 는 비교부(122)와, 상기 비교부(122)에서 생성된 게이트 제어신호의 폭을 증가시키는 출력하는 단안정 멀티 바이브레이터(124)를 포함한다.
좀더 구체적으로 설명하면 다음과 같다.
수평 동기 신호 및 수직 동기 신호를 입력하는 카운터(118)를 구비한다. 카운터(118)는 수직 동기 신호의 주사기간에 리세트(Reset) 된 후 수직동기신호(Vsync)의 블랭크(Blnak) 기간(또는 "소거 기간"이라고도 함)에 수평동기신호(Hsync)의 입력 횟수를 카운트 한다. 다시 말하여, 수직동기신호(Vsync)의 고 전위 펄스(즉, 수직 주사 기간)에 의하여 리세트 된 다음, 수직동기신호(Vsync)가 저 전위를 유지하는 동안(즉, 블랭크(Blnak) 기간)에 수평동기신호(Hsync)의 상승 또는 하강 에지 마다 카운트 값을 "1"씩 증가시킨다. 이렇게 카운트 된 값은 비교부(122)에 공급되게 된다.
비교부(122)는 카운터(118)로부터의 카운트 값을 레지스터(120)에 저장된 기준 값과 비교하게 된다. 여기서, 레지스터(120)에 저장된 기준 값은 수직동기신호(Vsync)의 블랭크(Blank) 기간에 포함되는 수평동기신호(Hsync)의 개수보다 "1"만큼 작은 값으로 설정된다. 이 경우, 카운터(118)는 수평동기신호(Hsync)의 종기에서 카운트 값을 "1"씩 증가시키게 된다.
이와는 달리, 카운터(118)이 수평 동기 신호(Hsync)의 개시 시점에서 카운트 값을 "1"씩 증가시키는 경우, 레지스터(120)에 저장된 기준 값은 수직동기신호(Vsync)의 블랭크(Blnak) 기간에 포함되는 수평 동기신호(Hsync)의 개수와 동일한 값으로 설정되게 된다. 카운트(118)로부터의 카운트 값이 레지스터(120)에 저장된 기준 값과 같으면, 비교부(122)는 특정한 논리의 펄스(예를 하이 또는 로우 논리의 펄스)를 가지는 비교 신호를 발생한다. 비교기(122)에서 발생되는 비교 신호의 펄스는 수평동기신호(Hsync)의 주기에 해당하는 폭을 가지게 된다.
비교기(122)로부터 비교 신호를 입력하는 단안정 멀티 바이브레이터(124)는 비교 신호의 펄스의 시점에서부터 2개의 수평 동기 신호의 기간에 해당하는 폭을 가지는 하이 논리의 게이트 개시 펄스를 생성한다. 이렇게 생성된 게이트 개시 펄스는 도 3의 레벨 쉬프터(116)에 의하여 게이트 하이 전압(VGH)에 해당하는 고 전위의 진폭을 가지게끔 레벨 쉬프트된다.
상기 레벨 쉬프터(126)는 상기 폭이 증가된 게이트 제어신호를 원하는 전압으로 증폭시킨 스타트 펄스(Vst) 신호를 상기 게이트 드라이버(104)로 공급한다.
상기 게이트 드라이버(104)는 상기 블랭크(Blnak) 구간에 상기 스타트 펄스(Vst) 신호에 의해 구동되어 상기 게이트 드라이버(104)와 연결된 복수의 게이트라인(GL1 ~ GLn)으로 순차적으로 스캔신호 즉, 게이트 하이 전압(VGH)을 공급한다.
본 발명에 따른 액정표시장치는 프레임과 프레임 사이에 준비구간인 상기 블랭크(Blank) 구간동안 수평동기신호(Hsync)를 카운트 하는 카운터(118)와, 상기 기준값을 저장하는 레지스터(120) 및 상기 카운터(118)에서 카운트된 수평동기신호(Hsync)의 횟수와 상기 기준값을 비교하여 게이트 제어신호를 출력하는 비교부(122)를 별도로 구비한다.
이에 따라 상기 블랭크(Blak) 구간동안 상기 스타트 펄스(Vst) 신호가 상기 게이트 드라이버(104)로 출력되고, 상기 게이트 드라이버(104)는 상기 스타트 펄스 (Vst) 신호의 폴링 타임(falling time)에 동기되어 복수의 게이트라인(GL1 ~ GLn)으로 스캔신호를 공급하게 된다.
상기 게이트 드라이버(104)로 공급된 상기 스타트 펄스(Vst) 신호의 폴링 타임(falling time)에 동기되어 도 5에 도시된 바와 같이, 상기 블랭크(Blank) 구간 이후 다음 프레임이 시작되는 시점에 제 1 게이트 하이 전압(VGH-1)이 제 1 게이트라인(GL1)으로 공급된다.
이때 상기 제 1 게이트 하이 전압(VGH-1)은 2 수평구간(2H) 동안 상기 제 1 게이트라인(GL1)으로 공급된다. 이는 위에서 언급한 바와 같이, 상기 복수의 게이트라인(GL1 ~ GLn)과 연결된 박막트랜지스터(TFT)의 충전시간을 확보하기 위함이다.
따라서, 상기 액정패널(102) 상에 배열된 복수의 게이트라인(GL1 ~ GLn) 각각에는 2 수평구간(2H) 동안 게이트 하이 전압(VGH)이 공급되어 상기 액정패널(102) 상에 동일한 계조가 표시되는 경우 종래와 같이 상기 액정패널(102)의 상부가 밝게 보이는 현상은 발생하지 않게된다.
상기 복수의 게이트라인(GL1 ~ GLn)으로 동일 시간 즉, 2 수평구간(2H) 동안 동일한 레벨을 갖는 게이트 하이 전압(VGH)이 공급되어 상기 복수의 게이트라인(GL1 ~ GLn)과 연결된 박막트랜지스터(TFT)의 충전시간은 서로 동일해진다.
상기 복수의 게이트라인(GL1 ~ GLn)과 연결된 박막트랜지스터(TFT)가 동일한 충전시간을 갖게되면 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급된 데이터 신호가 각 화소영역 상에 형성된 스토리지 캐패시터(Cst)에 충전되는 시간이 동일해진 다. 이로인해, 상기 액정패널(102) 상에는 동일한 계조가 표시될 수 있다.
결국, 본 발명에 따른 액정표시장치는 블랭크(Blank) 구간동안 스타트 펄스(Vst) 신호를 미리 게이트 드라이버로 공급함으로써 종래의 액정표시장치에서 발생한 화질저하를 방지하고 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 프레임과 프레임 사이의 구간인 블랭크(Blank) 구간동안 스타트 펄스(Vst) 신호를 미리 게이트 드라이버로 공급하여 종래의 액정표시장치에서 발생한 화질저하를 방지하고 화질을 향상시킬 수 있다.

Claims (6)

  1. 액정패널상의 복수의 게이트라인을 순차적으로 구동하는 게이트 드라이버; 및
    블랭크 구간에 포함되는 게이트 스타트 펄스 신호를 상기 게이트 드라이버에 공급하는 게이트 제어신호 생성부를 포함하고,
    상기 게이트 제어신호 생성부는,
    수직동기신호의 블랭크 구간에서 스타트 펄스 신호의 시작시간에 대한 기준값이 저장된 레지스터;
    상기 수직동기신호의 블랭크 구간동안 상기 수직동기신호의 개수를 카운트하는 카운터;
    상기 카운트 값과 상기 기준값을 비교하는 비교부; 및
    상기 비교부의 출력에 응답하여 일정한 폭의 스타트 펄스 신호를 생성하는 단안정 멀티 바이브레이터를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 기준값은 블랭크 구간에 포함된 수평동기신호의 갯수보다 "1"만큼 작은 값으로 설정되고 카운터가 수평동기신호에 종기에서 "1" 증가 카운트 하는 것을 특징으로 액정표시장치.
  4. 제 1항에 있어서,
    상기 기준값은 블랭크 구간에 포함된 수평동기신호의 갯수와 같고 카운터가 수평동기신호에 개시점에서 "1" 증가 카운트 하는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서,
    상기 게이트 제어신호 생성부로부터의 전압 레벨을 높게 쉬프트 시키는 레벨 쉬프트를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  6. 삭제
KR1020050135923A 2005-12-30 2005-12-30 액정표시장치 KR101244575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135923A KR101244575B1 (ko) 2005-12-30 2005-12-30 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135923A KR101244575B1 (ko) 2005-12-30 2005-12-30 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070072009A KR20070072009A (ko) 2007-07-04
KR101244575B1 true KR101244575B1 (ko) 2013-03-25

Family

ID=38507092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135923A KR101244575B1 (ko) 2005-12-30 2005-12-30 액정표시장치

Country Status (1)

Country Link
KR (1) KR101244575B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005290A (ko) * 2014-07-04 2016-01-14 엘지디스플레이 주식회사 표시장치
KR20170073315A (ko) * 2015-12-18 2017-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101871993B1 (ko) 2011-08-23 2018-06-28 삼성디스플레이 주식회사 표시 장치
KR102049736B1 (ko) * 2013-06-25 2019-11-28 엘지디스플레이 주식회사 타이밍 제어부를 포함하는 디스플레이 장치
KR102101196B1 (ko) * 2013-10-23 2020-04-16 엘지디스플레이 주식회사 타이밍 제어부를 포함하는 디스플레이 장치 및 그 구동방법
KR102316983B1 (ko) * 2015-04-30 2021-10-25 엘지디스플레이 주식회사 표시장치
KR102582158B1 (ko) * 2016-03-07 2023-09-25 엘지디스플레이 주식회사 표시장치와 그 구동방법
KR101997218B1 (ko) * 2018-06-21 2019-07-08 삼성디스플레이 주식회사 표시 장치
KR102514244B1 (ko) * 2018-09-07 2023-03-28 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR102129544B1 (ko) * 2019-07-01 2020-07-03 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047734A (ko) * 2001-10-17 2004-06-05 소니 가부시끼 가이샤 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047734A (ko) * 2001-10-17 2004-06-05 소니 가부시끼 가이샤 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005290A (ko) * 2014-07-04 2016-01-14 엘지디스플레이 주식회사 표시장치
KR102200297B1 (ko) * 2014-07-04 2021-01-08 엘지디스플레이 주식회사 표시장치
KR20170073315A (ko) * 2015-12-18 2017-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102497467B1 (ko) * 2015-12-18 2023-02-07 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20070072009A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101244575B1 (ko) 액정표시장치
US8976101B2 (en) Liquid crystal display device and method of driving the same
US8416231B2 (en) Liquid crystal display
US8289310B2 (en) Horizontal electric field liquid crystal display
KR101285054B1 (ko) 액정표시장치
US8988404B2 (en) Display device and method of compensating for data charge deviation thereof
US8441424B2 (en) Liquid crystal display device and method of driving the same
JP2007011363A (ja) 液晶表示装置及びその駆動方法
KR101818247B1 (ko) 액정표시장치 및 그 구동방법
JP2015018064A (ja) 表示装置
KR20070071322A (ko) 액정패널
KR101243540B1 (ko) 액정표시장치
KR20070109345A (ko) 액정표시장치 및 그의 구동방법
KR20140147300A (ko) 표시 장치 및 그 구동 방법
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
US8482554B2 (en) Device and method for driving liquid crystal display device
US20080259235A1 (en) Pixel circuit and driving method thereof in liquid crystal display panel and liquid crystal display
KR20070025662A (ko) 액정표시장치 및 그의 구동방법
US20110102695A1 (en) Liquid crystal display device driving method and liquid crystal display device
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR101493526B1 (ko) 액정표시장치
KR101202536B1 (ko) 옵션 처리 장치 및 표시장치
KR20120050113A (ko) 액정 표시 장치 및 그 구동 방법
KR100864496B1 (ko) 양면 액정 표시 장치
KR101177573B1 (ko) 게이트 드라이버 및 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8